CN1332442A - 数字信号编码方法及装置、数字信号记录媒体、数字信号译码方法及装置 - Google Patents

Abstract

在本发明的数字信号编码方法及装置、数字信号记录媒体、数字信号译码方法及装置中,当对数字信号附加纠错码再编码译码时,以简易的结构提高纠错能力和减少冗余长度。当对数字信号附加纠错码再编码时,通过使码长、校正奇偶校验个数、交错约束长度比小型盘的格式长来进行编码,与小型盘的格式相比可以减少冗余长度、增加可记录的数据量。

Description

数字信号编码方法及装置、 数字信号记录媒体、 数字信号译码方法及装置

技术领域：

本发明涉及数字信号编码方法及装置、数字信号记录媒体、数字信号译码方法及装置，特别适用于对数字信号附加纠错码的编码和译码。

背景技术：

过去，在小型盘(CD)中，把音频信号数字化后使用与CD格式对应的编码方法进行编码并记录下来。CD信号的格式示于图14。1帧由1字节的子码、24字节的数据码和各4字节的C1、C2纠错码(CIRC(Cross Interleave Read-Solomon Code即，交叉交错里德—所罗门码))共33个字节构成。此外，在1帧的起始还附加帧同步信号。由此，除子码之外，纠错码在整个数据量中所占的比例、即冗余长度就变成为8字节/32字节＝25％。

在CD信号的格式中，如图15所示，由98帧形成1个块，将它称为1个扇区。1个扇区的数据为2352字节。此外，在1个扇区的开头2帧的子码中记录着称为S0、S1的固有模式，由此来判别扇区的开头位置。再有，纠错码CIRC是将2级里德-所罗门(Read-Solomon)码、即C1、C2交错结合而成的。

该CD的编码/译码装置的构成示于图16。在编码装置中，数字化音频信号的数据以L、R通道的各6个采样点即24个字节作为1个单位输入到CIRC编码电路1中。该CIRC编码电路1由图17所示那样的电路构成。即偶数采样点延迟电路21、量化电路22将偶数采样点的数据分别延迟2帧并进行数据的序列变换。这是为了当出现不能修正时用相邻的数据对不能修正的遗留部分进行内插从而使声音听起来时，听感不受到明显的影响。

C2码编码部分23算出C2奇偶校验的4个字节并加到原来的24字节的码上。交错器24进行最大延迟达到108个帧的交错。C1码编码部分25算出4字节的C1奇偶校验并加到包含了原来的码和C2奇偶校验的28个字节上，其结果是整个数据长度成为32个字节。

奇数符号延迟电路26只将序号是奇数的符号进一步延迟1帧。延迟的理由是为了当横跨2个字节出现随机错误时使其在1个C1码系列上只影响1个符号。反相器27使奇偶校验的极性反转以便防止当所有的数据由于错误而变成0时判断成没有错误。

这样得到的CIRC的编码输出由子码附加电路2对每32个字节附加1字节的子码。在这里，上述表示扇区开头的码S0、S1也作为子码被附加上去。而且在下一级EFM(8-14调制)调制电路3中进行EFM调制，在帧同步信号附加电路4中对帧的开头附加同步信号，然后送到刻纹装置5中。通过刻纹装置5进行环规校对，这样就制造出按CD格式记录了数字音频信号的盘6。

在译码装置中，作为编码的逆处理进行译码。即，从盘6读出的信号经RF放大器7、通过帧同步信号检出分离电路8检出并分离帧同步信号。接着利用EFM解调电路9进行EFM解调，用子码检出分离电路10检出并分离1帧开头的子码，输入到CIRC译码电路11。在该子码检出分离电路10中，通过检出S0、S1码来判别扇区的开头。该CIRC译码电路11由图18所示那样的电路构成，每一帧包含32个字节。

即，偶数符号延迟电路31使1帧32字节中的偶数序号的符号延迟1帧。下面的奇偶极性反转电路32使奇偶极性反转。C1码译码部分33利用C1码进行纠错处理。由此，除C1奇偶校验之外的28个字节被送到下面的反交错器34进行反交错。C2码译码部分35利用C2码进行纠错处理。由此，除C2奇偶校验之外的24个字节被送到下面的反量化电路36进行反量化。奇数采样点延迟电路37将反量化了的数据中的奇数序号的采样点延迟2帧，这样，便输出1帧24字节的数据。

这里，使用图18和图19来说明C1码系列、C2码系列和实际记录在盘上的数据的关系。图19中横方向是C1码系列，根据C1码按照该顺序进行纠错。假定在实际的盘上数据是按D0、D1、D2的顺序记录的，首先，D0、D1、D2……并行输入到偶数符号延迟电路31。由于在偶数符号延迟电路31中，偶数序号的符号即D1、D3、D5……被延迟1帧，因而在某一时刻的C1码译码部分33的入口处，并行输入图19中横方向所示的C1码系列的1帧的符号，例如D32、D1、D34、D3……D29、D62、D31。从而，从盘上读出的数据与C1码系列的关系则如图19所示那样呈锯齿形。如果用数学式来表示这一关系则如下所示。设i为C1码系列的序号，j为C1码内符号的序号。k为记录在盘上的符号的顺序，将符号用DK来表示。则(i，j)如下式所示。

i＝(k/32)＋(k mod 2)

j＝k mod 32           (1)式中，除法运算将小数点后的尾数舍去。此外，mod表示余数。这些定义在以下的各式中也同样适用。

在交错器34中，由于相对于C1码译码部分33的输出产生最大达到108个帧的延迟，因此如图19中用虚线的箭头所示那样，从C1码系列中每隔4个系列取出1个符号所形成的符号系列作为C2码系列输入到C2码译码部分35的入口处。因此，为了使用C2码来纠错，必须从盘上读出C1码系列的108个帧的符号。再者，在本发明中，将用C2码系列纠错所必要的C1码系列的帧称为交错约束长度。在CD的情况下，交错约束长度为108帧。

然而，虽然如上述那样在CD上使用的CIRC是对随机错误、成组错误两者都是有效的纠错码，但其纠错能力有限制，当想要高密度地记录数字信号时，容易产生不能纠错的情况。此外，当想要用盘来记录大量的数据时，由于在整个数据量中纠错码所占的比例即冗余长度已经决定，所以，可以记录的数据量也受到限制。

还有，在CD格式中，没有区别帧的顺序的信息。因而，在成组出错而连续几帧不能读出时，无法知道丢失的帧数究竟是多少，其结果不能进行C2码纠错，存在最终不能纠错的问题。

发明的公开：

本发明是考虑以上几点而提出的，本发明提出了在对数字信号附加纠错码后进行编码、译码时能够以简易的结构提高纠错能力并减少冗余长度的数字信号编码方法和装置、数字信号记录媒体、数字信号译码方法和装置。

在为了解决有关课题的本发明中，在对数字信号附加纠错码后进行编码的数字信号编码方法方面，将至少使用输入数字信号的第1码系列求出来的第1奇偶校验附加到输入数字信号上，将使用与从相邻的多个第1码系列分别错开并各取出1个符号而形成的多个符号相当的第2码系列求出来的第2奇偶校验附加到输入数字信号上，将附加了第1和第2奇偶校验的输入数字信号排列成使第2码系列的符号序列与记录媒体上的符号序列不一致。

在本发明中，在对数字信号附加纠错码后进行编码的数字信号编码装置方面，设有：将至少使用输入数字信号的第1码系列求出来的第1奇偶校验附加到输入数字信号上的附加装置；将使用与从相邻的多个第1码系列分别错开并各取出1个符号而形成的多个符号相当的第2码系列求出来的第2奇偶校验附加到输入数字信号上的附加装置；将附加了第1和第2奇偶校验的输入数字信号排列成使第2码系列的符号序列与记录媒体上的符号序列不一致的排列装置。

在本发明中，在把对数字信号附加纠错码后再编码的编码数字信号记录下来的数字信号记录媒体方面，编码数字信号是如下生成的：即将至少用输入数字信号的第1码系列求出来的第1奇偶校验附加到输入数字信号上、将使用与从相邻的多个第1码系列分别错开并各取出1个符号而形成的多个符号相当的第2码系列求出来的第2奇偶校验附加到输入数字信号上、将附加了第1和第2奇偶校验的输入数字信号排列成使第2码系列的符号序列与数字信号记录媒体上的符号序列不一致。

在本发明中，编码数字信号通过将至少使用输入数字信号的第1码系列求出来的第1奇偶校验附加到输入数字信号上、将使用与从相邻的多个第1码系列分别错开并各取出1个符号而形成的多个符号相当的第2码系列求出来的第2奇偶校验附加到输入数字信号上、将附加了第1和第2奇偶校验的输入数字信号排列成使第2码系列的符号序列与记录媒体上的符号序列不一致来生成，在对这样生成的编码数字信号进行译码的数字信号译码方法方面，对由传送线路供给的编码数字信号进行序列变换，对该已序列变换了的编码数字信号用第1奇偶校验在第1码系列的方向上进行第1错误校正，对已序列变换了的编码数字信号用第2奇偶校验在第2码系列的方向上进行第2错误校正。

在本发明中，编码数字信号通过将至少使用输入数字信号的第1码系列求出来的第1奇偶校验附加到输入数字信号上、将使用与从相邻的多个第1码系列分别错开并各取出一个符号而形成的多个符号相当的第2码系列求出来的第2奇偶校验附加到输入数字信号上、将附加了第1和第2奇偶校验的输入数字排列成使第2码系列的符号序列与记录媒体上的符号序列不一致来生成，在对这样生成的编码数字信号进行译码的数字信号译码装置方面，设有：将从传送线路供给的编码数字信号进行序列变换的变换装置；对已序列变换了的编码数字信号用第1奇偶校验在第1码系列的方向上进行第1错误校正的装置；对已序列变换了的编码数字信号用第2奇偶校验在第2码系列的方向上进行第2错误校正的装置。

在对数字信号附加纠错码后再编码时，通过将码长度、校正奇偶校验的个数、交错约束长度在小型盘格式的基础上增加后再编码，与小型盘的格式相比可以减少冗余长度、增加可记录的数据量，总之，在对数字信号附加纠错码后再编码和译码时，可以用简易的结构提高纠错能力和减少冗余长度。

图1为示出按照本发明的数字信号编码及译码方法的C1码的1个码长的构成的简略图。

图2为供说明L格式交错的简略图。

图3为供说明S格式交错的简略图。

图4为供说明按照本发明的数字信号编码及译码方法的扇区构造的简略图。

图5(A)和5(B)为示出盘上的记录顺序和C1码顺序的简略图。

图6为示出盘上的记录顺序和C1码顺序的简略图。

图7为示出本发明的数字信号编码装置的一实施例的方框图。

图8为示出图7的数字信号编码装置中L格式的纠错码编码处理部分的构成框图。

图9为示出图7的数字信号编码装置中S格式的纠错编码处理部分的构成框图。

图10为示出本发明的数字信号译码装置的一实施例的方框图。

图11为供说明成组错误的纠正处理的简略图。

图12为示出图10的数字信号译码装置中L格式的纠错译码处理部分的构成框图。

图13为示出图10的数字信号译码装置中S格式的纠错码译码处理部分的构成框图。

图14为示出先有的小型盘中的C1码的1个码长的构成的简略图。

图15为示出现有技术的小型盘中扇区构造的简略图。

图16为示出现有技术的小型盘的编码译码装置的方框图。

图17为示出现有技术的小型盘的编码装置的纠错码编码处理部分的构成框图。

图18为示出现有技术的小型盘的译码装置的纠错码译码处理部分的构成框图。

图19为示出现有技术的小型盘中盘上的记录顺序和C1码顺序的简略图。

                  符号的说明

1……CIRC符号化电路、2……子码附加电路、3、104……EFM调制电路、4……帧同步信号附加电路、5、106……刻纹装置、6、107……盘、7、201……RF放大器、8……帧同步信号检出分离电路、9、203……EFM解调电路、10……子码检出分离电路、11……CIRC译码电路、21……偶数采样点延迟电路、22……加密电路、23、303、403……C2码编码部分、24、302、402、504、604……交错器、25、305、405……C1码编码部分、26……奇数采样点延迟电路、27、32、307、407、501、601……反相器、31……偶数符号延迟电路、33、503、603……C1码译码部分、34、304、404、506、606……反交错器、35、505、605……C2码译码部分、36……解密电路、37……奇数采样点延迟电路、101、204……存储器、102、205……纠错电路、103、206……存储器控制部分、105……同步/格式ID附加电路、202……同步/格式ID检出分离电路、301、306、401、406、502、507、602、607……延迟部分。

实施发明的最佳形式：

在详述实施例之前首先就交错的目的进行说明。交错是将盘上的几个符号连续的成组错误分散开来，以便在C2方向能看成是随机错误。但是，在本实施例中，如后面所述那样将C1码系列的长度定为与CD的32个符号相比长出很多的136个符号。由于CD的C1码系列是32个符号、比较短，为了达到上述目的，如上所述那样从C1码系列中每4帧抽出1个符号作为C2码系列。这样，当将C1码系列沿横方向排列时，把C1码系列与C2码系列所成的夹角大的情况称为深交错。在本实施例中，由于C1码系列长，所以即使不进行深交错也能达到上述目的。

首先将CD所使用的CIRC的交错单纯地变浅一些，考虑将C2码系列变成图19所示的C2′码系列。这时，C2′码系列是如图19所示与D0在开头相邻的符号的间隔为33个符号那样的交错，从连续各C1码系列中各取出1个符号。下面所示的实施例中，由于C1码系列长，所以实际上C2′码系列的各符号的间隔比这要长，与CD的深交错一样可以达到上述目的。

但是，当进行这样的交错时，D0和D1、D66和D67等在C2′码系列上相邻，而且在盘上也是相邻的符号。即使C1的码系列再长可以说也是这样的。因为交错的本来目的就是要使几个符号连续的错误在C2码系列上分散开来，所以像这样在盘上的符号顺序与C2′码系列上的符号顺序一致不是所希望的，会降低C2′码的纠错能力。以下的实施例中，将使盘上的符号顺序与C2′码系列上的符号顺序不一致。

下面参照附图详述本发明的一实施例。(1)数字信号的编码方法

在该实施例的数字信号的编码方法中，把加长交错约束长度使成组错误的校正能力提高的格式称为L格式，把缩短约束长度使成组错误的校正能力保持在必要的最小限度而使处理速度提高的格式称为S格式。

在该数字信号的编码方法中，图1示出了C1码的整体结构，码长为136个符号，数据为116个符号，末尾的8个符号为C1奇偶校验，中央的12个符号为C2奇偶校验。在码的起始部分配置同步检出用的标志，继标志之后配置例如1比特的格式识别符(ID)。由该格式识别符来表示是L格式还是S格式。下面，将C1码的1个码长称作1帧。继格式识别符ID之后在数据起始的1个符号内配置帧识别符(ID)。这里，帧识别符ID包含在C1码内，可以由纠正C1码来纠错。

图2示出L格式的交错。在该L格式中，C2码的码长为128个符号，在128个C1符号内进行交错。如果在C2码中用全部奇偶校验符号来校正时，可以对C2码中的12个符号纠错。这相当于12个C1码，可以纠正直到1632个符号的成组错误。

与此相对，图3示出S格式的交错。C1码与L格式完全相同。C2码的码长与L格式一样为128个符号。但交错是在到C1码的第43号符号处往返进行的，约束长度大约是L格式的1/3。如果与L格式一样可以对C2码中的12个符号纠错，则可以纠正直到4个C1码、即544个符号的成组错误。

与CD的冗余长度为25％相比，该格式的冗余长度为14.7％。而且在CD中，奇偶校验符号数C1、C2都是4个符号，但在该格式中则分别为8和12个符号，由于是所谓的LDC(长距离码)，所以纠错能力比CD大有提高。

图4示出该格式中扇区的构造。由18个C1码构成一个扇区。除去奇偶校验符号的数据部分为2088个符号。其中帧识别符ID 18个符号，扇区标题18个符号，错误检出用代码(EDC(ErrorDetection Code))4个符号，剩下的2048个符号是实数据。即，当1个符号为1个字节时，1个扇区是2K字节。帧识别符ID从扇区开头的帧开始记录0、1、2、……、17的序号。该序号在每个扇区反复使用。

下面，叙述编码时将奇数序号的符号延迟使该实施例的数字信号的C2代码系列的符号序列与盘上的符号序列不一致的情况。图5(A)示出本实施例中C1代码系列、C2代码系列和实际盘上记录的数据的关系。在横方向上读出数据并进行C1码校正。与上述图19一样，C1码序号用i、C1码内的符号的顺序用j、盘上的符号用DK来表示。i、j表示为下式。

i＝(K/136)＋(K mod 2)

j＝68·(K mod 2)＋((K mod 136)/2)……(2)

即，将K为偶数的奇数序号的符号排在C1码的前半部分，将K为奇数的偶数序号的符号排在下一个C1码的后半部分。通过进行这样的延迟，盘上的数据顺序和C2码的符号顺序就会不一致，可以减小成组错误的影响。这样的延迟可以通过在后述图8中设置延迟部分306来实现。在本例中，将C1码分成两个部分对符号进行排列，但不限于分成两份，也可以例如像图6所示分成四份。这时，i、j如下式。

i＝(K/136)＋(K mod 2)

j＝34·(K mod 4)＋((K mod 136)/4)……(3)这样，与图5(A)的情况一样，可以使盘上数据的顺序与C2码的符号顺序不一致。

在图5(A)中，使奇数序号的符号延迟，但也可以使偶数序号的符号延迟。这时，C1码系列、C2码系列和实际盘上记录的数据的关系如图5(A)所示。

在使奇数序号的符号延迟的情况下，如图5(A)所示那样，还有一部分C2码系列内相邻的符号与盘上的符号排列一致(例如D270、D271)，但在使偶数符号延迟的图5(B)中，由于不会出现这样的情况，所以图5(B)的情况能够提高纠错能力。再有，图5(B)情况的(i、j)可以用下式来表示。

i＝(K/136)－(K mod 2)＋1

j＝68·(K mod 2)＋((K mod 136)/2)……(4)(2)数字信号的编码装置及译码装置

这里说明实现上述数字信号编码方法的数字信号编码装置和与此对应的数字信号译码装置的实施例。首先用图7表示该实施例的数字信号编码装置的构成。在该数字信号编码装置中，通过格式切换信号来选择L格式或S格式。在输入端输入在帧开头附加了帧识别符(ID)的数据。

输入信号首先输入到存储器101，按C1或C2码的顺序送到纠错电路102并附加纠错码，再重新写入存储器101中。其次送到EFM调制电路104。存储器控制部分103根据格式切换信号选择的格式对这些存储器的写入和读出地址的产生等进行控制。

图8示出在图5(A)的L格式的情况下在存储器101和纠错电路102中处理输入数据的过程。输入数据从a0～a115的116个符号作为一个数据块来处理。首先偶数序号的符号在延迟部分301延迟1个码长。其次由交错器302进行交错处理，将其序列改变成图2所示的C2码的顺序，由C2码编码部分302计算C2校正奇偶校验并附加到输入数据上。

而且，由反交错器304恢复到原来的顺序，由C1码编码部分305计算C1校正奇偶校验并附加到输入数据上后由延迟部分306延迟奇数序号的符号。其后，由反相器307只对C1及C2的校正奇偶校验符号进行反相后再输出b0～b135的136个符号。按照b0、b1、b2、……的顺序记录到盘107上。再有，图5(B)的L格式，通过将图8中的延迟部分306从b0、b2、b4、……b132、b134一侧改设到b1、b3、b5、……b133、b135一侧就可以实现。

图9与上述一样示出S格式的情况。与L格式不同之处只是交错器402和反交错器404。延迟部分401和延迟部分301、C2码编码部分403和C2码编码部分303、C1码编码部分405和C1码编码部分305、延迟部分406和延迟部分306、反相器407和反相器307都是相同的结构。交错器402的延迟量g(x)、反交错器403的延迟量f(x)如下式，

f(x)＝x mod 43

g(x)＝42－f(127－x)……(5)由此，能够得到如图3所示那样的C2码顺序。

从存储器101向EFM调制电路104输送的数据，经EFM调制在后面的同步/格式ID附加回路105中附加上同步和选择了格式的格式ID。接着送到刻纹装置106而制作出盘107。

该实施例的数字信号的编码方法，考虑到以能用于除计算机数据之外的图象压缩数据等的记录和重现为前提，因而当发生不能纠错的情况时使其不能纠错的部分不再扩大范围。即，进行通过交错器后附加C2码、然后由反交错器使其恢复成原来的顺序的处理使数据可以按原来的数据顺序，即a0～a115的顺序记录在盘107上。进而，设置延迟部分301使偶数符号和奇数符号的延迟量相同。

若以图8为例来说明，a0通过交错器302延迟127帧，再通过延迟部306延迟1帧。因而，当a0作为b0输出时，共计延迟了128(127＋1)帧。此外，a2通过交错器302延迟126帧，通过反交错器延迟1帧，再通过延迟部分306延迟1帧。因此，当a2作为b2输出时，共计延迟了128(126＋1＋1)帧。a4、a6、……a112、a114也是一样，图中用偶数表示的奇数序号的符号的延迟量分别为128帧。

另一方面，图中用奇数表示的偶数序号的符号，假如没有延迟部分301，则a1通过交错器302延迟57帧，进而通过反交错器304延迟70帧。因此，当a1作为b5输出时，共计延迟127(＝57＋70)帧。还有a3通过交错器302延迟56帧，通过反交错器304延迟71帧。因此，当a3作为b7输出时，共计延迟127(＝56＋71)帧。a5、a7、……a113、a115也是一样，偶数序号的符号的延迟量分别为127帧。

最终奇数序号的符号和偶数序号的符号的延迟量相差1帧，为了吸收该延迟量因而设置延迟部分301。当这样来构成时，由于原来数据的顺序和盘上记录数据的顺序一致，因而，与CD那样将原来数据的顺序倒换的情况相比，可以防止不能纠错部分的扩大。

但是，也可以没有延迟部分301。这时，盘上记录数据的顺序与C1码系列的数据顺序一致，与原来数据的顺序不完全一致，但是，与CD那样将原来数据的顺序倒换的情况相比，由于在某种程度上保持了原来的数据顺序，因而可以防止不能纠错部分的扩大。此外，当在编码器一侧不设延迟部分301时，当然在译码器一侧也不设延迟部分507。

数字信号译码装置如图10所示那样构成，从盘107上读出的信号，经RF放大器201，由同步/格式ID检出分离电路202检出并分离同步和格式ID。而且，根据格式ID区别是L格式还是S格式，再将格式判别信号送到后级的存储器控制部分206。在同步/格式1D检出分离电路中除去了同步/格式1D的数据由EFM解调电路203解调然后送入存储器204。

存储器控制部分206根据同步/格式1D检出分离电路202输出的格式判别信号，知道是L格式还是S格式，与此对应来控制存储器的读写地址。送入存储器204的数据变成C1码的顺序再送到纠错电路205，校正后的码再写入存储器204。经C1码校正结束后的码按C2码的顺序读出来，同样在纠错电路205进行校正，再写入存储器204。纠错完了以后的数据从存储器204输出，存储器控制部分206进行这些控制。

下面，说明因成组错误而丢失连续几帧情况下的对策。当把C1码校正后的码写入存储器204时，码起始的帧识别符ID输出到存储器控制部分206。存储器控制部分206监视帧识别符ID的连续性。图11示出已完成了C1码校正的码写入存储器204中的情况。以下将以1作为其帧识别符ID的帧作为帧1。帧4、5、6、7顺序写入，接下来的4帧因成组错误而丢失不能进行C1码校正，从帧12开始可以再进行校正。

在此，假如将帧4下面的帧12继续写入存储器204上，则C2码少了4个符号而不能进行校正。为了防止这一现象采取下面的对策。即，只要计算成组错误之前的帧7和成组错误之后的帧12的差分就可以知道丢失的帧数为4帧。图中用括弧括起来的帧识别符ID表示因成组错误而缺损的帧。

而且，将该4帧的存储器区域空下来，从第5帧开始写入帧12。这样C2码上则出现4个符号的错误因而可以进行校正。这样存储器控制部分20始终监视帧识别符、适当地切换写入C1码中的地址，使得即使因成组错误而丢失几帧也不会破坏C2码的校正。

图12示出图5(A)的L格式情况下的数据在存储器204和纠错电路205中的处理过程。输入数据b0～b135的136个符号作为1个数据块来处理。首先由反相器501使C1和C2的奇偶极性反相，由延迟部分502将偶数序号的符号延迟1个符号长度。其后，由C1码译码部分503进行C1码校正，由交错器504进行交错处理，由C2码译码部分505进行C2码校正。

此后，由反交错器506进行反交错处理，在延迟部分507将奇数序号的符号延迟1个符号长度后得到输出a0～a115。这里交错器504和交错器302、反交错器506和反交错器304是一样的。再有，图5(B)的L格式可以通过将图12中延迟部502从b1、b3、b5、……b133、b135一侧改设到b0、b2、b4、……b132、b134一侧来实现。

图13与上述一样示出S格式的情况。与L格式所不同的只是交错器604和反交错器606。交错器601和交错器501、C1码译码部分603和C1码译码部分503、C2码译码部分605和C2码译码部分505、延迟部分607和延迟部分507都是一样的。此外，交错器604的延迟量g(x)与交错器402的延迟量、反交错器606的延迟量f(x)与反交错器404的延迟量分别相同。

图8、图9的各延迟部分及交错器中的处理实际上可以通过存储器控制部分103控制存储器101的写入地址、读出地址、写入时序、读出时序来实现。同样，图12、图13的各延迟部分及交错器中的处理实际上可以通过存储器控制部分206控制存储器204的写入地址、读出地址、写入时序、读出时序来实现。例如，将从盘107上重现的数据D0、D2、D3、……分别以图5(A)所示的(i、j)作为存储器的写入地址存到存储器相应的位置上，如果把它们治横方向顺次读出来，例如，读出与i＝1对应的D136、D138、……D270、D1、D3、……D133、D135，则在图12的延迟部分502中进行偶数序号的符号延迟处理。此外，L格式和S格式的切换也可以通过切换存储器103和存储器206的控制方法来实现。

如果按照以上的结构，由于与CD规格相比，增加了码长及纠错奇偶校验个数，加长了交错约束长度，由此能够大大提高对随机错误和成组错误的纠错能力，此外，由于与CD格式相比冗余长度减少了，所以能够增加实际能记录的数据量，总之，在对数字信号附加纠错码后再编码译码时，能够以简易的结构提高纠错能力，同时还能削减冗余长度。

如果按照上述结构，通过采用码长和纠错奇偶校验个数相同、只是交错约束长度不同的格式、由格式识别符ID对此进行识别，可以在不使编码装置、译码装置复杂化的情况下与多种格式对应。此外，通过由格式识别符进行的识别，还可以在1张盘上混合存在多种格式的情况下进行记录和重现。

如果按照上述结构，由于适当设计奇数序号或偶数序号的符号延迟量使C2码顺序与盘上数据的顺序不一致，因此可以防止成组错误纠错能力的下降。进而，由于通过附加帧识别符ID，即使在因成组错误造成丢失连续几帧的情况下，也能准确地知道丢失的帧数，所以可以毫无障碍地进行C2码校正从而进行纠错。(3)其他实施例

在上述实施例中，C1码的1个码长即1帧长为136个符号，C1奇偶校验和C2奇偶校验分别为8个符号和12个符号，交错约束长为128个符号，但是，1帧长度、奇偶校验长度、交错约束长度不局限于此，根据需要可作种种选定，例如，S格式的约束长度定为L格式的约束长度的一半也能实现与上述实施例同样的效果。还有，C1奇偶校验配置在码的末尾，C2奇偶校验配置在码的中央，但是，奇偶校验的配置不局限于此，配置在码的任何位置都可以。

例如，在L格式中，也可以是，C1码码长即1帧长为70个符号，C1奇偶校验和C2奇偶校验分别为8个符号和14个符号，交错约束长度为138个符号，C1奇偶校验和C2奇偶校验配置在码的末尾。

在上述实施例中，L格式和S格式可以选择，设置了格式识别符ID用于识别选中的格式，但是，L格式和S格式能够分别独立存在，从开始就只采用其中之一的方式也包含在本发明的范围之内。还有，这种情况不需要格式识别符ID。

在上述实施例中，就继同步之后附加1比特的格式识别符(ID)的情况进行了叙述，但格式ID的配置不局限于此，例如也可以在扇区标题内配设格式ID。此外，帧ID是以1个扇区单位周期性地循环使用，但也可以用n个扇区单位周期循环，或者也可以与扇区无关例如从0到255进行周期循环。

在上述实施例中，就以将小型盘那样的读出专用的光盘作为数字信号的记录媒体为前提的情况进行了描述，但是，本发明不局限于此，本发明也广泛地、很好地适用于使用光磁盘、磁盘和磁带那样可写入媒体的数字信号编码方法和装置、数字信号记录媒体、数字信号译码方法和装置。

如果按照上述那样的本发明，通过与小型盘的格式相比增加码长和纠错奇错性个数、增长交错约束长度，可以实现能提高对随机错误和成组错误的纠错能力、同时与小型盘的格式相比能够减少冗余长度、能够增加实际可记录的数据量的数字信号编码方法和装置、数字信号记录媒体、数字信号译码方法和装置。

如果按照本发明，可以实现这样一种数字信号编码方法和装置、数字信号记录媒体、数字信号译码方法和装置，即通过采用码长和改正奇偶校验个数相同只是交错约束长度不同的格式并用格式ID进行识别，能够在不使编码装置和译码装置复杂化的情况下与多种格式相应；通过由格式ID进行识别能够在1个媒体上混合存在多种格式的情况下进行记录和重现。

如果按照本发明，可以实现这样一种数字信号编码方法和装置、数字信号记录媒体、数字信号译码方法和装置，即通过适当设计奇数符号的延迟量使C2码顺序与盘上数据的顺序不一致，可以防止成组错误纠错能力的下降；通过附加帧ID，即使因成组错误而丢失连续几帧也能够检出其帧数而毫无障碍地进行C2码校正并进行纠错。

工业上利用的可能性：

本发明的数字信号编码方法及装置可以应用于DVD(数字视盘)的记录装置中。此外，本发明的数字信号译码方法及装置可以应用于DVD的重现装置中。还有，本发明的数字信号记录媒体可以作DVD来使用。

Claims (12)

1.一种数字信号译码方法，其中，编码数字信号通过将至少使用输入数字信号的第1码系列求出来的第1奇偶校验附加到输入数字信号上、将使用与从相邻的多个上述第1码系列分别错开并各取出1个符号而形成的多个符号相当的第2码系列求出来的第2奇偶校验附加到上述输入数字信号上、将附加了上述第1和第2奇偶校验的上述输入数字信号排列成使上述第2码系列的符号序列与记录媒体上的符号序列不一致来生成，在对这样生成的编码数字信号进行译码的数字信号译码方法中，该数字信号译码方法的特征在于，

对由上述传送线路供给的编码数字信号进行序列变换，

对上述已序列变换了的编码数字信号用上述第1奇偶校验在上述第1码系列方向上进行第1错误改正，

对上述已序列变换了的编码数字信号用上述第2奇偶校验在上述第2码系列方向上进行第2错误改正。

2.权利要求1中记载的数字信号译码方法，其特征在于：

上述第1和第2码系列的码长、上述第1奇偶校验、上述第2奇偶校验以及交错约束长度分别比小型盘的格式长。

3.权利要求1中记载的数字信号译码方法，其特征在于：

上述第2码系列对于预定的上述第1码系列不包含重叠。

4.权利要求1中记载的数字信号译码方法，其特征在于：

上述第2码系列对于预定个数的上述第1码系列包含重叠。

5.权利要求1中记载的数字信号译码方法，其特征在于：

检出用于识别从码长和奇偶校验个数相同、交错约束长度不同的多个格式中所选定格式的识别信息，根据上述识别信息控制纠错处理。

6.权利要求1中记载的数字信号译码方法，其特征在于：

检出对上述第1码系列分别附加的识别序号，根据上述识别序号控制纠错处理。

7.一种数字信号译码装置，其中，编码数据信号通过将至少用输入数字信号的第1码系列求出来的第1奇偶校验附加到输入数字信号上、将使用与从相邻的多个第1码系列分别错开并取出各1个符号而形成的多个符号相当的第2码系列求出来的第2奇偶校验附加到输入数字信号上、将附加了第1和第2奇偶校验的输入数字信号排列成使第2码系列的符号序列与记录媒体上的符号序列不一致来生成，在对这样生成的编码数字信号进行译码的数字信号译码装置中，该数字信号译码装置的特征在于设有：

将从上述传送线路供给的编码数字信号进行序列变换的变换装置；

对上述已序列变换了的编码数字信号用上述第1奇偶校验在上述第1码系列的方向上进行第1错误校正的装置；

对上述已序列变换了的编码数字信号用上述第2奇偶校验在上述第2码系列的方向上进行第2错误校正的装置。

8.权利要求7中记载的数字信号译码装置，其特征在于：

上述第1和第2码系列的码长、上述第1奇偶校验、上述第2奇偶校验以及交错约束长度分别比小型盘的格式长。

9.权利要求7中记载的数字信号译码装置，其特征在于：

上述第2码系列对于预定个数的上述第1码系列不包含重叠。

10.权利要求7中记载的数字信号译码装置，其特征在于：

上述第2码系列对于预定个数的上述第1码系列包含重叠。

11.权利要求7中记载的数字信号译码装置，其特征在于：

具有检出用于识别从码长和奇偶校验个数相同、交错约束长度不同的多个格式中所选定格式的识别信息的装置、和根据上述识别信息控制纠错处理的装置。

12.权利要求7中记载的数字信号译码装置，其特征在于：

具有检出分别附加在上述第1码系列上的识别序号的装置、和根据上述识别序号控制纠错处理的装置。

Images