CN1316783A - 半导体器件及其制造方法和其中所用的半导体器件的衬底 - Google Patents

半导体器件及其制造方法和其中所用的半导体器件的衬底 Download PDF

Info

Publication number
CN1316783A
CN1316783A CN01116499.9A CN01116499A CN1316783A CN 1316783 A CN1316783 A CN 1316783A CN 01116499 A CN01116499 A CN 01116499A CN 1316783 A CN1316783 A CN 1316783A
Authority
CN
China
Prior art keywords
film
substrate
semiconductor device
substrate bulk
bulk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01116499.9A
Other languages
English (en)
Inventor
柴田智彦
浅井圭一郎
长井晃余
田中光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN1316783A publication Critical patent/CN1316783A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12389All metal or with adjacent metals having variation in thickness
    • Y10T428/12403Longitudinally smooth and symmetrical

Abstract

把在背面21b上形成高熔点金属膜22的蓝宝石衬底本体21导入MOCVD装置23中,通过基座24使高熔点金属膜与加热器25相对地在减压下形成AlxGayInzN膜27。成膜过程中,由于高熔点金属膜22吸收红外线,因而除通过接触的热传导之外,还可通过辐射有效地加热衬底本体,从而形成稳定的结晶性和平坦性良好的AlxGayInzN(x+y+z=1,x、y、z≥0)膜26~29。因对加热器25减轻了负载,加热器的寿命可延长,维护变得容易,从而降低了制造成本。

Description

半导体器件及其制造方法和其 中所用的半导体器件的衬底
本发明涉及备有蓝宝石、SiC、GaN等衬底本体,和在该衬底本体的一个表面上直接或通过缓冲膜形成的AlxGayInzN(x+y+z=1,x、y、z≥0)膜的半导体器件及其制造方法和用于这种半导体器件的衬底。
作为上述半导体器件,已知发光二极管(LED)、激光二极管(LD)、场效应晶体管(FET)等半导体器件,特别是在发光二极管中,通过在蓝宝石、SiC、GaN等衬底本体的表面上直接或通过缓冲膜外延生长形成AlxGayInzN(x+y+z=1,x、y、z≥0)膜。由于这种AlxGayInzN膜的能带间隙大,因而在作为发光器件的情况下,可发射波长短的光。
图1是展示采用AlxGayInzN(x+y+z=1,x、y、z≥0)膜发射蓝色光的发光二极管的一例结构剖面图。例如,在由c面的蓝宝石(Al2O3)构成的衬底本体1的表面上,通过低温MOCVD形成起缓冲层作用的GaN膜2,构成衬底,然后在该GaN膜2上通过MOCVD外延生长形成n型AlxGayInzN膜3,在其上通过MOCVD外延生长形成p型AlxGayInzN膜4,并且在该p型AlxGaylnzN膜4上通过相同的MOCVD外延生长形成低电阻的p型AlxGayInzN膜5。分别在n型AlxGayInzN膜3的表面和p型AlxGayInzN膜5的表面上形成电极6和7。
当制造这种发光二极管时,在由蓝宝石衬底本体1和缓冲膜2构成的衬底上,首先形成n型AlxGayInzN膜3。在这种情况,在1000℃以上的高温下,稳定并均匀地控制衬底表面温度这一点,在实现AlxGayInzN膜3的结晶性和表面平坦性方面是重要的,已对均热性高、热效率好的加热器结构和材料进行了研究。并且,以改善AlxGayInzN膜的结晶性和表面平坦性为目的,插入起缓冲层作用的低温成膜的GaN膜2也是重要的。已提出,在低温成膜的AlN膜和衬底表面之间插入氮化层作为缓冲膜,来代替这种GaN膜2。
本发明提供一种半导体器件,该半导体器件备有蓝宝石、SiC、GaN、AlGaN/蓝宝石等衬底本体和在该衬底本体的一个表面上直接或通过缓冲膜形成的AlxGayInzN(x+y+z=1,x、y、z≥0)膜,但例如在蓝宝石衬底上用CVD形成AlxGayInzN膜时,不能利用压力、气体流量等成膜条件,有效地把衬底表面加热到期望的温度,结果,结晶性恶化,表面平坦性变差。此外,不能均匀地加热衬底表面,在衬底内结晶性或表面平坦性变得不均匀。
特别是,在形成富铝(alumirich)的AlxGayIn2N(x+y+z=1,x、y、z≥0)膜的情况,上述问题显得明显。作为第一个原因,可例举出必需使大部分为气体载体(H2、NH3)的全气体流量以大约1升/分以上的流量快速流动,并且在大约100乇以下的负压下。其目的在于,降低气相中分子的碰撞率,抑制气相中铝原料(TMA)和N原料的反应。
并且,作为第二个原因,可例举出在c面蓝宝石衬底本体上形成富铝的AlxGayInzN(x+y+z=1,x≥0.5,y、z≥0)膜的情况下,例如,要求加热到使衬底本体的表面温度达到1100℃以上的高温。这是促进衬底本体表面中的横方向生长,成膜优异、平坦性的良好富铝的AlxGayInzN(x+y+z=1,x≥0.5,y、z≥0)膜的必要条件。
如上所述,经过CVD装置,使气体高流速流动且在负压下进行CVD时,在用加热器加热衬底本体的情况下,从衬底本体散发的热量变大,本文来自加热器的热量不能充分地传递至衬底本体表面,必需将加热器温度设定在比衬底本体表面设定温度高100℃以上的高温。因此,加热器的负载增大,存在加热器性能变坏、寿命变短的问题。此外,还存在不能均匀地加热衬底表面的问题。
其中,如果考虑由加热器引起的衬底本体的加热机理,那么可考虑通过加热器与衬底本体直接接触的热传导、通过环境气体的热传导和辐射这三个因素。其中,一般认为,如果使CVD装置内成为负压,那么就不能高效率地进行通过气氛气体的热传导加热。此外,蓝宝石衬底本体等的衬底本体是透明的,不吸收红外线,因而认为几乎不能通过辐射来加热。从而,利用加热器进行的加热只是通过加热器与衬底本体之间的基座的热传导,由于基座与衬底本体之间的接触面不够平坦,故不能充分地进行热传导。并且,因上述全气体流量为大约1升/分以上的快速流量,热量释放剧烈,因而认为仅仅利用不充分的热传导,不能把衬底本体表面加热到预定温度。此外,由于衬底加热时衬底翘曲,衬底和基座不能均匀地接触,也不能均匀地加热衬底表面。
上述趋势不仅在使用蓝宝石衬底的情况,而且在采用SiC衬底或GaN衬底的情况下也同样可观察到。特别是,从500~2000nm波长范围的可见光至近红外区域的透明衬底本体中,该趋势变得更显著。这样,以往技术中,在气体流量大的情况下,或在压力低的情况下,或在成膜温度更高的情况下,不能高效率并且均匀地加热衬底本体表面,不能获得结晶性或表面平坦性良好的AlxGayInzN膜。此外,还存在加热器的负载大,加热器寿命变短的问题。
因而,本发明的目的在于提供一种在蓝宝石衬底、SiC衬底、GaN衬底等衬底本体的表面上具有通过外延生长成膜的缺陷少、结晶性好同时表面平坦性好的AlxGayInzN(x+y+z=1,x、y、z≥0)膜的半导体器件。
本发明的另一个目的在于提供一种能够高效、并且通过加热器也能高效地加热衬底本体的制造半导体器件的方法,其中该半导体器件包括具有上述良好特性的AlxGayInzN(x+y+z=1,x、y、z≥0)膜。
本发明的又一个目的在于提供一种能够有利地用于在蓝宝石衬底、SiC衬底、GaN衬底等衬底本体的表面上具有通过缓冲膜外延生长的AlxGayInzN(x+y+z=1,x、y、z≥0)膜的半导体器件的制造的半导体器件的衬底。
按照本发明的半导体器件,其特征在于:具备蓝宝石、SiC、GaN等衬底本体,在该衬底表面上直接或通过缓冲膜外延淀积的AlxGayInzN(x+y+z=1,x、y、z≥0)膜和覆盖在所述衬底本体背面的金属膜。
在这样的本发明的半导体器件中,所述衬底本体最好由在400~800nm的波长范围内透光率为50%以上的材料形成。此外,覆盖在所述衬底本体背面的金属膜最好用熔点在约1200℃以上的高熔点金属例如钨、钼、钽、钛、铍和锰等形成。
在本发明的半导体器件中,在所述衬底本体表面上外延淀积的AlxGayInzN膜最好为x+y+z=1,x≥0.5,y、z≥0的富铝膜。并且,所述缓冲膜最好为外延淀积的AlxGayInzN(x+y+z=1,x、y、z≥0)膜。
按照本发明的半导体器件的制造方法,其特征在于:把其背面覆盖金属膜的蓝宝石、SiC、GaN、AlGaN/蓝宝石等衬底本体放入CVD装置内,以便用加热器从其背面加热,使原料气体与气体载体一起经该CVD装置流动,在衬底本体表面上直接或通过缓冲膜外延淀积AlxGayInzN(x+y+z=1,x、y、z≥0)膜。
在这样的本发明的半导体器件的制造方法中,最好在所述CVD装置中流动的全气体流量为大约1升/分以上,在衬底本体表面上外延淀积AlxGayInzN(x+y+z=1,x、y、z≥0)膜。此外,所述CVD装置内的压力最好为约100乇以下,在衬底本体表面上直接或通过缓冲膜外延淀积AlxGayInzN(x+y+z=1,x、y、z≥0)膜。特别是,这些条件在形成Al含量为50原子%以上(x≥0.5)的所述AlxGayInzN膜时特别合适。
并且,在上述衬底本体的背面上覆盖熔点大约为1200℃以上的高熔点金属膜,例如钨、钼、钽、钛、铍和锰等金属膜。
按照本发明的半导体器件的衬底,用于具备蓝宝石、SiC、GaN等衬底本体和在该衬底表面上直接或通过缓冲膜外延淀积的至少一层AlxGayInzN(x+y+z=1,x、y、z≥0)膜的半导体器件中,其特征在于:所述衬底包括蓝宝石、SiC、GaN等衬底本体、在该衬底表面上外延淀积的AlxGayInzN(x+y+z=1,x、y、z≥0)膜和覆盖在所述衬底本体背面的金属膜。
在这样的本发明的半导体器件的衬底中,所述衬底本体最好由在400~800nm的波长范围中透光率为50%以上的材料形成。并且,覆盖在所述衬底本体背面的金属膜最好用熔点在约1200℃以上的高熔点金属形成,例如由钨、钼、钽、钛、铍和锰等形成。此外,在所述衬底本体表面上外延淀积的缓冲膜最好由AlxGayInzN(x+y+z=1,x≥0.5,y、z≥0)的富铝膜形成。
按照这样的本发明的半导体器件及其制造方法和用于这种半导体器件的衬底,在所述衬底本体的背面上覆盖金属膜,用衬底从该背面加热,因而通过金属膜热传导,同时金属膜还吸收红外线,因而通过辐射进行加热,可高效率地把衬底本体表面的温度加热到期望的温度,从而能够稳定且均匀地外延生长结晶性良好、平坦性优异的AlxGayInzN膜,使加热器的负载减轻,寿命延长。
图1是展示以往的发光二极管结构的剖面图。
图2是展示本发明的半导体器件结构的一例的剖面图。
图3是展示衬底表面温度与成膜气氛压力之间关系的曲线图。
图4a、4b和4c是展示本发明的半导体器件的制造方法一例的顺序工序的剖面图。
图2是展示本发明半导体器件结构一例的剖面图。本例的半导体器件构成为发蓝色光的发光二极管,其基本结构与图1所示相同。即,在c面的蓝宝石(Al2O3)的衬底本体11的表面上,通过低温MOCVD形成起缓冲层作用的AlxGayInzN(x+y+z=1,x、y、z≥0)膜12,构成衬底,然后在该AlxGayInzN膜12上通过MOCVD外延生长形成n型AlxGayInzN(x+y+z=1,x、y、z≥0)膜13,在其上通过MOCVD外延生长形成p型AlxGayInzN(x+y+z=1,x、y、z≥0)膜14,并且在该p型AlxGayInzN膜14上通过相同的MOCVD外延生长形成低电阻的p型AlxGayInzN(x+y+z=1,x、y、z≥0)膜15。分别在n型AlxGayInzN膜13的表面和p型AlxGayInzN膜15的表面上设置电极16和17。
本发明中,在蓝宝石衬底本体11的背面,形成金属膜,本例中为高熔点金属膜钨膜18。该钨膜18的厚度在本例中为0.1μm。本发明中,作为在衬底本体11背面形成的金属膜,不限于钨膜18,也可以用在MOCVD外延生长各种AlxGayInzN膜12~15时能够充分耐受衬底加热温度的钼、钽、钛、铍、锰等高熔点的金属或合金、氮化膜那样的熔点在1200℃以上的化合物的金属膜形成。
图3是展示衬底表面温度与成膜气氛压力之间关系的曲线图。图3中,氢气的整个流量为1升/分、基座温度固定在1150°。实线表示在蓝宝石衬底的背面覆盖Ti膜的情况下,衬底表面温度与成膜气氛压力之间的关系,虚线表示在没有覆盖Ti膜的蓝宝石衬底单体的情况下,衬底表面温度与成膜气氛压力之间的关系。
在任一种情况下,随着成膜气氛压力降低,衬底表面温度也降低。但是,可以看出,与用虚线表示的不具有Ti覆盖膜的蓝宝石衬底的表面温度相比,用实线表示的具有Ti覆盖膜的蓝宝石衬底的表面温度降低的程度较小。例如,可知在成膜气氛压力为100乇的情况下,有无Ti覆盖膜,衬底表面温度产生100℃以上的差别。
因而,通过在衬底本体的背面形成这种金属膜,可不依赖于成膜气氛压力而把衬底表面温度经常保持在高的状态。结果,例如,可知在成膜气氛压力为100乇的情况下,通过设置Ti覆盖膜,可把加热器的设定温度降低100℃。
图4是展示本发明半导体器件制造方法一例的顺序工序的剖面图。首先,如图4a所示,在c面蓝宝石衬底本体21的一个表面21b(在最后形成的衬底中作为背面,以下称为背面,其它表面被称为表面21a)上,通过溅射形成膜厚例如为0.1μm的高熔点金属膜,在本例中为钨膜22。
然后,把在该背面21b上覆盖钨膜22的蓝宝石衬底本体21导入如图4b所示的MOCVD装置23中,此时,通过基座24,把形成钨膜22的背面21b与加热器25相对地装载在加热器上,外延淀积AlxGayInzN(x+y+z=1,x、y、z≥0)缓冲膜26。用加热器24加热蓝宝石衬底本体21,而该加热主要成为通过接触的热传导和通过钨膜22的辐射的加热,与以往仅通过接触的热传导相比,可高效率地加热。而且,对加热器25减轻了负载,加热器的寿命可延长,维护变得容易,可降低制造成本。并且,因利用加热器25的加热效率提高,因而蓝宝石衬底本体21的表面21a的温度成为期望的温度。
其中,作为AlxGayInzN(x+y+z=1,x、y、z≥0)缓冲膜26,特别是在成膜富铝的AlxGayInzN(x+y+z=1,x≥0.5,y、z≥0)膜的情况下,在MOCVD装置23中,使H2和NH3的气体载体与原料气体一起以全气体流量为大约1升/分以上那样流动。再有,在MOCVD装置23内减压到大约100乇以下。因而,在蓝宝石衬底本体21的周围流过极为快速的气流,引起大的散热。本发明中,由于在蓝宝石衬底本体21的背面覆盖钨膜22之类的金属膜,通过热传导和辐射可高效率和均匀地加热衬底本体,因此即使在上述引起大的散热的情况下,也不对加热器25提供过度的负载就可把衬底本体表面加热到期望的温度,可使成膜的富铝的AlxGayInzN(x+y+z=1,x≥0.5,y、z≥0)缓冲膜的结晶性良好同时使平坦性良好。
在上述那样的蓝宝石衬底本体21的表面上,形成AlxGayInzN(x+y+z=1,x、y、z≥0)缓冲膜26或富铝的AlxGayInzN(x+y+z=1,x≥0.5,y、z≥0)缓冲膜26,能够形成用于半导体器件的衬底。并且,在采用这样的衬底制造半导体器件时,可适当控制供给MOCVD装置23的原料气体和气体载体、压力、温度等,如图4c所示,通过外延生长淀积期望的AlxGayInzN(x+y+z=1,x、y、z≥0)膜27~29。
本发明不仅仅限于上述实施例,可以进行许多变更或变形。例如,在上述实施例中,以c面的蓝宝石形成衬底本体,也可采用由SiC或GaN、AlGa/蓝宝石等形成的衬底本体。此外,在上述实施例中,用钨膜形成高熔点金属膜,但也可用钼或钽等其它高熔点金属形成。不用说,还可采用熔点1200℃以上的合金膜和氮化膜及它们的多层膜,进而采用在膜中具有组成梯度的合金膜以及氮化膜等。
在上述实施例中,在100乇的减压下外延生长AlxGayInzN膜,但也可在常压下外延生长。并且,在上述实施例中,把本发明的半导体器件作为发蓝光的发光二极管,但也可以作为产生其它颜色光或紫外线的发光二极管、激光二极管、场效应晶体管等其它半导体接合器件。
在上述实施例中,作为用于半导体器件的衬底,为在衬底本体表面上形成AlxGayInzN(x+y+z=1,x、y、z≥0)缓冲膜或富铝AlxGayInzN(x+y+z=1,x≥0.5,y、z≥0)缓冲膜的的衬底,但在本发明的半导体器件及其制造方法中,也有没有这种缓冲膜的情况。
在上述实施例中,作为CVD装置,采用用有机金属作为原料气体的MOCVD装置,但也可使用采用氯类气体的HVPE等其它CVD装置。
在本发明的半导体器件的衬底中,在衬底本体的背面形成金属膜,但一般在其后通过研磨除去该金属膜,由于在外延生长用衬底的制造后留下,故本发明的半导体器件的衬底是包含除去了这种金属膜的衬底。此外,作为衬底本体,采用掺了杂质的导电性的GaN衬底本体,在把衬底本体的背面上设置的金属膜作为半导体器件电极使用的情况下,将金属膜留下,但本发明的半导体器件包含括除去了金属膜的器件。
如上所述,在本发明的半导体器件中,因在衬底本体上形成的AlxGayInzN(x+y+z=1,x、y、z≥0)膜在结晶性方面良好同时平坦性良好,因而可改善发光二极管、激光二极管、场效应晶体管等半导体器件的特性。
并且,在本发明半导体器件的制造方法中,因在衬底本体的背面上覆盖金属膜之后进行加热器的加热,除热传层之外还可通过辐射进行加热,因而能够高效率和均匀地加热衬底本体。再有,加热器的负载被减轻,加热器的寿命变长,因而容易维护和降低了制造成本。
在本发明的半导体器件的衬底中,因在衬底本体上形成结晶性良好同时平坦性良好的AlxGayInzN(x+y+z=1,x、y、z≥0)缓冲膜,在其上形成的AlxGayInzN(x+y+z=1,x、y、z≥0)膜的结晶性也良好同时平坦性也良好,因而能够提供特性良好的发光二极管、激光二极管、场效应晶体管等半导体器件。

Claims (14)

1.一种半导体器件,其特征在于:具备蓝宝石、SiC、GaN等衬底本体、在该衬底表面上直接或通过缓冲膜外延淀积的至少一层AlxGayInzN(x+y+z=1,x、y、z≥0)膜和覆盖在所述衬底本体背面的金属膜。
2.如权利要求1所述的半导体器件,其特征在于:覆盖在所述衬底本体背面的金属膜由熔点在约1200℃以上的高熔点金属形成。
3.如权利要求1或2所述的半导体器件,其特征在于:所述衬底本体由在400~800nm的波长范围中的透光率为50%以上的材料形成。
4.如权利要求1至3中任一项所述的半导体器件,其特征在于:在所述衬底本体表面上外延淀积的AlxGayInzN膜的至少一层具有x+y+z=1,x≥0.5,y、z≥0构成的成分。
5.如权利要求1至4中任一项所述的半导体器件,其特征在于:所述缓冲膜用在衬底本体表面上外延淀积的AlxGayInzN(x+y+z=1,x、y、z≥0)膜形成。
6.一种半导体器件的制造方法,其特征在于:把在其背面覆盖了金属膜的蓝宝石、SiC、GaN、AlGaN/蓝宝石等衬底本体放入CVD装置内,以便用加热器从其背面起加热,一边使原料气体与气体载体一起经该CVD装置流动,一边在衬底本体表面上直接或通过缓冲膜外延淀积AlxGayInzN(x+y+z=1,x、y、z≥0)膜。
7.如权利要求6所述的半导体器件的制造方法,其特征在于:在所述CVD装置中流动的全气体流量为大约1升/分以上,在衬底本体表面上外延淀积AlxGayInzN(x+y+z=1,x、y、z≥0)膜。
8.如权利要求6或7所述的半导体器件的制造方法,其特征在于:所述CVD装置内的压力为约100乇以下,在衬底本体表面上直接或通过缓冲膜外延淀积AlxGayInzN(x+y+z=1,x、y、z≥0)膜。
9.如权利要求6至8中任一项所述的半导体器件的制造方法,其特征在于:所述AlxGayInzN膜中的Al含量为50原子%以上(x≥0.5)。
10.如权利要求6至9中任一项所述的半导体器件的制造方法,其特征在于:在所述衬底本体的背面上覆盖熔点大约为1200℃以上的高熔点金属膜。
11.一种半导体器件的衬底,用于具备蓝宝石、SiC、GaN等衬底本体和在该衬底表面上直接或通过缓冲膜外延淀积的至少一层AlxGayInzN(x+y+z=1,x、y、z≥0)膜的半导体器件中,其特征在于:所述衬底包括蓝宝石、SiC、GaN等衬底本体、在该衬底表面上外延淀积的AlxGayInzN(x+y+z=1,x、y、z≥0)膜和覆盖在所述衬底本体背面的金属膜。
12.如权利要求11所述的半导体器件的衬底,其特征在于:覆盖在所述衬底本体背面的金属膜用熔点在约1200℃以上的高熔点金属形成。
13.如权利要求11或12所述的半导体器件的衬底,其特征在于:所述衬底本体由在400~800nm的波长范围中的透光率为50%以上的材料形成。
14.如权利要求11至13中任一项所述的半导体器件的衬底,其特征在于:在所述衬底本体表面上外延淀积的AlxGayInzN膜的至少一层具有x+y+z=1,x≥0.5,y、z≥0的组成的成分。
CN01116499.9A 2000-03-24 2001-03-23 半导体器件及其制造方法和其中所用的半导体器件的衬底 Pending CN1316783A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP84064/2000 2000-03-24
JP2000084064 2000-03-24
JP54786/2001 2001-02-28
JP2001054786A JP2001338886A (ja) 2000-03-24 2001-02-28 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板

Publications (1)

Publication Number Publication Date
CN1316783A true CN1316783A (zh) 2001-10-10

Family

ID=26588271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01116499.9A Pending CN1316783A (zh) 2000-03-24 2001-03-23 半导体器件及其制造方法和其中所用的半导体器件的衬底

Country Status (5)

Country Link
US (1) US6492191B2 (zh)
EP (1) EP1137077A3 (zh)
JP (1) JP2001338886A (zh)
KR (1) KR20010090549A (zh)
CN (1) CN1316783A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405618C (zh) * 2002-05-31 2008-07-23 株式会社光波 发光元件及其制造方法
CN101311380B (zh) * 2007-04-11 2011-10-05 住友电气工业株式会社 制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法
CN101748382B (zh) * 2010-01-08 2012-01-11 中国科学院苏州纳米技术与纳米仿生研究所 分子束外延生长GaN基发光晶体膜的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231645A (ja) * 2001-02-02 2002-08-16 Ngk Insulators Ltd 窒化物半導体膜の製造方法
TW517403B (en) * 2002-01-10 2003-01-11 Epitech Technology Corp Nitride light emitting diode and manufacturing method for the same
CN1294650C (zh) * 2004-08-19 2007-01-10 中国科学院物理研究所 在蓝宝石图形衬底上制备高质量GaN基材料的方法
TWI392107B (zh) * 2004-08-31 2013-04-01 Sumitomo Chemical Co 化合物半導體發光裝置
US7548302B2 (en) 2005-03-29 2009-06-16 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2011049271A (ja) * 2009-08-26 2011-03-10 Sanken Electric Co Ltd 半導体装置
CN102569352A (zh) * 2010-12-27 2012-07-11 同方光电科技有限公司 一种以蓝宝石为基板的氮化物基半导体装置
TW201315834A (zh) * 2011-10-13 2013-04-16 Ind Tech Res Inst 有機金屬化學汽相沈積的方法與裝置
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法
JP7157324B2 (ja) * 2018-09-29 2022-10-20 日亜化学工業株式会社 ファイバー及びこれを用いた発光素子並びにその製造方法
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091044A (en) * 1988-07-21 1992-02-25 Mitsubishi Denki Kabushiki Kaisha Methods of substrate heating for vapor phase epitaxial growth
JP2927857B2 (ja) * 1990-01-19 1999-07-28 株式会社東芝 基板加熱装置
US5273933A (en) * 1991-07-23 1993-12-28 Kabushiki Kaisha Toshiba Vapor phase growth method of forming film in process of manufacturing semiconductor device
JPH07249831A (ja) * 1994-03-10 1995-09-26 Hitachi Ltd 結晶成長方法
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
SE504642C2 (sv) * 1995-07-14 1997-03-24 Ipumatic Ab Anordning för att överföra moment mellan två roterbara axlar
JP2999435B2 (ja) * 1996-06-14 2000-01-17 松下電器産業株式会社 半導体の製造方法及び半導体発光素子
JPH10167884A (ja) * 1996-12-03 1998-06-23 Nissin Electric Co Ltd 化学気相堆積装置
JP3706452B2 (ja) * 1996-12-24 2005-10-12 ローム株式会社 半導体発光素子
JP3769872B2 (ja) * 1997-05-06 2006-04-26 ソニー株式会社 半導体発光素子
US6335217B1 (en) * 1997-10-10 2002-01-01 Toyoda Gosei Co., Ltd. GaN type semiconductor device fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405618C (zh) * 2002-05-31 2008-07-23 株式会社光波 发光元件及其制造方法
CN101320780B (zh) * 2002-05-31 2010-06-16 株式会社光波 发光元件
CN101311380B (zh) * 2007-04-11 2011-10-05 住友电气工业株式会社 制造ⅲ-ⅴ族化合物半导体的方法、二极管及其制作方法
CN101748382B (zh) * 2010-01-08 2012-01-11 中国科学院苏州纳米技术与纳米仿生研究所 分子束外延生长GaN基发光晶体膜的方法

Also Published As

Publication number Publication date
EP1137077A3 (en) 2006-05-17
JP2001338886A (ja) 2001-12-07
EP1137077A2 (en) 2001-09-26
KR20010090549A (ko) 2001-10-18
US6492191B2 (en) 2002-12-10
US20020028343A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
EP1041609B1 (en) Method of producing a Group III nitride compound semiconductor device
US5239188A (en) Gallium nitride base semiconductor device
US5909036A (en) Group III-V nitride semiconductor device
JP4849296B2 (ja) GaN基板
CN1193439C (zh) 发光器件、用于制造发光器件的衬底、以及它们的制造方法
JP5307975B2 (ja) 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
JP4529846B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法
US7795050B2 (en) Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
US20130181240A1 (en) Composite substrate, manufacturing method thereof and light emitting device having the same
JP4631681B2 (ja) 窒化物系半導体基板及び半導体装置
JP2002284600A (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2002368264A (ja) Iii族窒化物系化合物半導体素子及びその製造方法
CN101689586A (zh) 氮化物半导体发光元件和氮化物半导体的制造方法
EP1301947A2 (en) Group iii nitride compound semiconductor device
CN1316783A (zh) 半导体器件及其制造方法和其中所用的半导体器件的衬底
JP2008034834A (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP2008034834A6 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP4963763B2 (ja) 半導体素子
JP2007246331A (ja) Iii−v族窒化物系半導体基板及びその製造方法
JP4555340B2 (ja) GaN系窒化膜を形成する方法
US20110155061A1 (en) Reactor, chemical vapor deposition reactor, and metalorganic chemical vapor deposition reactor
CN115458653A (zh) 一种深紫外发光二极管外延片及其制备方法、发光二极管
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication