CN1308370A - 在半导体器件中形成铜配线的方法 - Google Patents

在半导体器件中形成铜配线的方法 Download PDF

Info

Publication number
CN1308370A
CN1308370A CN00136108A CN00136108A CN1308370A CN 1308370 A CN1308370 A CN 1308370A CN 00136108 A CN00136108 A CN 00136108A CN 00136108 A CN00136108 A CN 00136108A CN 1308370 A CN1308370 A CN 1308370A
Authority
CN
China
Prior art keywords
semiconductor device
copper wiring
temperature
forms copper
reative cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00136108A
Other languages
English (en)
Other versions
CN1168130C (zh
Inventor
表成奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1308370A publication Critical patent/CN1308370A/zh
Application granted granted Critical
Publication of CN1168130C publication Critical patent/CN1168130C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种在半导体器件中形成铜配线的方法。本方法使用金属有机化学气相沉积工艺技术,用1,1,1,5,5,5－六氟－2,4－戊二酮(3,3－二甲基－1－丁烯)－铜(I)(下文称为(hfac)Cu(DMB))化合物作为铜母材,通过优化设定镀铜设备工艺条件实施,其中镀铜设备具有扩散器、直接液体喷射器(DLI)、控制气化混合器(CEM)或小孔式或喷嘴式气化器。这样,不仅能实现镀铜工艺重现性,而且能得到膜质量良好的铜薄膜。

Description

在半导体器件中形成铜配线的方法
本发明一般来说涉及半导体器件中形成铜配线的方法，特别涉及在半导体器件中形成铜配线的方法能够通过完成金属有机化学气相沉积(MOCVD)工艺技术，该技术使用1，1，1，5，5，5-六氟-2，4-戊二铜(3，3-二甲基-1-丁烯)-铜(I)(下文称为(hfac)Cu(DMB))化合物作为母材，不仅能够实现镀铜工艺的重现，而且获得镀敷具有优良膜质量的铜薄膜。
当半导体工业开始进口超大规模集成电路(ULSI)时，器件的几何尺寸减少到次于半μ的范围，而考虑改善操作性和可靠性，电流密度增加了。由于这个原因，通常采用铜薄膜作为在集成电路中应用的连接材料，因为在半导体器件中形成金属配线时，铜薄膜的熔点比铝薄膜的更高，从而由于其抗电迁移(EM)阻力更高而改善了半导体器件的可靠性并且还由于其低电阻使信号传输速度增加。
在形成铜配线的方法中，镀铜工艺在实现更高级器件和更高集成度器件中是重要的工艺。因此，应用各种各样的镀敷方法，例如物理气相沉积(PVD)、电镀方法、无电镀敷方法、MOCVD方法等。在这些镀敷技术中，由于通过MOCVD方法的镀铜受到铜母材的明显影响，要求必须开发容易镀的铜母材且还必须开发能够安全运送铜的输送系统。
通过MOCVD方法的镀铜可以应用扩散器方法的液体输送系统(下文称作LDS)，像直接液体喷射器(下文称作DLI)或LDS如控制气化混合器(下文称作CEM)。此外可以使用各种型式的配备小孔式或喷嘴式气化器的LDS。包含铜金属的化合物称为母材，在此LDS中被分解以形成铜镀层。作为MOCVD中使用的铜母材，在研制出II价铜化合物Cu(II)，如1，1，1，5，5，5-六氟-2，4-戊二酮-铜(II)；具有低蒸气压力的Cu(hfac)2化合物之后，I价铜(CuI)化合物，由于其比II价铜化合物的蒸气压力高而具有高的镀敷速度且在150～250℃的较低温度中允许镀敷出高质量的铜薄膜，现已被开发出来。当前开发的各种I价铜化合物中的1，1，1，5，5，5-六氟-2，4-戊二酮(三甲基乙烯基硅甲烷)-铜(I)化合物(下文称作(hfac)Cu(TMVS))是作为在MOCVD中应用的代表性铜母材，由于其在室温保持在液相并且在低温下得到高质量的铜薄膜而广泛应用。尽管有这些优点，但是，该(hfac)Cu(TMVS)化合物存在其在室温下分解的问题，因此当其应用到半导体器件制造过程时，具有工艺重现的困难。据此，该(hfac)Cu(TMVS)化合物在已开发的几种母材中蒸气压力高，而在常规LDS中的确保重现性低。如此，该(hfac)Cu(TMVS)化合物在确保重现中具有巨大的困难，除非开发出新的能够安全将其输送的LDS。此外，由于(hfac)Cu(TMVS)化合物中的气化温度和凝结温度之间的范围极窄，存在必须保持温度恒定的问题。另外，据Schumacher报道，该(hfac)Cu(TMVS)化合物如与稳定器一起使用，能够安全使用大约一年。
为了解决在上述的(hfac)Cu(TMVS)化合物中的问题，已开发了(hfac)Cu(DMB)化合物作为母材。(hfac)Cu(DMB)化合物是一种新的使用3，3-二甲基-1-丁烯(下文称作DMB)作为路易斯(Lewis)碱配位基开发的化合物。由于(hfac)Cu(DMB)化合物使用具有低分子量和高蒸气压力的DMB代替VTMS的甲基作为路易斯碱配位基，其蒸气压力比(hfac)Cu(TMVS)更高。因此，(hfac)Cu(DMB)化合物因其能够明显改善不良镀敷速度，这一在MOCVD铜(Cu)母材中的最大难题之一因而是好的母材。但是(hfac)Cu(DMB)化合物迄今还不能商业化应用，因为在常规LDS中使用(hfac)Cu(DMB)母材的MOCVD工艺还没有实现。
因此本发明的目的是提供在半导体器件中形成铜配线的方法，通过对那些使用(hfac)Cu(DMB)化合物作为母材完成MOCVD工艺技术的镀铜设备的镀敷工艺条件的最佳化设定，不仅无需开发新LDS能够实现镀铜工艺的重现，而且获得镀敷具有优良膜质量的铜薄膜的工艺。
为了实现上述目的，本发明的在半导体器件中形成铜配线的方法的特征在于，它包括步骤：在半导体基片上形成内层绝缘膜，该基片中形成了用来构成半导体器件的各种元件，在所述内层绝缘膜上形成接触窗口和沟槽并随后在包含所述接触窗口和所述沟槽的所述内层绝缘膜表面上形成扩散膜层；通过金属有机化学气相沉积(MOCVD)方法利用(hafc)Cu(DMB)母材，在配备反应室的扩散器、直接液体喷射器、控制气化混合器或配有小孔式或喷嘴式气化器的液体输送系统中镀铜(Cu)，以使所述接触窗口和所述沟槽能够被充分掩盖；且进行化学机械抛光工艺形成铜配线。
在应用配备反应室的扩散器的情况下，扩散器中的罐的温度在30～70℃的范围。导入到扩散器的罐中的输送气体至少是氦气(He)、氢气(H2)、氩气(Ar)等中的一种，而且其流速为10～700sccm的范围。所有从扩散器的罐到反应室的气体管线和源管线的温度保持与扩散器的罐的温度相同。反应室的内部温度和反应室中的喷淋头的温度保持与扩散器的罐的温度相同。
在应用配备反应室的直接液体喷射器的情况下，直接液体喷射器中的气化器的温度在40～120℃的范围。导入到直接液体喷射器的气化器中的输送气体的温度控制在比直接液体喷射器的气化器的数值高出20℃。输送气体至少是氦气(He)、氢气(H2)、氩气(Ar)等的一种，而且其流速为10～700sccm的范围。所有从直接液体喷射器的气化器到反应室的气体管线和源管线的温度保持与气化器的温度相同。反应室的内部温度和反应室中的喷淋头的温度保持与直接液体喷射器的气化器的温度相同。
在应用配备反应室的控制气化混合器的情况下，控制气化混合器的气化器中的控制阀的温度保持在室温。气化器中的热交换器的温度在40～120℃的范围。导入到控制气化混合器中的气化器的控制阀中的输送气体的温度控制在20～120℃的范围，高于或低于气化器的热交换器的温度。输送气体至少是氦气(He)、氢气(H2)、氩气(Ar)等之一，而且其流速为10～700sccm的范围。所有从控制气化混合器的气化器到反应室的气体管线和源管线的温度保持与气化器的热交换器温度相同或高5～20℃。反应室的内部温度和喷淋头的温度保持与控制气化混合器的气化器中的热交换器温度相同。
在应用配备反应室和具有小孔式或喷嘴式的气化器的液体运输系统的情况下，气化器的温度在20～120℃的范围。导入到气化器中的输送气体的温度控制在40～140℃的范围，这比气化器的数值高出20℃。输送气体至少是氦气(He)、氢气(H2)、氩气(Ar)等之一，而且其流速为10～700sccm的范围。所有从气化器到反应室的气体管线和源管线的温度保持与气化器的温度相同。反应室的内部温度和喷淋头的温度保持与气化器的温度相同。
同时，(hfac)Cu(DMB)母材可以在不用任何添加剂的情况下使用，但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时，可以加入0.1～30％的DMB或0.1～20％的Hhfac或DMB和Hhfac的组合物作为添加剂。
本发明的上述特性和其他特点将在以下的说明中结合附图进行介绍，附图中：
图1为用来说明本发明的半导体器件中形成铜配线的方法流程图；
图2是含有反应室的扩散器的示意简图，用以说明本发明的半导体器件中形成铜配线的方法；
图3是含有反应室的DLI的示意简图，用以说明本发明的半导体器件中形成铜配线的方法；且
图4是含有反应室的CEM的示意简图，用以说明本发明的半导体器件中形成铜配线的方法。
下面参照附图以优选实施例的方式对本发明予以详述，图中的相同或相似的部件采用相同的标号。
现在参见图1，在此示意了一流程图，用以说明本发明的半导体器件中形成铜配线的方法。
根据本发明的镀铜工艺包括，启动镀铜设备的步骤100，在启动步骤100完成后，将准备在其上镀铜的晶片装载到反应室之中的步骤200，在装载步骤200完成后，设定在镀铜设备中镀铜的工艺条件的步骤300，以及在设定镀铜工艺条件的步骤300完成后，通过使用(hfac)Cu(DMB)母材以MOCVD工艺在晶片上镀敷铜的步骤400。
在这些工艺步骤之中，在镀铜设备中设定镀敷工艺条件的步骤300是实现本发明目的的重要步骤。换言之，只有当镀敷工艺条件设定最佳时，才能实现该使用(hfac)Cu(DMB)化合物的MOCVD工艺技术。
为了使在镀铜设备中设定的镀敷工艺条件最佳，要求必须熟知镀铜设备的性能以及已知的作为铜母材的(hfac)Cu(DMB)化合物的性能。
首先，作为铜母材的(hfac)Cu(DMB)化合物的性能如下：
当对比(hfac)Cu(DMB)母材与(hfac)Cu(TMVS)母材的结构时，除了仅在(hfac)Cu(DMB)化合物中的中性配位体中间的硅由碳替代外，其结构没有差别。参见在(hfac)Cu(DMB)母材与(hfac)Cu(TMVS)母材上的TGA/DSC结果发现，(hfac)Cu(TMVS)母材在温度63℃时分解，而(hfac)Cu(DMB)母材在温度约90℃时分解。由此可以看出，(hfac)Cu(DMB)母材有更好的热稳定性，与热稳定性一起影响母材性能的最重要性能之一是蒸气压力。观察测量蒸气压力的结果发现，(hfac)Cu(DMB)母材具有比(hfac)Cu(TMVS)母材几乎高出一个数量级的蒸气压力。实际上发现，(hfac)Cu(TMVS)母材的蒸气压力在55℃温度时为0.67，而(hfac)Cu(DMB)母材在温度43.5℃时此数据为2.01，在温度54℃时为3.10，在温度66℃时为5.26，在温度78℃时为8.75，而在温度88℃时为12.93。另外据报道，(hfac)Cu(DMB)母材在温度约96℃时分解沉积。从而可见，(hfac)Cu(DMB)母材的分解温度比(hfac)Cu(TMVS)母材的更高。考虑到这些结果，由于(hfac)Cu(DMB)母材的分解温度比(hfac)Cu(TMVS)母材的数值高很多，该母材通过非常高的气化温度而具有可利用的潜能。此外，由于(hfac)Cu(DMB)母材具有非常高的蒸气压力，该母材容易得到高于1000/min的沉积速度。
作为使用(hfac)Cu(DMB)化合物来实现MOCVD工艺的镀铜设备的性能如下：
在MOCVD工艺中使用的镀铜设备一般由LDS和反应室组成。当前用来输送铜母材的典型LDS，包括扩散器、DLI、CEM，LDS配有小孔式或喷嘴式等形式的气化器。
图2是含有反应室的扩散器的示意简图，用以说明本发明的半导体器件中形成铜配线的方法。
该扩散器10包括输送气体流入管线11、罐12、蒸气流入/流出管线14。MOCVD工艺利用扩散器10将输送气体通过输送气体流入管线11导入罐12，使导入的输送气体与罐12中容纳的金属液体材料13以给定的比例混合，并随后将该混合后的输送气体通过蒸气流入/流出管线14导入反应室890之中。
该反应室890由用来喷射从扩散器10供给的气化材料的喷淋头80和用来安放晶片111的基座板90组成。
在扩散器10中，输送气体与金属液体材料的比例由输送气体的流速、扩散器的温度和扩散器的内部压力决定。这种型式的扩散器不适合应用于具有低的蒸气压力的液体材料，例如铜液体材料之中。特别地，由于扩散器温度必须保持恒定，使该铜液体材料产生分解并因而从中生成粒子。因而存有对半导体镀膜的负面影响、降低镀膜的重现性并且导致非常低的镀敷速度等问题。
图3是含有反应室的DLI的示意简图，用以说明本发明的半导体器件中形成铜配线的方法。
该DLI230由微型泵20和气化器30组成，并且具有如下结构即，其中的液体材料是从金属碟32上气化的。在细颈瓶19中的液体材料在约20psi的压力下受压，并随后通过第一阀门21转移到微型泵20。在这时，当第一步进电机22提升第一活塞23时，该液体材料填充到第一缸体24中。随后，当该第一阀门21关闭时，第二阀门25打开，第一活塞23下降而第二步进电机26同步提升第二活塞27，填充到第一缸体24中的液体材料通过第二阀门25填充到第二缸体28中。然后，当该第二阀门25关闭时，第三阀门29打开且第二活塞27下降，该液体材料通过第三阀门29转移到气化器30中。这时，当第一阀门21打开且第一活塞23提升，液体材料再次填充到第一缸体24中。通过反复进行这些操作，该液体材料通过微型泵20供给入气化器30当中。流量控制由第一和第二步进电机22与26的循环次数确定。据此通过配置在液体流入管线34上的输出阀31，将由微型泵20供给的液体材料导入到99个金属碟片32之中，并随后通过加热区33气化。蒸气通过蒸气流入/流出管线36与导入的输送气体一起通过输送气体流入管线35被导入反应室890。
该反应室890由用来喷射从DLI230供给的气化物的喷淋头80和用来安放晶片10的基座板90组成。
DLI230构成为，其中的液体材料被导入99个叠积的金属碟片32之间，并随后在气化器30中气化。那么由于其具有非常宽的热交换范围，并能将导入的液体材料以几十至几百的psi输送，该DLI的热交换效率很高。然而，由于该气化器30的内部压力维持在约为几个乇的非常低的压力上，该DLI能够根据压力的差值赋予体积膨胀的作用，而该DLI能够使气化效率最大化。然而，该DLI具有以下缺点，保持液体材料的压力为恒定值很困难且使液体材料的压力达到平衡状态要花费很长时间(几十分钟)，因为要依靠导入的液体材料来驱动金属碟片32并且其构造要便于微型泵20能形成压力。此外，当在初始状态下抽出液体材料时，由于大量的液体材料以非气化态导入金属碟片32，气化器30有堵塞的问题。
图4是含有反应室的CEM的示意简图，用以说明本发明的半导体器件中形成铜配线的方法。
该CEM 567由液体流流量控制器49(下文称为LMFC)和气化器50组成，其中液体材料是在热交换器70上气化的。该气化器50由控制阀60和热交换器70组成。该控制阀60由小孔61、混合器62与执行机构63组成，并且包括用来供给液体材料的液体流入管线64，用来供给输送气体的输送气体流入管线65，和液体排放管线66。该热交换器70配备有螺旋管71。当输送气体穿过混合器62时，形成剧烈的螺旋流动，以使穿过小孔61的液体材料以雾气的形式传送到热交换器70。在混合器62中与输送气体混合的液体材料，在其穿过螺旋管71时气化。然后，该蒸气通过蒸气流入/流出管线72导入到反应室890之中。
该反应室890由用来喷射从CEM567供给的气化材料的喷淋头80和用来安放晶片10的基座板90组成。
在CEM567的气化器50中，小孔61因其不直接受热几乎不会堵塞。然而，当该小孔具有非常低的导通性且气化发生在长的螺旋管71中时，由于液体材料的凝结和分解，存在可能形成粒子的问题。
在通过MOCVD方法应用(hfac)Cu(DMB)化合物作为铜母材且扩散器10配备如图2所示的反应室进行镀铜的情况下，用来实现镀铜工艺的重现的镀铜工艺条件如下：
为了使作为铜母材的(hfac)Cu(DMB)化合物气化，罐12的温度保持在30～70℃的范围。通过输送气体流入管线11导入到罐12中的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等，而且其流速为10～700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性，防止其在罐12中气化造成的分解和凝结，所有从罐12到反应室890的气体管线和源管线的温度保持与罐12的温度相同。为了在气化的(hfac)Cu(DMB)化合物导入反应室890中分解时完全排除杂质，并随后能使纯铜成份在晶片111上沉积，反应室890的内部温度和喷淋头80的温度保持与罐12的温度相同。同时，其内部装入晶片111的基座板90的温度保持在120～280℃的范围。此外反应室890的内部压力保持在0.1～5乇的范围。喷淋头80与基座板90之间的距离为1～50mm。该(hfac)Cu(DMB)化合物作为铜母材应用时，可以在不用任何添加剂的情况使用，但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时，可以加入0.1～30％的DMB或可以加入0.1～20％的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。
在通过MOCVD方法应用(hfac)Cu(DMB)化合物作为铜母材且DLI230配备如图3所示的反应室进行镀铜的情况下，用来实现镀铜工艺的重现性的镀铜工艺条件如下：
为了气化作为铜母材的(hfac)Cu(DMB)化合物，气化器30的温度保持在40～120℃的范围。导入到气化器30中的输送气体的温度控制在60～140℃的范围，这比气化器30的温度高出20℃，以便化合物可以完全抽出。同时，适合的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等，而且其流速为10～700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性，防止其在气化器30中气化造成的分解和凝结，所有从气化器30到反应室890的气体管线和源管线的温度保持与气化器30的温度相同。为了在气化的(hfac)Cu(DMB)化合物导入反应室890中分解时完全排除杂质，并随后能使纯铜成份在晶片111上沉积，反应室890的内部温度和喷淋头80的温度保持与气化器30的温度相同。同时，其内部装入晶片111的基座板90的温度保持在150～280℃的范围。此外反应室890中的内部压力保持在0.1～5乇的范围。喷淋头80与基座板90之间的距离为1～50mm。(hfac)Cu(DMB)化合物的流速为0.1～1.0sccm的范围。在以上工艺中，该(hfac)Cu(DMB)化合物作为铜母材应用时，可以不用任何添加剂。但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时，可以加入0.1～30％的DMB或0.1～20％的Hhfac或DMB和Hhfac的组合物作为添加剂。
在通过MOCVD方法应用(hfac)Cu(DMB)化合物作为铜母材且CEM567配备如图4所示的反应室进行镀铜的情况下，用来实现镀铜工艺的重现性的镀铜工艺条件如下：
当输送气体穿过在用来气化(hfac)Cu(DMB)化合物的气化器50中的混合器62时，形成剧烈的螺旋气流，使穿过小孔61的(hfac)Cu(DMB)以雾气的形式转移到热交换器70。从而，热交换器70的温度保持在40～120℃的范围而控制阀60的温度保持在室温。导入到气化器50的控制阀60中的输送气体的温度可设定为高于或低于气化器50的热交换器70的数值，即在40～120℃的范围。同时，适合的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等，而且其流速为10～700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性，同时防止其在气化器50的热交换器70中气化造成的分解和凝结，所有从气化器50到反应室890的气体管线和源管线的温度保持与气化器50的热交换器70温度相同或高出5-20℃的范围。为了在气化的(hfac)Cu(DMB)化合物导入反应室890中分解时完全排除杂质，并随后能使纯铜成份在晶片10上沉积，反应室890的内部温度和喷淋头80的温度保持与气化器50的热交换器70温度相同。同时，其内部装入晶片10的基座板90的温度保持在120～280℃的范围。此外反应室890中的内部压力保持在0.1～5乇的范围。喷淋头80与基座板90之间的距离为1～50mm。作为铜母材的(hfac)Cu(DMB)化合物的流速为0.1～1.0sccm的范围。在以上工艺中，该(hfac)Cu(DMB)化合物作为铜母材应用时，可以在不用任何添加剂的情况使用，但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时，可以加入0.1～30％的DMB或可以加入0.1～20％的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。
在通过MOCVD方法应用(hfac)Cu(DMB)化合物作为铜母材并且用配备反应室(未示出)和具有小孔式或喷嘴式气化器的液体运输系统进行镀铜的情况下，用来实现镀铜工艺的重现性的镀铜工艺条件如下：
用来气化作为铜母材的(hfac)Cu(DMB)化合物的气化器的温度保持在20～120℃的范围。导入到气化器中的输送气体的温度控制在40～140℃的范围，这比气化器的数值高出20℃，以便化合物可以完全抽出。在同时，适合的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等，而且其流速为10～700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性，同时防止其在气化器中气化造成的分解和凝结，所有从气化器到反应室的气体管线和源管线的温度保持与气化器的温度相同。为了在气化的(hfac)Cu(DMB)化合物导入反应室中分解时完全排除杂质，并随后能使纯铜成份在晶片上沉积，反应室的内部温度和喷淋头的温度保持与气化器的温度相同。同时，其内部装入晶片的基座板的温度保持在120～280℃的范围。此外反应室的内部压力保持在0.1～5乇的范围。喷淋头与基座板之间的距离为1～50mm。(hfac)Cu(DMB)化合物的流速为0.1～1.0sccm的范围。在以上工艺中，该(hfac)Cu(DMB)化合物作为铜母材应用时，可以在不用任何添加剂的情况使用，但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时，可以加入0.1～30％的DMB或可以加入0.1～20％的Hhfac或可以加入DMB和Hhfac的组合物作为添加剂。
根据以上镀铜条件，现在以使用扩散器、DLI、CEM或配备小孔式或喷嘴式气化器的液体运输系统的方式介绍在半导体器件中形成铜配线的方法。
在通过MOCVD方法利用配备图2所示的反应室的扩散器，使用(hfac)Cu(DMB)母材镀敷铜作为铜薄膜的情况下，根据本发明的在半导体中形成铜配线的方法如下：
在半导体基片上形成内层绝缘膜，其中该基片中形成了用来构成半导体器件的各种元件。然后，利用一个掩模在内层绝缘膜上形成接触窗口和沟槽并随后进行清洗。下一步，在包含接触窗口和沟槽的内层绝缘膜表面上形成扩散膜层，在配备反应室的扩散器中，通过MOCVD方法利用(hafc)Cu(DMB)母材，实施镀敷铜(Cu)使之能够充分掩盖接触窗口和沟槽。当镀敷铜(Cu)完成时，该镀敷铜(Cu)表面经过氢还原热处理且随后进行化学机械抛光工艺(下文称作CMP)，从而形成铜配线。
在以上的情况中，该内层绝缘膜形成具有低于2.7的较低介电常数的绝缘膜。接触窗口和沟槽用双波纹方法形成，清洗工艺在其底层为金属如钨(W)或铝(Al)做成时可用RF等离子体，在其底层由金属铜(Cu)做成时可用反应清洗方法。该扩散膜层可以形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN、CVD WN中的至少一个。镀铜工艺包括，为了使作为铜母材的(hfac)Cu(DMB)化合物气化，保持罐12的温度在30～70℃的范围。同时，通过输送气体流入管线11导入到罐12中的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等，而且其流速为10～700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性，防止其在罐12中气化造成的分解和凝结，从罐12到反应室890的所有气体管线和源管线的温度保持与罐12的温度相同。为了在气化的(hfac)Cu(DMB)化合物导入反应室890中分解时完全排除杂质，并随后能使纯铜成份在晶片111上沉积，反应室890的内部温度和喷淋头80的温度保持与罐12的温度相同。同时，其内部装入晶片111的基座板90的温度保持在120～280℃的范围。此外反应室890中的内部压力保持在0.1～5乇的范围。喷淋头80与基座板90之间的距离为1～50mm。作为铜母材使用的(hfac)Cu(DMB)化合物能在没有任何添加剂时使用。但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时，可以加入0.1～30％的DMB或0.1～20％的Hhfac或DMB和Hhfac的组合物作为添加剂。该氢还原热处理在室温～350℃的范围，在氢还原气氛下进行30分钟～3小时，以便使(hfac)Cu(DMB)化合物变成晶粒组织。在这时，该氢还原气氛可以只用氢气(H2)或氢的混合气体，例如H2+Ar(1～95％)、H2+N2(1～95％)等等。CMP工艺之后，可以实施后清洗工艺。清洗工艺和扩散膜层形成工艺就地实施，没有时间延误。此外，该镀敷铜工艺和氢还原热处理可以就地实施而没有时间延误。
在通过MOCVD方法利用配备图3所示设有反应室的DLI，使用(hfac)Cu(DMB)母材镀铜作为铜薄膜的情况下，根据本发明的在半导体中形成铜配线的方法如下：
在半导体基片上形成内层绝缘膜，该基片中形成了用来构成半导体器件的各种元件。然后，利用一个掩模在内层绝缘膜上形成接触窗口和沟槽并随后进行清洗工艺。下一步，在包含接触窗口和沟槽的内层绝缘膜表面上形成扩散膜层。在配备反应室的DLI中，通过MOCVD方法利用(hafc)Cu(DMB)母材镀铜(Cu)，使之能够充分掩盖接触窗口和沟槽。当镀敷铜(Cu)完成时，该镀敷铜(Cu)表面经过氢还原热处理且随后进行化学机械抛光工艺(下文称作CMP)，从而形成铜配线。
在以上的情况中，该内层绝缘膜形成具有较低介电常数的绝缘膜。接触窗口和沟槽用双波纹方法形成，清洗工艺在其底层为金属如钨(W)或铝(Al)做成时可采用RF等离子体，在其底层由金属铜(Cu)做成时可采用反应清洗方法。该扩散膜层可以形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN、CVD WN中的至少一个。该镀铜工艺包括以下工艺条件：在DLI230中的气化器30的温度保持在40～120℃的范围，导入到气化器30中的输送气体的温度控制在60～140℃的范围，这比气化器30的数值高出20℃，其中适合的输送气体可以包含氦气(He)、氢气(H2)、氩气(Ar)等，而且其流速为10～700sccm的范围。为了改善(hfac)Cu(DMB)化合物的通过性，防止其在气化器30中气化造成的分解和凝结，所有从气化器30到反应室890的气体管线和源管线的温度保持与气化器30的温度相同。同时，其内部装入晶片111的基座板90的温度保持在150～280℃的范围。此外反应室890中的内部压力保持在0.1～5乇的范围。喷淋头80与基座板90之间的距离为1～50mm。(hfac)Cu(DMB)母材的流速为0.1～1.0sccm的范围。镀铜工艺中作为铜母材使用的(hfac)Cu(DMB)化合物能在没有任何添加剂时使用。但是当在(hfac)Cu(DMB)化合物中使用任何添加剂时，可以加入0.1～30％的DMB或0.1～20％的Hhfac或DMB和Hhfac的组合物作为添加剂。该氢还原热处理在室温～350℃的范围，在氢还原气氛下进行30分钟～3小时，以便使(hfac)Cu(DMB)化合物变成晶粒组织。在这时，该氢还原气氛可以只用氢气(H2)或氢的混合气体，例如H2+Ar(1～95％)、H2+N2(1～95％)等等。CMP工艺之后，可以实施后清洗工艺。清洗工艺和扩散膜层形成工艺就地实施，没有时间延误。此外，该镀敷铜工艺和氢还原热处理可以就地实施而没有时间延误。
在通过MOCVD方法利用如图4所示的配备反应室的CEM，使用(hfac)Cu(DMB)母材镀铜作为铜薄膜的情况下，根据本发明的在半导体器件中形成铜配线的方法如下：
在半导体基片上形成内层绝缘膜，该基片中形成了用来构成半导体器件的各种结构。然后，利用一个掩模在内层绝缘膜上形成接触窗口和沟槽并随后进行清洗工艺。下一步，在包含接触窗口和沟槽的内层绝缘膜表面上形成扩散膜层。在配备反应室的CEM中，通过MOCVD方法利用(hafc)Cu(DMB)母材，形成铜(Cu)层以充分掩盖其上形成有扩散膜层的接触窗口和沟槽。当形成铜(Cu)层完成时，对铜层进行氢还原热处理且随后进行CMP工艺，从而在接触窗口和沟槽中形成铜配线。
在以上的情况中，该内层绝缘膜形成具有较低介电常数的绝缘膜。接触窗口和沟槽用双波纹方法形成，清洗工艺在其底层为金属如钨(W)或铝(Al)做成时可以使用RF等离子体，在其底层由金属铜(Cu)做成时可以使用反应清洗方法。
该扩散膜层可以形成为离子化PVD TiN、CVD TiN、MOCVDTiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN、CVD WN中的至少一个。在镀铜过程中，配备反应室的CEM的条件与前述相同。
该氢还原热处理包括在室温～350℃的范围，在氢还原气氛下进行30分钟～3小时的热处理，以便使(hfac)Cu(DMB)化合物变成晶粒组织。在这时，该氢还原气氛可以只用氢气(H2)或氢的混合气体，例如H2+Ar(1～95％)、H2+N2(1～95％)等等。CMP工艺之后，可以实施后清洗工艺。清洗工艺和扩散膜层形成工艺没有时间延误，就地实施。此外，该镀敷铜工艺和氢还原热处理可以就地实施，没有时间延误。
在通过MOCVD方法利用配备反应室和配有小孔式或喷嘴式的气化器的所有LDS，使用(hfac)Cu(DMB)母材镀铜作为铜薄膜的情况下，根据本发明的在半导体器件中形成铜配线的方法如下：
在半导体基片上形成内层绝缘膜，该基片中形成了用来构成半导体器件的各种元件。然后，利用一个掩模在内层绝缘膜上形成接触窗口和沟槽并随后进行清洗工艺。下一步，在包含接触窗口和沟槽的内层绝缘膜表面上形成扩散膜层。在配备反应室和配有小孔式或喷嘴式的气化器的LDS中，通过MOCVD方法利用(hafc)Cu(DMB)母材，在其上形成有扩散膜层的接触窗口和沟槽上形成铜层，充分掩盖接触窗口和沟槽。当形成铜层完成时，该铜层经过氢还原热处理且随后经过CMP工艺，从而在接触窗口和沟槽中形成铜配线。
在以上的情况中，该内层绝缘膜形成具有低于2.7的较低介电常数的绝缘膜。接触窗口和沟槽用双波纹方法形成，清洗工艺在其底层为金属如钨(W)或铝(Al)做成时可采用RF等离子体，在其底层由金属铜(Cu)做成时可采用反应清洗方法。该扩散膜层可以形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVDTaN、CVD Ta、CVD TaN、CVD WN中的至少一个。在镀铜过程中，配备反应室和配有小孔式或喷嘴式的气化器的CEM的条件与前述相同。氢还原热处理包括在室温～350℃的范围，在氢还原气氛下进行30分钟～3小时的热处理，以便使(hfac)Cu(DMB)化合物变成晶粒组织。在这时，该氢还原气氛可以只用氢气(H2)或氢的混合气体，例如H2+Ar(1～95％)、H2+N2(1～95％)等等。CMP工艺之后，可以实施后清洗工艺。清洗工艺和扩散膜层形成工艺没有时间延误，就地实施。此外，该镀敷铜工艺和氢还原热处理可以就地实施，没有时间延误。
从以上说明可以明白，通过对那些使用(hfac)Cu(DMB)化合物作为母材完成MOCVD工艺技术的镀铜设备的镀敷工艺条件的最佳化设定，本发明不仅可以实现镀铜工艺的重现，而且获得具有优良膜质量的铜薄膜。
本发明已经参照具体的实施例，结合附图加以说明。本领域的普通技术人员在不脱离本发明范围的情况下所作任何修改与应用均属于本发明的范围。
因此所附的权利要求将力求覆盖这些属于本发明的范围的那些任何及所有应用、修改和实施例。

Claims (61)

1.在半导体器件中形成铜配线的方法，包括步骤：
在半导体基片上形成内层绝缘膜，该基片中形成了用来构成半导体器件的各种元件，在所述内层绝缘膜上形成接触窗口和沟槽并随后在包含所述接触窗口和所述沟槽的所述内层绝缘膜表面上形成扩散膜层；
通过金属有机化学气相沉积(MOCVD)方法利用(hafc)Cu(DMB)母材，在配备反应室的扩散器中镀铜(Cu)，充分掩盖所述接触窗口和所述沟槽；且
通过进行化学机械抛光形成铜(Cu)配线。
2.根据权利要求1的在半导体器件中形成铜配线的方法，其中所述接触窗口和所述沟槽用双波纹方法形成。
3.根据权利要求1的在半导体器件中形成铜配线的方法，其中所述扩散膜层形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN和CVD WN中的至少一个。
4.根据权利要求1的在半导体器件中形成铜配线的方法，其中所述扩散器中的罐的温度在30～70℃的范围。
5.根据权利要求1的在半导体器件中形成铜配线的方法，其中导入到所述扩散器的所述罐中的输送气体使用至少氦气(He)、氢气(H2)、氩气(Ar)之一，而且其流速为10～700sccm的范围。
6.根据权利要求1的在半导体器件中形成铜配线的方法，其中从所述扩散器的所述罐到所述反应室的所有气体管线和源管线的温度保持与所述扩散器的所述罐的温度相同。
7.根据权利要求1的在半导体器件中形成铜配线的方法，其中所述反应室的内部温度和所述反应室中的喷淋头的温度保持与所述扩散器的所述罐的温度相同。
8.根据权利要求1的在半导体器件中形成铜配线的方法，其中在所述反应室中的所述基座板的温度在120～280℃的范围。
9.根据权利要求1的在半导体器件中形成铜配线的方法，其中所述反应室的内部压力保持在0.1～5乇的范围。
10.根据权利要求1的在半导体器件中形成铜配线的方法，其中所述反应室中的喷淋头与所述基座板之间的距离为1～50mm的范围。
11.根据权利要求1的在半导体器件中形成铜配线的方法，其中所述(hfac)Cu(DMB)母材中加入0.1～30％的DMB或加入0.1～20％的Hhfac或加入DMB和Hhfac的组合物作为添加剂。
12.根据权利要求1的在半导体器件中形成铜配线的方法，其中在所述镀敷铜(Cu)工艺后，没有时间延误，就地进行氢还原热处理，且该热处理在室温～350℃的范围，在氢还原气氛下进行30分钟～3小时。
13.根据权利要求12的在半导体器件中形成铜配线的方法，其中所述氢还原气氛使用H2、H2+Ar(1～95％)和H2+N2(1～95％)之一。
14.根据权利要求1的在半导体器件中形成铜配线的方法，其中在形成扩散膜层工艺后，实施清洗工艺，且其中所述清洗工艺和所述扩散膜层形成工艺没有时间延误，就地实施。
15.在半导体器件中形成铜配线的方法，包括步骤：
在半导体基片上形成内层绝缘膜，该基片中形成了用来构成半导体器件的各种元件，在所述内层绝缘膜上形成接触窗口和沟槽并随后在包含所述接触窗口和所述沟槽的所述内层绝缘膜表面上形成扩散膜层；
通过金属有机化学气相沉积(MOCVD)方法，利用(hafc)Cu(DMB)母材，在配备反应室的直接液体喷射器中镀铜(Cu)，充分掩盖所述接触窗口和所述沟槽；且
通过实施化学机械抛光工艺形成铜配线。
16.根据权利要求15的在半导体器件中形成铜配线的方法，其中所述接触窗口和所述沟槽用双波纹方法形成。
17.根据权利要求15的在半导体器件中形成铜配线的方法，其中所述扩散膜层形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN、CVD WN中的至少一个。
18.根据权利要求15的在半导体器件中形成铜配线的方法，其中所述直接液体喷射器中的气化器的温度在40～120℃的范围。
19.根据权利要求15的在半导体器件中形成铜配线的方法，其中导入到所述直接液体喷射器的气化器中的输送气体的温度控制得比所述直接液体喷射器的气化器的温度高约20℃。
20.根据权利要求19的在半导体器件中形成铜配线的方法，其中所述的输送气体至少是氦气(He)、氢气(H2)、氩气(Ar)之一，而且其流速为10～700sccm的范围。
21.根据权利要求15的在半导体器件中形成铜配线的方法，其中从所述直接液体喷射器的所述气化器到所述反应室的所有气体管线和源管线的温度保持与所述气化器的温度相同。
22.根据权利要求15的在半导体器件中形成铜配线的方法，其中所述反应室的内部温度和所述反应室中的喷淋头的温度保持与所述直接液体喷射器的所述气化器的温度相同。
23.根据权利要求15的在半导体器件中形成铜配线的方法，其中所述反应室中的所述基座板的温度在150～280℃的范围。
24.根据权利要求15的在半导体器件中形成铜配线的方法，其中所述反应室的内部压力保持在0.1～5乇的范围。
25.根据权利要求15的在半导体器件中形成铜配线的方法，其中所述反应室中的喷淋头与基座板之间的距离为1～50mm的范围。
26.根据权利要求15的在半导体器件中形成铜配线的方法，其中其中所述(hfac)Cu(DMB)母材的流速为0.1～1.0sccm的范围。
27.根据权利要求15的在半导体器件中形成铜配线的方法，其中在所述(hfac)Cu(DMB)母材中加入0.1～30％的DMB或加入0.1～20％的Hhfac或加入DMB和Hhfac的组合物作为添加剂。
28.根据权利要求15的在半导体器件中形成铜配线的方法，其中在所述镀敷铜(Cu)工艺后，没有时间延误，就地进行氢还原热处理，且该热处理在室温～350℃的范围，在氢还原气氛下进行30分钟～3小时。
29.根据权利要求28的在半导体器件中形成铜配线的方法，其中所述氢还原气氛使用H2、H2+Ar(1～95％)和H2+N2(1～95％)之一。
30.根据权利要求15的在半导体器件中形成铜配线的方法，其中在所述形成扩散膜层的工艺后，实施清洗工艺，且其中所述清洗工艺和所述扩散膜层形成工艺没有时间延误，就地实施。
31.在半导体器件中形成铜配线的方法，包括步骤：
在半导体基片上形成内层绝缘膜，该基片中形成了用来构成半导体器件的各种元件，在所述内层绝缘膜上形成接触窗口和沟槽并随后在包含所述接触窗口和所述沟槽的所述内层绝缘膜表面上形成扩散膜层；
通过金属有机化学气相沉积(MOCVD)方法，利用(hafc)Cu(DMB)母材，在配备反应室的控制气化混合器中镀铜(Cu)，充分掩盖所述接触窗口和所述沟槽；且
通过实施化学机械抛光工艺形成铜配线。
32.根据权利要求31的在半导体器件中形成铜配线的方法，其中所述接触窗口和所述沟槽用双波纹方法形成。
33.根据权利要求31的在半导体器件中形成铜配线的方法，其中所述扩散膜层形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN、CVD WN中的至少一个。
34.根据权利要求31的在半导体器件中形成铜配线的方法，其中所述控制气化混合器的气化器中的控制阀的温度保持在室温，而所述气化器中的热交换器的温度在40～120℃的范围。
35.根据权利要求31的在半导体器件中形成铜配线的方法，其中导入到所述控制气化混合器的气化器中的控制阀的输送气体的温度控制在20～140℃的范围，比所述气化器中的热交换器的温度略低或略高。
36.根据权利要求35的在半导体器件中形成铜配线的方法，其中所述输送气体至少是氦气(He)、氢气(H2)、氩气(Ar)之一，而且其流速为10～700sccm的范围。
37.根据权利要求31的在半导体器件中形成铜配线的方法，其中从控制气化混合器的气化器到所述反应室的所有气体管线和源管线的温度保持与所述气化器中的热交换器的温度相同或高5～20℃。
38.根据权利要求31的在半导体器件中形成铜配线的方法，其中所述反应室的内部温度和所述反应室中的喷淋头的温度保持与所述控制气化混合器的所述气化器中的热交换器的温度相同。
39.根据权利要求31的在半导体器件中形成铜配线的方法，其中所述反应室中的基座板的温度在120～280℃的范围。
40.根据权利要求31的在半导体器件中形成铜配线的方法，其中所述反应室的内部压力保持在0.1～5乇的范围。
41.根据权利要求31的在半导体器件中形成铜配线的方法，其中所述反应室内的喷淋头与基座板之间的距离为1～50mm的范围。
42.根据权利要求31的在半导体器件中形成铜配线的方法，其中所述(hfac)Cu(VTMOS)母材中加入0.1～30％的DMB或加入0.1～20％的Hhfac或加入DMB和Hhfac的组合物作为添加剂。
43.根据权利要求31的在半导体器件中形成铜配线的方法，其中在所述镀铜(Cu)工艺后，没有时间延误，就地进行氢还原热处理，且该热处理在室温～350℃的范围，在氢还原气氛下进行30分钟～3小时。
44.根据权利要求43的在半导体器件中形成铜配线的方法，其中所述氢还原气氛使用H2、H2+Ar(1～95％)和H2+N2(1～95％)之一。
45.根据权利要求31的在半导体器件中形成铜配线的方法，其中在所述形成扩散膜层的工艺后，实施清洗工艺，且其中所述清洗工艺和所述扩散膜层形成工艺没有时间延误，就地实施。
46.在半导体器件中形成铜配线的方法，包括步骤：
在半导体基片上形成内层绝缘膜，该基片中形成了用来构成半导体器件的各种元件，在所述内层绝缘膜上形成接触窗口和沟槽并随后在包含所述接触窗口和所述沟槽的所述内层绝缘膜表面上形成扩散膜层；
通过金属有机化学气相沉积(MOCVD)方法，利用(hafc)Cu(DMB)母材，在配备反应室和小孔式或喷嘴式气化器的液体输送系统中镀铜(Cu)，充分掩盖所述接触窗口和所述沟槽；且
通过实施化学机械抛光工艺形成铜配线。
47.根据权利要求46的在半导体器件中形成铜配线的方法，其中所述接触窗口和所述沟槽用双波纹方法形成。
48.根据权利要求46的在半导体器件中形成铜配线的方法，其中所述扩散膜层形成为离子化PVD TiN、CVD TiN、MOCVD TiN、离子化PVD Ta、离子化PVD TaN、CVD Ta、CVD TaN、CVD WN中的至少一个。
49.根据权利要求46的在半导体器件中形成铜配线的方法，其中气化器的温度在20～120℃的范围。
50.根据权利要求46的在半导体器件中形成铜配线的方法，其中导入到所述气化器中的所述输送气体的温度控制在40～140℃的范围，这比所述气化器的温度高出20℃。
51.根据权利要求50的在半导体器件中形成铜配线的方法，其中所述输送气体至少是氦气(He)、氢气(H2)、氩气(Ar)之一，而且其流速为10～700sccm的范围。
52.根据权利要求46的在半导体器件中形成铜配线的方法，其中从所述气化器到所述反应室的气体管线和源管线的温度保持与所述气化器的温度相同。
53.根据权利要求46的在半导体器件中形成铜配线的方法，其中所述反应室的内部温度和喷淋头的温度保持与所述气化器的温度相同。
54.根据权利要求46的在半导体器件中形成铜配线的方法，其中所述反应室中的基座板的温度在120～280℃的范围。
55.根据权利要求46的在半导体器件中形成铜配线的方法，其中所述反应室的内部压力保持在0.1～5乇的范围。
56.根据权利要求46的在半导体器件中形成铜配线的方法，其中所述反应室中喷淋头与基座板之间的距离为1～50mm的范围。
57.根据权利要求46的在半导体器件中形成铜配线的方法，其中所述(hfac)Cu(DMB)母材的流速为0.1～1.0sccm的范围。
58.根据权利要求46的在半导体器件中形成铜配线的方法，其中所述(hfac)Cu(DMB)母材中加入0.1～30％的DMB或加入0.1～20％的Hhfac或加入DMB和Hhfac的组合物作为添加剂。
59.根据权利要求46的在半导体器件中形成铜配线的方法，其中在所述镀铜(Cu)工艺后，没有时间延误，就地进行氢还原热处理，且热处理在室温～350℃的范围，在氢还原气氛下进行30分钟～3小时。
60.根据权利要求59的在半导体器件中形成铜配线的方法，其中所述氢还原气氛使用H2、H2+Ar(1～95％)和H2+N2(1～95％)之一。
61.根据权利要求46的在半导体器件中形成铜配线的方法，其中在所述形成扩散膜层的工艺后，实施清洗工艺，且其中所述清洗工艺和所述扩散膜层形成工艺没有时间延误，就地实施。
CNB001361082A 1999-12-22 2000-12-22 在半导体器件中形成铜配线的方法 Expired - Fee Related CN1168130C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR60562/1999 1999-12-22
KR1019990060562A KR100358045B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 구리 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
CN1308370A true CN1308370A (zh) 2001-08-15
CN1168130C CN1168130C (zh) 2004-09-22

Family

ID=19628285

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001361082A Expired - Fee Related CN1168130C (zh) 1999-12-22 2000-12-22 在半导体器件中形成铜配线的方法

Country Status (7)

Country Link
US (1) US6337276B1 (zh)
JP (1) JP2001217205A (zh)
KR (1) KR100358045B1 (zh)
CN (1) CN1168130C (zh)
DE (1) DE10064042B4 (zh)
GB (1) GB2363678B (zh)
TW (1) TW503517B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741040B1 (ko) * 1999-10-15 2007-07-20 가부시키가이샤 에바라 세이사꾸쇼 배선형성방법 및 장치
KR100338112B1 (ko) * 1999-12-22 2002-05-24 박종섭 반도체 소자의 구리 금속 배선 형성 방법
KR100347838B1 (ko) * 2000-03-07 2002-08-07 학교법인 포항공과대학교 액상 유기구리 전구체의 열적 안정성 향상방법
KR100413481B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 구리 박막 증착 장비
JP2005101454A (ja) * 2003-09-26 2005-04-14 Watanabe Shoko:Kk 気化器
US20050229856A1 (en) * 2004-04-20 2005-10-20 Malik Roger J Means and method for a liquid metal evaporation source with integral level sensor and external reservoir
JP2009531535A (ja) * 2006-03-03 2009-09-03 ガードギール，プラサード 薄膜の広範囲多層原子層の化学蒸着処理のための装置および方法
JP5193826B2 (ja) * 2008-11-28 2013-05-08 株式会社堀場エステック 液体材料気化装置
WO2013183660A1 (ja) * 2012-06-05 2013-12-12 株式会社渡辺商行 成膜装置
CN103021933A (zh) * 2012-09-18 2013-04-03 上海集成电路研发中心有限公司 一种化学电镀工艺前晶圆沟槽预处理的方法
FR3114588B1 (fr) * 2020-09-29 2023-08-11 Safran Ceram Procédé de fabrication d’une barrière environnementale

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721222B2 (ja) * 1989-01-19 1998-03-04 古河電気工業株式会社 プラズマｃｖｄ用原料ガス供給装置
JPH03177574A (ja) * 1989-06-30 1991-08-01 Toshiba Corp 薄膜形成方法および半導体装置の製造方法
US5855687A (en) 1990-12-05 1999-01-05 Applied Materials, Inc. Substrate support shield in wafer processing reactors
US5085731A (en) * 1991-02-04 1992-02-04 Air Products And Chemicals, Inc. Volatile liquid precursors for the chemical vapor deposition of copper
JP3465848B2 (ja) * 1992-12-17 2003-11-10 同和鉱業株式会社 有機金属錯体を用いる薄膜の製造法
US5654245A (en) * 1993-03-23 1997-08-05 Sharp Microelectronics Technology, Inc. Implantation of nucleating species for selective metallization and products thereof
JPH0794426A (ja) * 1993-09-24 1995-04-07 Ryoden Semiconductor Syst Eng Kk Ｃｖｄ装置
JP3417751B2 (ja) * 1995-02-13 2003-06-16 株式会社東芝 半導体装置の製造方法
JP3258885B2 (ja) 1995-12-27 2002-02-18 東京エレクトロン株式会社 成膜処理装置
KR100215846B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체장치의 배선형성방법
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6090960A (en) * 1997-01-07 2000-07-18 Sharp Laboratories Of America, Inc. Precursor with (methoxy) (methyl) silylolefin ligand to deposit copper and method same
KR100269878B1 (ko) * 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
KR100256669B1 (ko) * 1997-12-23 2000-05-15 정선종 화학기상증착 장치 및 그를 이용한 구리 박막 형성 방법
KR100459332B1 (ko) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6870263B1 (en) * 1998-03-31 2005-03-22 Infineon Technologies Ag Device interconnection
JP3955386B2 (ja) * 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
US6015749A (en) * 1998-05-04 2000-01-18 Taiwan Semiconductor Manufacturing Company Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US5994571A (en) * 1998-11-10 1999-11-30 Sharp Laboratories Of America, Inc. Substituted ethylene precursor and synthesis method
US6090963A (en) * 1998-11-10 2000-07-18 Sharp Laboratories Of America, Inc. Alkene ligand precursor and synthesis method
US6245655B1 (en) * 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material
KR100460746B1 (ko) * 1999-04-13 2004-12-09 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
KR100298125B1 (ko) * 1999-04-15 2001-09-13 정명식 구리의 화학 증착에 유용한 유기 구리 전구체

Also Published As

Publication number Publication date
KR100358045B1 (ko) 2002-10-25
DE10064042A1 (de) 2001-06-28
GB0029435D0 (en) 2001-01-17
GB2363678B (en) 2004-07-07
DE10064042B4 (de) 2009-10-01
TW503517B (en) 2002-09-21
KR20010063477A (ko) 2001-07-09
JP2001217205A (ja) 2001-08-10
US6337276B1 (en) 2002-01-08
CN1168130C (zh) 2004-09-22
GB2363678A (en) 2002-01-02

Similar Documents

Publication Publication Date Title
CN1168131C (zh) 在半导体器件中形成铜配线的方法
US6066196A (en) Method for the chemical vapor deposition of copper-based films and copper source precursors for the same
US7589017B2 (en) Methods for growing low-resistivity tungsten film
US6037001A (en) Method for the chemical vapor deposition of copper-based films
US5376409A (en) Process and apparatus for the use of solid precursor sources in liquid form for vapor deposition of materials
US6656831B1 (en) Plasma-enhanced chemical vapor deposition of a metal nitride layer
CN1168130C (zh) 在半导体器件中形成铜配线的方法
US20020017243A1 (en) Showerhead in chemical-enhanced chemical vapor deposition equipment
US20090209101A1 (en) Ruthenium alloy film for copper interconnects
JP2001329367A (ja) 新規な前駆体からの障壁の化学蒸着
KR20010042649A (ko) 텅스텐 질화물의 화학기상증착
JPH08319566A (ja) 銅とアルミニウムの化学的蒸着方法
CN1208816C (zh) 在半导体器件中形成铜布线的方法
CN113039309A (zh) 使用钌前驱物的等离子体增强原子层沉积(peald)方法
CN1575518A (zh) 阻挡层和籽层的集成
US7387962B2 (en) Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization
US7041596B1 (en) Surface treatment using iodine plasma to improve metal deposition
US6645858B2 (en) Method of catalyzing copper deposition in a damascene structure by plasma treating the barrier layer and then applying a catalyst such as iodine or iodine compounds to the barrier layer
WO2002017388A2 (en) Method of improving the adhesion of copper
US6468907B2 (en) Method of manufacturing a copper wiring in a semiconductor device
CN1222014C (zh) 化学汽相淀积生成TiN阻挡层的方法
US6918960B2 (en) CVD of PtRh with good adhesion and morphology
Marcadal et al. CVD process for copper interconnection
KR100865724B1 (ko) 구리막의 원자층증착법
KR100358047B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040922

Termination date: 20131222