CN1303684C - 半导体装置及其制造方法、以及电子设备 - Google Patents

半导体装置及其制造方法、以及电子设备 Download PDF

Info

Publication number
CN1303684C
CN1303684C CNB2004100817235A CN200410081723A CN1303684C CN 1303684 C CN1303684 C CN 1303684C CN B2004100817235 A CNB2004100817235 A CN B2004100817235A CN 200410081723 A CN200410081723 A CN 200410081723A CN 1303684 C CN1303684 C CN 1303684C
Authority
CN
China
Prior art keywords
terminal
chip
semiconductor device
terminals
small
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100817235A
Other languages
English (en)
Other versions
CN1638100A (zh
Inventor
郡利明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1638100A publication Critical patent/CN1638100A/zh
Application granted granted Critical
Publication of CN1303684C publication Critical patent/CN1303684C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种能够很好地抑制芯片的连接端子与电路基板的连接盘间的分离的半导体装置及其制造方法。包括设置多个第1端子(31)的基板(3)，和芯片(2)，该芯片(2)具有跨接上述多个第1端子(31)中的至少两个第1端子(31)并保持电连接的第2端子(21)。

Description

半导体装置及其制造方法、以及电子设备
技术领域
本发明涉及半导体装置及其制造方法、以及电子设备。
背景技术
以往，在将具有BGA(Ball Grid Array)或者CSP(Chip Size Package)等的阵列状的连接端子的芯片安装在电路基板上的情况下，通过由焊锡等将芯片的单个端子连接盘在电路基板上所形成的多个连接盘中的单个连接盘上而进行安装。
由此被安装的芯片，其边缘区域受到热冲击的应力变大。由此，以往存在由于热冲击是位于芯片边缘区域上的连接端子与电路基板的连接盘剥离的问题。
为了解决这种问题，在特开平9-45810号公报中公开下述技术：其通过将位于芯片的边缘区域上的连接端子大型化，提高位于边缘区域上的连接端子的强度，而防止由于上述热冲击连接端子与连接盘的分离。
然而，公知BGA或者CSP等的芯片由于连接端子配置密集，所以很难将位于边缘区域上的连接端子充分大型化。由此，很难充分地抵抗由热冲击引起的应力。
专利文献1：特开平9-45810号公报。
发明内容
本发明正是针对上述问题而提出的，其目的在于更好地抑制芯片的连接端子与电路基板的连接盘间的分离。
为了达到上述目的，有关本发明的半导体装置，其特征在于，包括：设置多个第1端子的基板；和具有跨接所述多个第1端子中的至少两个第1端子保持电连接的第2端子的芯片。还有，在此所说的芯片包括集成电路与该集成电路的封装。
根据有关具有这种特征的本发明的半导体装置，芯片具有跨接基板上所形成的多个第1端子中的至少两个第1端子上保持电连接的第2端子。由此，芯片与基板间的接触面积变大，能够让其对起因于在半导体装置中的热冲击的应力的耐性增大。因此，根据有关本发明的半导体装置，由于提高了强度，所以能够更好地抑制芯片的连接端子与电路基板的连接盘的分离。
另外，在本发明的半导体装置中，优选将上述第2端子设置在上述芯片的规定面的边缘区域上。由此，通过在芯片的规定面的边缘区域中设置相对电路基板接触面积大的第2端子，能够抑制在容易受到起因于热冲击的应力而影响的芯片的边缘区域上所设置的连接端子与电路基板的连接盘的分离。
另外，在本发明的半导体装置中，也可以将上述第2端子设置在上述规定芯片的矩形状规定面的四角的每一个角上。由此，通过在芯片的矩形状的规定面的四角的每一个角上相对电路基板设置接触面积大的第2端子，能够防止在芯片的边缘区域中特别容易受到起因于热冲击的应力的影响的四角上所设置的连接端子与电路基板的连接盘间的分离。
另外，本发明的半导体装置能够采用以下的构成：在所述第2端子在所述芯片的规定面上被设置多个的同时，在所述规定面上设置多个比所述第2端子更小的第3端子，相对所述多个第2端子以及所述多个第3端子的所述规定面的高度大致相同。
通过采用这种构成，例如，由于在芯片的边缘区域上所设置的第2端子的下端与在芯片的中央区域中所设置的第3端子的下端能够大致相同，所以对电路基板能够容易进行芯片的安装。
另外，本发明的半导体装置能够采用下述的构成：上述第2端子被设置多个，该多个第2端子的每一个具有互相不同的形状。
通过采用这种构成，对应芯片的位置能够任意设定第2端子的形状。
另外，本发明的半导体装置能够采用上述多个第1端子的大小相互大致相同的构成。
接着，本发明的半导体装置的制造方法，其特征在于，包括：在基板上设置多个第1端子的工序；和跨接设置在芯片上的所述多个第1端子中的至少两个第1端子间保持电连接的第2端子的工序；和电连接所述第1端子与所述第2端子的工序。
另外，本发明的半导体装置的制造方法，其特征在于，包括：在基板上设置多个第1端子的工序；和在芯片上设置多个与所述多个第1端子的每一个保持电连接的第3端子的工序；和电连接所述第1端子与所述第3端子的工序；和由导电性材料填充所述多个第3端子彼此的间隔，形成跨接至少两个第1端子并保持电连接的第2端子的工序。
由此，本发明的半导体装置的制造方法，也可以在芯片上设置跨接多个第1端子中的至少两个并保持电连接的第2端子，接着让第2端子与第1端子保持电连接，另外，也可以在芯片上设置多个与多个第1端子的每一个保持电连接的第3端子，在该第3端子与第1端子电连接后，由导电性材料补充多个第3端子之间隔，形成跨接至少两个第1端子电连接的第2端子。
并且，根据具有这种特征的本发明的半导体装置的制造方法，能够增大芯片与电路基板之间的接触面积，能够制造对起因于热冲击的应力的耐性高的半导体装置。
接着，本发明的电子设备，其特征在于，制造有关本发明的半导体装置。
根据具有这种特征的本发明的电子设备，由于其备有的半导体装置可以有效地抑制芯片的连接端子与电路基板的连接盘之间的分离，所以实现高靠性的电子设备。
附图说明
图1是本发明的一实施方式的半导体装置的侧视图。
图2是从图1中的下方观察芯片2的图。
图3是用于对第1实施方式的半导体装置的制造方法进行说明的图。
图4是用于对第1实施方式的半导体装置的制造方法进行说明的图。
图5是表示具有第1实施方式的半导体装置的电子设备的一个例子的图。
图6是用于对第2实施方式的半导体装置的制造方法进行说明的图。
图7是用于对第2实施方式的半导体装置的制造方法进行说明的图。
图中：1-半导体装置，2-芯片，21-大型端子(第2端子)，22-小型端子(第3端子)，23-端子，3-电路基板(基板)，31-连接端子(第1端子)。
具体实施方式
以下参照附图对本发明的半导体装置及其制造方法以及电子设备的一实施方式进行说明。还有，在以下的附图中，为了能够确认各部分的大小，适当改变了各部分的比例。
(第1实施方式)
图1表示本实施方式的半导体装置1的侧面图。如图所示，本实施方式的半导体装置1包括芯片2和电路基板3，并具有将芯片2安装在电路基板3上的结构。
图2表示从图1的下方观察芯片2的图，如该图所示，在芯片2的底面2a上形成相对大型的连接端子21(第2端子)和相对小型的连接端子22(第3端子)。芯片2包括集成电路和密封该集成电路的封装，形成多个阵列状的端子23与上述的连接端子21、22连接。还有，多个端子23的大小互相大致相等。
并且，如图2所示，相对的大型的连接端子21(以下，称作大型端子21)跨接多个端子23中的至少两个端子23保持电连接。具体地说，在图2中的左上部分中所设置的大型端子21a是跨接23a、23b、23f而形成，在左下部分中所设置的大型端子21b是跨接端子23e、23j而形成，在右上部分中所设置的大型端子21c是跨接端子23p、23q、23u、23v而形成，在右下部分中所设置的大型端子21d是跨接端子23s、23t、23x、23y而形成。即在本实施方式中的大型端子21被设置在芯片2的矩形状的底面2a(规定面)的四角上，这些多个大型端子21a～21d的每一个具有互相不同的形状。
另外，如图2所示相对小型的连接端子22(以下称作小型端子22)的每一个与多个端子23中的单个端子23电连接。具体地说小型端子22a在端子23c上形成，小型端子22b在端子23d上形成，小型端子22c在端子23g上形成，小型端子22d在端子23h上形成，小型端子22e在端子23i上形成，小型端子22f在端子23k上形成，小型端子22g在端子23l上形成，小型端子22h在端子23m上形成，小型端子22i在端子23n上形成，小型端子22j在端子23o上形成，小型端子22k在端子23r上形成，小型端子221在端子23w上形成。
并且，大型端子21以及小型端子22相对底面2a的高度，按照大致相等那样形成，各大型端子21和各小型端子22，与在电路基板3上所形成的连接端子31(第1端子)连接。该连接端子31(连接盘)与端子23同样形成阵列状。由此，大型端子21跨接在电路基板3上所形成的多个的连接端子31的至少两个的连接端子31之间并保持电连接，小型端子22与在电路基板上所形成的多个连接端子31中的单个的连接端子31保持电连接。还有，这些大型端子21以及小型端子22由具有焊锡等的导电性的金属材料形成。
根据具有这种构成的本第1实施方式的半导体装置1，芯片2具有大型端子21，其跨接在电路基板3上所形成的多个连接端子31中的至少两个连接端子31之间并保持电连接。由此，芯片2与电路基板3的接触面积变大，在半导体装置1中能够增强抗起因于热冲击等的应力性。因此，根据有关本第1实施方式的半导体装置1，由于增大了强度，所以能够更好抑制芯片2的大型端子21以及小型端子22与电路基板3的连接端子31间的分离。
另外，在本第1实施方式的半导体装置1中，大型端子21被设置在芯片2的矩形状的底面2a(规定面)的四角上。由此，在芯片2中特别是能够防止在容易受到起因于热冲击的应力而影响的四角上所设置的大型端子21以及小型端子22与电路基板3的连接端子31之间的分离。
接着，参照图3以及图4对本第1实施方式的半导体装置1的制造方法进行说明。还有，在图3以及图4中，(a)是侧视图，(b)是主视图。另外，本第1实施方式的半导体装置1的制造方法包括：在电路基板3上设置多个连接端子31．的工序；和在芯片2上设置跨接多个连接端子31中的至少两个连接端子31并保持电连接的大型端子21，和与多个连接端子31中的单个的连接端子31保持电连接的小型端子22的工序；和将连接端子31与大型端子21与小型端子22之间保持电连接的工序。
首先，在电路基板3上设置多个连接端子31的工序中，例如通过对层叠导电层与绝缘层的电路基板3进行规定的去边工序处理，通过将绝缘层进行去边工序处理让导电层露出，如图3所示设置多个连接端子31。
接着，在芯片2上设置跨接多个连接端子31中的至少两个连接端子31之间并保持电连接的大型端子21，和在多个连接端子31中的单个的连接端子31上保持电连接的小型端子22的工序中，对在芯片2的底面2a上所形成的规定的端子23a～23y付着配置焊锡等的导电性金属。由此，如图4所示，设置跨接在至少端子23中的至少两个端子23之间所形成的大型端子21、和在单个端子23上所形成的小型端子22。还有，在本工序中，大型端子21相对在芯片2的底面2a的高度和小型端子22相对芯片2的底面2a的高度大致相等。
并且，在保持端子21与小型端子22电连接的工序中，通过将设置了这些大型端子21和小型端子22的芯片2粘贴在电路基板3上的规定位置上，对电路基板3的连接端子31连接大型端子21以及小型端子22。还有在此，在上一工序中，由于大型端子21相对在芯片2的底面2a的高度和小型端子22相对芯片2的底面2a的高度大致相等，所以对电路基板3能够容易安装芯片2。
图5是表示内置本实施方式的半导体装置1的字处理程序、个人计算机等的携带型信息处理装置(电子设备)的一例的立体图。在图5中，符号1200表示信息处理装置，符号1202表示键盘等的输入部，符号1204表示具有上述的半导体装置的信息处理装置主体，符号1206表示采用上述的电光学装置的显示部。
由于这种携带型信息处理装置1200内置有关本第1实施方式的半导体装置1，所以具有更好的抗热冲击等的热应力性。由此，能够制成高可靠性的携带型信息处理装置1200。
(第2实施方式)
接着参照图6以及图7对本发明的第2实施方式进行说明。还有，在图6中，(a)是侧视图，(b)是主视图。另外，在本第2实施方式中，对与上述第1实施方式相同的部分，简化或省略其说明。
本第2实施方式与上述第1实施方式的不同点在于，其制造方法，本第2实施方式包括：在电路基板3上设置多个连接端子31的工序；和在芯片2上设置多个与多个连接端子31的每一个保持电连接的小型端子22的工序；和将连接端子31与小型端子22电连接的工序；和由导电性材料填充多个小型端子22彼此的间隔，形成跨接至少两个连接端子31之间保持电连接的大型端子21的工序。
首先，在电路基板3上设置多个连接端子31的工序中，与上述第1实施方式相同，例如通过对层叠导电层与绝缘层的电路基板3进行规定的去边处理，通过将绝缘层进行去边处理让导电层露出，而设置多个连接端子31。
接着，在芯片2上设置多个与多个连接端子31的每一个保持电连接的小型端子22的工序中，对在芯片2的底面2a上所形成的端子23a～23y的每一个付着配置焊锡等的导电性金属。由此，如图6所示设置与连接端子31的每一个保持电连接的小型端子22。还有，在本工序中，优选相对在芯片2的底面2a的各小型端子22的高度大致相同。
然后，在将连接端子31与小型端子22电连接的工序中，通过将设置了小型端子22的芯片2粘贴在电路基板3上的规定位置上，如图7所示，对电路基板3的连接端子31的每一个连接有各小型端子22。还有在此，在上一工序中，在小型端子22相对在芯片2的底面2a的高度大致相同的情况下，在电路基板3上能够很容易安装芯片2。
并且，在由导电性材料补充多个小型端子22之间的间隔、形成跨接至少两个连接端子31之间保持电连接的大型端子21的工序中，通过用焊锡等的导电性材料填充规定(芯片2的底面2a的四角)的小型端子22彼此的间隔，制造如图1所示的半导体装置1。
如上所述，也可以通过由导电性材料填充预先形成的小型端子22彼此的间隔制造上述的半导体装置1。
以上，虽然参照附图对有关本发明的半导体装置及其制造方法以及电子设备的适用实施方式进行了说明，当然本发明并不限于上述实施方式。在上述的实施方式中所示的各构成部分的诸形状或者组成等是一个例子，在不超出本发明的主要内容的范围内基于设计要求能够有种种变形。
例如，在上述实施方式中，将大型端子21形成于芯片2的四角上。然而，起因于热冲击的应力不仅消耗在芯片2的四角，而且也消耗在芯片2的边缘区域中。因此，在本发明中也可以在整个芯片2的边缘区域中形成大型端子21。还有，具体地说，例如芯片2也可以具有跨接在上述实施方式中所示的端子22a、23b的大型端子21。

Claims (8)

1、一种半导体装置，其特征在于，包括：
设置了多个第1端子的基板；和
芯片，其具有跨接所述多个第1端子中的至少两个第1端子、并保持电连接的第2端子。
2、根据权利要求1中所述的半导体装置，其特征在于，所述第2端子被设置在所述芯片的规定面的边缘区域。
3、根据权利要求1中所述的半导体装置，其特征在于，所述第2端子被设置在所述芯片的矩形状的规定面四角的每一个角上。
4、根据权利要求1～3中任一项所述的半导体装置，其特征在于，
在所述第2端子在所述芯片的规定面上被设置多个的同时，在所述规定面上还设置多个比所述第2端子小的第3端子，
所述多个第2端子以及所述多个第3端子的相对所述规定面的高度大致相同。
5、根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述第2端子被设置了多个，该多个第2端子的每一个具有互相不同的形状。
6、根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述多个第1端子的大小互相大致相等。
7、一种半导体装置的制造方法，其特征在于，包括：
在基板上设置多个第1端子的工序；
在芯片上设置跨接在所述多个第1端子中的至少两个并保持电连接的第2端子的工序；和
电连接所述第1端子与所述第2端子的工序。
8、一种电子设备，其特征在于，具有在权利要求1～6中任一项中所述的半导体装置。
CNB2004100817235A 2003-12-24 2004-12-21 半导体装置及其制造方法、以及电子设备 Expired - Fee Related CN1303684C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003425987A JP2005183849A (ja) 2003-12-24 2003-12-24 半導体装置及びその製造方法、並びに電子機器
JP2003425987 2003-12-24

Publications (2)

Publication Number Publication Date
CN1638100A CN1638100A (zh) 2005-07-13
CN1303684C true CN1303684C (zh) 2007-03-07

Family

ID=34544956

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100817235A Expired - Fee Related CN1303684C (zh) 2003-12-24 2004-12-21 半导体装置及其制造方法、以及电子设备

Country Status (4)

Country Link
US (1) US20050140024A1 (zh)
EP (1) EP1548825A3 (zh)
JP (1) JP2005183849A (zh)
CN (1) CN1303684C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073629A (ja) * 2005-09-05 2007-03-22 Renesas Technology Corp 半導体素子の構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258098A (zh) * 1998-12-04 2000-06-28 日本电气株式会社 背面电极型电子部件和将其装于印刷电路板上的电子组件
CN1286496A (zh) * 1999-08-27 2001-03-07 日本电气株式会社 安装有球栅阵列型电路部分的基片以及其安装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
JPH1174637A (ja) * 1997-08-29 1999-03-16 Canon Inc 電子回路基板
JP4341187B2 (ja) * 2001-02-13 2009-10-07 日本電気株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258098A (zh) * 1998-12-04 2000-06-28 日本电气株式会社 背面电极型电子部件和将其装于印刷电路板上的电子组件
CN1286496A (zh) * 1999-08-27 2001-03-07 日本电气株式会社 安装有球栅阵列型电路部分的基片以及其安装方法
US6346679B1 (en) * 1999-08-27 2002-02-12 Nec Corporation Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate

Also Published As

Publication number Publication date
US20050140024A1 (en) 2005-06-30
EP1548825A2 (en) 2005-06-29
JP2005183849A (ja) 2005-07-07
EP1548825A3 (en) 2007-07-04
CN1638100A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
US7696629B2 (en) Chip-stacked package structure
US7365364B2 (en) Sensor semiconductor device with sensor chip
US20060270089A1 (en) Sensor semiconductor device and method for fabricating the same
CN1753153A (zh) 半导体装置的制造方法
CN1655349A (zh) 半导体器件及其制造方法
CN1343007A (zh) 半导体装置及其制造方法,电路基板及电子设备
CN1945817A (zh) 半导体器件及其制造方法
CN1604312A (zh) 倒装芯片安装电路板、其制造方法和集成电路装置
CN1702853A (zh) 半导体装置及其制造方法
CN1832121A (zh) 利用桥层的多芯片模块的信号再分配
CN1738114A (zh) Ic插座和ic插座组件
CN1787211A (zh) 半导体装置及其制造方法
CN1812692A (zh) 带有接头端子的印刷基板、电子仪器及其制造方法
CN101043033A (zh) 半导体集成电路装置
CN1881573A (zh) 半导体装置及其制造方法
US7656046B2 (en) Semiconductor device
CN1303684C (zh) 半导体装置及其制造方法、以及电子设备
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
US20060163745A1 (en) Semiconductor device
CN1540421A (zh) 半导体装置及其制造方法以及电子装置及其制造方法
CN1601739A (zh) 焊盘模式结构
CN1909225A (zh) 半导体装置及半导体芯片
CN1324668C (zh) 半导体装置及其制造方法
CN1521841A (zh) 半导体器件
CN1808711A (zh) 封装体及封装体模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070307

Termination date: 20101221