CN1297092C - 起停同步式通信电路 - Google Patents

起停同步式通信电路 Download PDF

Info

Publication number
CN1297092C
CN1297092C CNB200410061880XA CN200410061880A CN1297092C CN 1297092 C CN1297092 C CN 1297092C CN B200410061880X A CNB200410061880X A CN B200410061880XA CN 200410061880 A CN200410061880 A CN 200410061880A CN 1297092 C CN1297092 C CN 1297092C
Authority
CN
China
Prior art keywords
data
circuit
signal
synchronous mode
clock pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410061880XA
Other languages
English (en)
Other versions
CN1578209A (zh
Inventor
乡古大志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1578209A publication Critical patent/CN1578209A/zh
Application granted granted Critical
Publication of CN1297092C publication Critical patent/CN1297092C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明用比较电路(4)比较决定通信速度的分频计数器(3)的计数值与根据下降延迟与上升延迟之差计算出的值，将一致信号作为数据接收移位时钟脉冲(S201)，进行数据的接收，这样能够实现在最佳位置取入接收数据。另外，将该数据接收移位时钟脉冲(S201)作为数据发送移位时钟脉冲(S201)，对来自数据发送移位寄存器(7)的串行数据(S203)，用发送控制电路(5)发送具有与通信系统上相反的占空比的数据，这样能够将具有正常的占空比的数据发送到对方一侧的通信装置。

Description

起停同步式通信电路
技术领域
本发明涉及起停同步式通信电路的接收时刻控制及发送波形控制，特别涉及像空调的室外机与室内机之间那样的电源系统不同的机器之间所使用的起停同步式通信电路。
背景技术
关于已有的起停同步式通信电路，下面用图6、图7、图8及图9进行说明。
图6的说明一般的起停同步式通信电路之间的通信的概念图，例如用于空调的室外机与室内机之间的通信等。图7所示为已有的起停同步式通信电路的构成图，图8所示为已有的同步式通信电路的动作信号波形图，图9所示为已有的起停同步式通信电路中占空比大的情况下的动作信号波形图。
在图6中，从室外机一侧的起停同步式通信电路U1的发送端子TXD输出发送数据，通过绝缘零部件Z2，用室内机一侧的起停同步式通信电路U2的接收端子RXD进行接收。另外，从室内机一侧的起停同步式通信电路U2的发送端子TXD输出发送数据，通过绝缘零部件Z1，用室外机一侧的起停同步式通信电路U1的接收端子RXD进行接收。这些通信以预先决定的数据速度进行通信。
下面用图7及图8说明已有的起停同步式通信电路的动作。
在图7中，已有的起停同步式通信电路由将开始位判断电路2输出的开始位判断信号作为复位信号并对时钟发生电路1输出的时钟脉冲进行分频的分频计数器3、将分频计数器3输出的时钟脉冲作为数据发送移位时钟脉冲的数据发送移位寄存器7、以及将分频计数器3输出的时钟脉冲作为数据接收移位时钟脉冲的数据接收移位寄存器6而构成。
在数据接收时，从起停同步式通信电路U2的发送端子TXD发送的数据S102以图8的91那样的波形进行发送。在该图的情况下，发送数据设为“10101010”。该串行数据一通过绝缘零部件Z1，由于绝缘零部件的特性，其输出数据S103附加了下降延迟t1及上升延迟t2的延迟，如图8的92那样，波形的“H”期间与“L”期间发生变化，形成占空比发生变化的波形。输入至起停同步式通信电路U1的接收端子RXD的接收数据，利用开始位判断电路2来判断开始位，从开始位判断电路2输出开始位判断信号。利用该开始位判断信号进行复位的分频计数器3，开始对来自时钟发生电路1的时钟脉冲信号进行分频，输出数据S200作为图8的93的波形所示那样的数据接收移位时钟脉冲，该数据接收移位时钟脉冲可以在对应于预先决定的通信速度接收的数据S102的中央部取入数据，数据S103按照该时钟脉冲用接收数据移位寄存器6进行接收。在这种情况下，由于是接收8位，因此如波形94所示的数据S300那样，在接收移位时钟脉冲输出8次的期间内，存入数据接收移位寄存器，然后向内部电路输出，结束接收过程。
在数据发送时，用分频计数器3将根据预先决定的通信速度设定的来自时钟发生电路1的时钟脉冲信号进行分频，将该分频后的时钟脉冲作为如图8的95所示波形那样的数据发送移位时钟脉冲的数据S200，从数据发送移位寄存器7将发送数据S100送出。该串行数据从起停同步式电路U1的发送端子TXD以图8的波形96进行发送，输入至绝缘零部件Z2。这里与接收时相同，输出附加了下降延迟t1及上升延迟t2的延迟的数据S101，以图8的97那样的产生波形失真的波形到达起停同步式通信电路U2的接收端子RXD。以后的起停同步式通信电路U2的接收动作与起停同步式通信电路U1的接收动作相同。
还有这样的例子，即在通信开始时用预先决定格式的数据来进行收发时钟脉冲的自动设定，或对接收数据的变化点进行采样，以这样的方法进行接收时钟脉冲的自动校正(参照例如专利文献1，即日本专利申请的特开平5-227251号公报)。
但是，在前述那样的收发动作中，一般在起停同步式通信电路U2与U1之间存在的绝缘零部件Z1及Z2在信号波形的上升时间t2与下降时间t1方面存在差异。在因该上升及下降时间而产生的延迟与通信速度相比为足够小时，即使采用已有的起停同步式通信电路的构成也没有问题，能够进行通信，但在通信速度很快时，则产生的问题是，图9的波形102那样的High期间与Low期间的占空比有很大变化的波形输入至接收端子，用图9的数据接收移位时钟脉冲S200所示的波形103就不能正确进行数据的接收。因此，以往在对通信系统必须插入上升及下降的延迟差很大的零部件时，必须降低通信速度，使其相对于延迟差为足够慢。
发明内容
本发明第1方面的一种起停同步式通信电路，是在任意时刻收发数据的起停同步式通信电路，具有：输出任意周期的时钟脉冲的时钟发生电路、在数据接收时读入接收数据的开始位，输出开始位判断信号的开始位判断电路、随着所述开始位判断信号的输入，对所述时钟脉冲进行分频，同时对所述时钟脉冲的时钟脉冲数进行计数的分频计数器、比较所述计数的时钟脉冲数与从外部输入的时刻指示数据，并在一致时输出一致信号的比较器、以及将所述一致信号作为数据接收移位时钟脉冲，接收从数据接收端子输入的数据的数据接收移位寄存器；用所述数据接收移位时钟脉冲读入数据，以此与由于通信路径上的延迟差异而引起的接收数据占空比的失真相对应读入接收数据。
本发明第2方面的一种起停同步式通信电路，是在任意时刻收发数据的起停同步式通信电路，具有：输出任意周期的时钟脉冲的时钟发生电路、将所述时钟脉冲分频并输出下溢信号，同时对所述时钟脉冲的时钟脉冲数进行计数的分频计数器、比较所述计数的时钟脉冲数与从外部输入的时刻指示数据，在一致时输出一致信号的比较器、将所述一致信号作为数据发送移位时钟脉冲，输出从外部输入的数据的数据发送移位寄存器、将所述下溢信号作为时钟脉冲输入，并将所述数据发送移位寄存器的输出信号作为输入数据的触发器、将所述触发器的输出信号及所述数据发送移位寄存器的输出信号作为输入信号的AND电路、将所述触发器的输出信号及所述数据发送移位寄存器的输出信号作为输入信号的OR电路、以及利用从外输入的占空比切换信号，选择所述AND电路的输出信号或所述OR电路的输出信号并从数据发送端子输出的切换电路；与所述数据发送移位时钟脉冲同步取入从内部电路输入的数据，对于该取入的数据，将所述下溢信号作为时钟脉冲输入用触发器将其移位，然后与所述数据发送移位寄存器的输出信号取OR及AND，将所述OR电路和AND电路的输出信号作为下降沿延迟大的情况下所用的发送数据、或者上升沿延迟大的情况下所用的发送数据，根据通信路径上的延迟特性，选择某一个发送数据。
另外，最好在第1方面所述的起停同步式通信电路中，所述分频计数器是减法计数器，将所述时刻指示数据的值设定为所述接收数据的上升延迟时间与下降延迟时间之差的1/2的绝对值。
另外，最好在第2方面所述的起停同步式通信电路中，所述占空比切换信号的值由所述接收数据的上升延迟时间与下降延迟时间之差的极性来决定。
另外，最好在第1方面所述的起停同步式通信电路中，所述分频计数器是减法计数器，实测所述接收数据的1位份额的High期间长度及Low期间长度，将所述时刻指示数据的值设定为该High期间长度与Low期间长度之差的1/2的绝对值。
另外，最好在第2方面所述的起停同步式通信电路中，实测所述接收数据的1位份额的High期间长度及Low期间长度，所述占空比切换信号的值由该High期间长度与Low期间长度之差的极性来决定。
如上所述，即使是在通信路径中存在使占空比发生很大变化的电路的系统，也能够不生成进行占空比校正的电路，而能减少对通信速度的限制。
附图说明
图1所示为本发明的起停同步式通信电路的构成图。
图2所示为本发明的起停同步式通信电路的接收动作信号波形图。
图3所示为本发明的起停同步式通信电路的发送动作信号波形图。
图4(A)为从本发明的起停同步式通信电路发送的数据的波形放大图，图4(B)为从本发明的起停同步式通信电路发送的数据的将下降沿部份对齐的波形放大图。
图5所示为从本发明的起停同步式通信电路接收的数据的波形放大图。
图6所示为说明一般的起停同步式通信电路之间的通信的概念图。
图7所示为已有的起停同步式通信电路的构成图。
图8所示为已有的起停同步式通信电路的动作信号波形图。
图9所示为已有的起停同步式通信电路中占空比大的情况下的动作信号波形图。
具体实施方式
下面一边参照图1、图2、图3、图4、图5及图6，一边说明本发明的实施形态。
图1所示为本发明的起停同步式通信电路的构成图，图2所示为本发明的起停同步式通信电路的接收动作信号波形图，图3所示为本发明的起停同步式通信电路的发送动作信号波形图，图4(A)所示为从本发明的起停同步式通信电路发送的数据的波形放大图，图4(B)所示为从本发明的起停同步式通信电路发送的数据的将下降沿部份对齐的波形放大图，图5所示为从本发明的起停同步式通信电路接收的数据的波形放大图。
1为时钟发生电路，2为开始位判断电路，3为分频计数器，4为比较电路，5为发送控制电路，其中的5a为D触发器电路，5b为OR电路，5c AND电路，5d为切换电路，6为数据接收移位寄存器，7为数据发送移位寄存器。
以下分为接收动作、发送动作、时刻指示数据的计算及占空比切换信号发生方法进行说明。
(1)接收动作
本实施形态的起停同步式通信电路由根据预先设定的通信速度输出时钟脉冲的时钟发生电路1、根据接收数据进行开始位的判断并输出开始位判断信号的开始位判断电路2、利用开始位判断电路2的开始位判断信号进行复位并将时钟发生电路1输出的时钟脉冲分频为1/n的分频计数器3、比较从外部输入并设定数据接收移位时钟脉冲的相位的时刻指示数据的值与分频计数器3的计数值的比较电路4、以及将比较电路4输出的信号作为数据接收移位时钟脉冲并接收来自数据接收端子RXD的数据的数据接收移位寄存器6而构成。
对于以上那样构成的起停同步式通信电路，下面一边参照图6的系统构成图及图2的时序图，一边更详细说明接收动作。
另外，在这里，设图6的系统构成图中起停同步式通信电路U2采用已有的电路，起停同步式通信电路U1采用本发明图1的电路，另外发送的数据为了说明的方便起见，作为8位数据而没有奇偶校验的发送数据进行说明。
如已有的技术中已说明的那样，从图7的起停同步式通信电路U2的发送端子TXD发送的数据S102如图2的波形21那样，以占空比正常的波形进行发送。该信号通过绝缘零部件Z1，到达起停同步式电路U1的接收端子RXD、即图1的接收端子RXD。这时，到达接收端子的接收数据S103如图2的波形22那样，在下降延迟t1及上升延迟t2的份额上，波形发生了变化。
另外，用开始位判断电路产生的开始位判断信号进行复位的分频计数器3，开始对来自时钟发生电路1的时钟脉冲进行计数，用比较电路4与时刻指示数据的值进行比较。若设时刻指示数据的值为m(m＜n)，则数据S202作为分频计数器3的计数值达到m时，从比较电路4输出一致信号。该一致信号S201形成图2的波形23所示的接收数据移位时钟脉冲，在接收数据移位时钟脉冲的上升沿，将接收数据取入数据接收移位寄存器6，在数据接收结束后，将接收数据S300装入内部电路，如图2的波形24那样，正确进行接收。
如上所述，根据本实施形态，通过将时钟发生电路1输出的时钟脉冲进行1/n分频，比较时钟发生电路1输出的时钟脉冲与时刻指示数据的值m，将一致信号作为数据接收移位时钟脉冲，就能够相对于通信系统上存在的绝缘零部件等的延迟而引起的通信数据的波形畸变，产生与波形对应的接收时钟脉冲，从而实现正确的数据接收，即使是在通信路径中存在使占空发生很大变化的电路的系统，又可以不作成对占空比进行修正的电路就能减少对通信速度的限制。
(2)发送动作
发送动作所必须的电路构成由根据预先设定的通信速度输出时钟脉冲的时钟发生电路1、将时钟发生电路1输出的时钟脉冲分频为1/n的分频计数器3、比较设定数据发送移位时钟脉冲的相位的时刻指示数据的值与分频计数器3的计数值的比较电路4、将比较电路4输出的信号作为数据发送移位时钟脉冲并输出串行数据的数据发送移位寄存器7、将分频计数器3输出的计数器值的下溢信号作为时钟脉冲，并将数据发送移位寄存器7输出的串行数据作为数据输入的D触发器电路5a和D触发器5a的输出、及将数据发送移位寄存器7输出的串行数据作为输入的AND电路5c及OR电路5b、以及利用占空比切换信号来切换AND电路5c和OR电路5b的输入的切换电路5d构成。
对于如上所述构成的起停同步式通信电路，下面一边参照图6的系统构成图、图3的信号波形图及图1，一边更详细说明发送动作。
与接收动作相同，若设时刻指示数据的值为m，则数据S202作为对来自时钟发生电路1的时钟脉冲进行1/n分频的分频计数器3的计数值达到m时，将来自比较电路4的一致信号S201作为形成图3的数据发送移位时钟脉冲的波形31，从数据发送移位寄存器7输出串行数据S203。该波形是图3的波形32。另外，关于将波形33表示的分频计数器3的下溢输出即数据S200作为时钟脉冲、将数据发送移位寄存器7输出的串行数据S203作为输入的D触发器5a的输出数据S204的波形，若设时钟发生电路1的时钟脉冲周期为Ts，则如图3的波形34那样，形成正好具有(n-m)×Ts的延迟的串行数据波形。该S203与S204的信号的AND电路5c的输出数据S205形成图3的波形35，OR电路5b的输出数据S206形成图3的波形3b。该S205及S206利用占空比切换信号由切换电路5d进行切换。
这里，若设图6的通信系统中的下降延迟大于上升延迟，则选择S205的波形，对发送端子TXD将图3的波形35作为数据S100输出。然后，利用绝缘零部件Z2，附加预先已知的延迟值t1及t2，作为数据S101输出，以图3的波形37那样的占空比恢复正常的波形到达起停同步式通信电路U2的数据接收端子RXD。
另外，反之若设图6的通信系统中的上升延迟大于下降延迟，则选择S206的波形，对发送端子TXD将图3的波形36作为数据S100输出，同样以占空比恢复正常的波形到达起停同步式通信电路U2的数据接收端子RXD。
如上所述，采用本实施形态，取将比较电路4的一致信号作为时钟脉冲，将数据发送移位寄存器7输出的信号作为输入信号，将分频计数器3的下溢信号作为时钟脉冲的D触发器5a的输出信号与数据发送移位寄存器7的输出信号的OR或AND，将各输出信号作为下降延迟大的情况下所用的发送数据及上升延迟大的情况下所用的发送数据，根据通信路径上的延迟特性，利用占空比切换信号，选择某一个发送数据，通过这样能够修正数据发送侧的通信数据波形失真，即使是在通信路径中存在使占空比发生很大变化的电路的系统，也可以不作成进行占空比修正的电路，就能减少对通信速度的限制。
(3)时刻指示数据和占空比切换信号的计算方法
下面参照图4及图6，说明输入图1的比较电路4的时刻指示数据的计算方法及输入切换电路5d的占空比切换信号的计算方法。图4(A)的波形51是从图6的起停同步式通信电路U2发送的数据S102的2位份额的数据波形放大图。该数据是附加了作为产品规格所预先决定的绝缘零部件Z1的下降延迟时间t1及上升延迟时间t2后输出的数据S103，形成图4(A)的波形52那样的波形。
这时，设t1＞t2，图4(B)所示为将该2个波形的下降沿对齐的波形。若设下降时间为0，1位的周期记为T，如果是占空比正常时的波形53，则上升时间为T，下一个下降的时间为2T。另外，占空比发生变化的波形54的L期间之差用t1-t2来计算。由于接收数据的取入最好是在波形54的P的位置那样在数据的中间取得，因此最好在1位的周期T与(t1-t2)之差的一半位置、即以下式的部位取得接收数据。因此，时间P用下式表示。
P＝(T-(t1-t2))/2
另外，若设本发明的分频计数器是减法计数器，则比较寄存器的设定值m为1位的周期的一半T/2与P值之差。若将它用公式表示，则如下式所示。
m＝T/2-P
 ＝T/2-(T-(t1-t2))/2
 ＝(t2-t1)/2
因而，比较寄存器中设定的值m为通信系统的下降延迟时间t1与上升延迟时间t2之差的一半。
另外，利用m的计算式得到的结果的极性由t2＝t1来决定。由于在下降延迟时间t1＞上升延迟时间t2、即1位的数据中L期间缩短的情况下为负极性，在下降延迟时间t1＜上升延迟时间t2、即L期间延长的情况下为正极性，因此利用该极性，输出占空比切换信号，以在切换电路5d的切换信号为正极性时，选择OR输出，在负极性时，选择AND输出。
如上所述，由于通过采用预先决定的通信系统的上升延迟时间与下降延迟时间之差作为时刻指示数据，能够通过简单的设定得到稳定的接收时刻，另外，通过将同一计算结果的极性用于占空比切换信号，能够输出具有与通信系统上的占空比发生的变化相反变化的占空比的发送波形，因此即使是在通信路径中存在使占空比发生很大变化的电路的系统，也可以不作成进行占空比修正的电路，就能减少对通信速度的限制。
另外，在预先没有规定上升时间及下降时间作为产品规格的情况下，向图1的输入比较电路4输入的时刻指示数据及输入到切换电路5d的占空比切换信号，也可以利用通信系统上的接收数据1位份额的H期间和L期间的时间来计算。关于这种情况，下面将参照图5及图6进行说明。
图5的波形61的波形是接收数据S103的2位份额的波形(数据为01)，设该L期间的时间为tL，H期间的时间为tH。若设下降的时间为0，1位的周期为T，则该数据从下降到上升的时间为2T，这种关系即使占空比发生变化也不变化(tH＞tL的情况下)。这时，对于1位的周期T，L期间短了多少，可以用tH-tL来表示。接收数据最好在该L期间的中间的P位置处取得，因此，时间P用T与(tH-tL)之差的一半位置处、即用下式表示。
P＝(T-(tH-tL))/2
另外，若设分频计数器是减法计数器，则由于比较寄存器的设定值m为1位的周期的一半T/2与P值之差，因此可用下式表示。
m＝T/2-P
 ＝T/2-(T-(tH-tL))/2
 ＝(tL-tH)/2
因而，时刻指示数据的值m为通信系统的1位的H期间tH与1位的L期间tL差的一半。
另外，利用m的计算式得到的结果的极性由tL-tH来决定。由于在tH＞tL时即L期间缩短时为负极性，在tH＜tL即L期间延长时为正极性，因此利用该极性，输出占空比切换信号，在使切换电路8d的切换信号为正极性时，选择OR输出，为负极性时，选择AND输出。
如上所述，在即使预先没有规定通信系统上的上升时间及下降时间的情况下，也可以通过测量1位份额的H期间及L期间的时间，采用该时间差作为时刻指示数据，来得到最佳的接收时刻。另外，通过采用同一计算结果的极性作为占空比切换信号，能够输出具有与通信系统上的占空比发生的变化相反变化的占空比的发送波形。

Claims (6)

1.一种起停同步式通信电路，是在任意时刻收发数据的起停同步式通信电路，其特征在于，具有
输出任意周期的时钟脉冲的时钟发生电路、
在数据接收时读入接收数据的开始位，输出开始位判断信号的开始位判断电路、
随着所述开始位判断信号的输入，对所述时钟脉冲进行分频，同时对所述时钟脉冲的时钟脉冲数进行计数的分频计数器、
比较所述计数的时钟脉冲数与从外部输入的时刻指示数据，并在一致时输出一致信号的比较器、以及
将所述一致信号作为数据接收移位时钟脉冲，接收从数据接收端子输入的数据的数据接收移位寄存器，
用所述数据接收移位时钟脉冲读入数据，以此与由于通信路径上的延迟差异而引起的接收数据占空比的失真相对应读入接收数据。
2.如权利要求1所述的起停同步式通信电路，其特征在于，所述分频计数器是减法计数器，将所述时刻指示数据的值设定为所述接收数据的上升沿延迟时间与下降沿延迟时间之差的1/2的绝对值。
3.权利要求1所述的起停同步式通信电路，其特征在于，所述分频计数器是减法计数器，实测所述接收数据的1位份额的High期间长度及Low期间长度，将所述时刻指示数据的值设定为该High期间长度与Low期间长度之差的1/2的绝对值。
4.一种起停同步式通信电路，是在任意时刻收发数据的起停同步式通信电路，其特征在于，具有
输出任意周期的时钟脉冲的时钟发生电路、
将所述时钟脉冲分频并输出下溢信号，同时对所述时钟脉冲的时钟脉冲数进行计数的分频计数器、
比较所述计数的时钟脉冲数与从外部输入的时刻指示数据，在一致时输出一致信号的比较器、
将所述一致信号作为数据发送移位时钟脉冲，输出从外部输入的数据的数据发送移位寄存器、
将所述下溢信号作为时钟脉冲输入，并将所述数据发送移位寄存器的输出信号作为输入数据的触发器、
将所述触发器的输出信号及所述数据发送移位寄存器的输出信号作为输入信号的AND电路、
将所述触发器的输出信号及所述数据发送移位寄存器的输出信号作为输入信号的OR电路、以及
利用从外部输入的占空比切换信号，选择所述AND电路的输出信号或所述OR电路的输出信号并从数据发送端子输出的切换电路，
与所述数据发送移位时钟脉冲同步取入从内部电路输入的数据，对于该取入的数据，将所述下溢信号作为时钟脉冲输入用触发器将其移位，然后与所述数据发送移位寄存器的输出信号取OR及AND，将所述OR电路和AND电路的输出信号作为下降沿延迟大的情况下所用的发送数据、或者上升沿延迟大的情况下所用的发送数据，根据通信路径上的延迟特性，选择某一个发送数据。
5.如权利要求4所述的起停同步式通信电路，其特征在于，所述占空比切换信号的值由所述接收数据的上升沿延迟时间与下降沿延迟时间之差的极性来决定。
6.如权利要求4所述的起停同步式通信电路，其特征在于，实测所述接收数据的1位份额的High期间长度及Low期间长度，所述占空比切换信号的值由该High期间长度与Low期间长度之差的极性来决定。
CNB200410061880XA 2003-06-27 2004-06-25 起停同步式通信电路 Expired - Fee Related CN1297092C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003183650 2003-06-27
JP2003183650A JP2005020471A (ja) 2003-06-27 2003-06-27 調歩同期式通信回路

Publications (2)

Publication Number Publication Date
CN1578209A CN1578209A (zh) 2005-02-09
CN1297092C true CN1297092C (zh) 2007-01-24

Family

ID=33535352

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410061880XA Expired - Fee Related CN1297092C (zh) 2003-06-27 2004-06-25 起停同步式通信电路

Country Status (3)

Country Link
US (1) US7369636B2 (zh)
JP (1) JP2005020471A (zh)
CN (1) CN1297092C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189293A (ja) * 2006-01-11 2007-07-26 Matsushita Electric Ind Co Ltd クロック発生回路
US8135975B2 (en) * 2007-03-09 2012-03-13 Analog Devices, Inc. Software programmable timing architecture
EP1986070B1 (en) * 2007-04-27 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Clock signal generation circuit and semiconductor device
CN101155010B (zh) * 2007-09-24 2010-05-26 深圳市英威腾电气股份有限公司 适应于可编程硬件的高可靠性的串行传输处理方法及装置
CN101453315B (zh) * 2007-12-05 2011-06-22 中兴通讯股份有限公司 一种时钟跟随数据的数据传送方法
JP2010157975A (ja) * 2009-01-05 2010-07-15 Brother Ind Ltd チャタリング除去装置
JP6167290B2 (ja) * 2013-04-11 2017-07-26 パナソニックＩｐマネジメント株式会社 送信用デバイス、受信用デバイス、伝送装置、送信方法および受信方法
JP5794352B2 (ja) 2013-05-29 2015-10-14 株式会社デンソー 受信装置及び受信ビット列の同一値ビット数検出方法
JP2018152643A (ja) * 2017-03-10 2018-09-27 三菱電機エンジニアリング株式会社 調歩同期式シリアルデータ通信装置のデータ受信回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1032593A (zh) * 1987-10-16 1989-04-26 德国Itt工业公司 与输入数据同步的数字芯片
JPH01296839A (ja) * 1988-05-25 1989-11-30 Kuroi Electric Ind Co データ伝送システム
JPH04111558A (ja) * 1990-08-30 1992-04-13 Matsushita Electric Ind Co Ltd シリアル入出力装置
CN1132576A (zh) * 1993-03-01 1996-10-02 艾利森电话股份有限公司 位同步器
JPH11101851A (ja) * 1997-09-26 1999-04-13 Toshiba Corp 遅延時間測定回路及び遅延時間測定方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6054543A (ja) * 1983-09-05 1985-03-29 Sony Corp デ−タ通信装置
JPH0522262A (ja) * 1991-06-21 1993-01-29 Matsushita Electric Ind Co Ltd データ伝送方式および送信装置と受信装置ならびに伝送制御方式
JP3369874B2 (ja) * 1995-11-21 2003-01-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 非同期データ・リンクの構成パラメータを検出する装置
JP3753925B2 (ja) * 2000-05-12 2006-03-08 株式会社ルネサステクノロジ 半導体集積回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1032593A (zh) * 1987-10-16 1989-04-26 德国Itt工业公司 与输入数据同步的数字芯片
JPH01296839A (ja) * 1988-05-25 1989-11-30 Kuroi Electric Ind Co データ伝送システム
JPH04111558A (ja) * 1990-08-30 1992-04-13 Matsushita Electric Ind Co Ltd シリアル入出力装置
CN1132576A (zh) * 1993-03-01 1996-10-02 艾利森电话股份有限公司 位同步器
JPH11101851A (ja) * 1997-09-26 1999-04-13 Toshiba Corp 遅延時間測定回路及び遅延時間測定方法

Also Published As

Publication number Publication date
US20040264617A1 (en) 2004-12-30
US7369636B2 (en) 2008-05-06
JP2005020471A (ja) 2005-01-20
CN1578209A (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
CN1297092C (zh) 起停同步式通信电路
CN101431390B (zh) 一种数据串行传输的电路和方法
US7463171B2 (en) Parallel conversion circuit
CN1310461C (zh) 对来自过采样的硬判决二进制流的码元恢复
CN101044468A (zh) 串行数据总线的从总线用户
CN1096745C (zh) 脉位调制解调设备
US11343067B2 (en) Sampling point identification for low frequency asynchronous data capture
CN1129244C (zh) 估算数据流中接收的数据脉冲串的定时位置的方法和装置
CN1518846A (zh) 通信方法、设备以及信号
CN1086533C (zh) 在电话线路上线路编码信号的传输电路
CN102611447A (zh) 一种基于fpga的加噪信号同步时钟提取装置
CN1739271A (zh) 数据传输装置和数据传输方法
CN1842070A (zh) 具有多级的定时恢复电路
CN1649422A (zh) 移动通信系统、无线控制装置及移动站
CN106788958B (zh) 信号同步方法及系统
CN101534186A (zh) 实现从以太网信号中提取时钟的数字平滑电路及方法
CN1210396A (zh) 时钟提取电路
CN1309190C (zh) 使用差分码移键控的扩展频谱通信系统
CN1599272A (zh) 一种电力线载波通信方法
CN102171943A (zh) 在超宽带无线通信网络中实现并行的正交信道的系统和方法
CN1897583A (zh) 基于“相位插值－选择”的多相正交时钟产生电路
CN1130052C (zh) 移动通信装置的接收电路
JP2017508321A (ja) 複数の相関器使用による送信信号および周波数オフセットの判定
CN1599273A (zh) 电力线载波通信收发机同步装置及方法
CN1132337C (zh) 估计在数据流中接收的数据子帧的定时位置的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070124

Termination date: 20120625