CN101453315B

CN101453315B - 一种时钟跟随数据的数据传送方法

Info

Publication number: CN101453315B
Application number: CN2007100775857A
Authority: CN
Inventors: 郭正钧
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2007-12-05
Filing date: 2007-12-05
Publication date: 2011-06-22
Anticipated expiration: 2027-12-05
Also published as: CN101453315A

Abstract

本发明所提供的一种时钟跟随数据的数据传送方法，所述的方法包括以下步骤：数据源发送数据触发FLAG1翻转模块改变状态，启动计数状态机；所述发送计时器模块计数值不为零时，所述串行数据输出模块开始向接收方发送数据；一串行输出时钟生成模块同步生成串行发送时钟信号，所述串行发送时钟信号跟随所述发送数据同步发送。本发明方法由于采用了构建的高效的数据传送方法，大大提高了数据传送效率，降低了数据传送的失误率，提高了数据传送的稳定性，节省了用户的时间，满足了用户的需求。

Description

一种时钟跟随数据的数据传送方法

技术领域

本发明涉及通讯领域，尤其涉及一种时钟跟随数据的数据传送方法

背景技术

在现有数据通信技术中，串行通信包括两种：同步通信方式和异步通信方式。异步通信方式不要求收方和发方同步，收发方可采用各自的时钟源，双方遵循异步的通信协议，以字符为数据传输单位，发送方传送字符的时间间隔不确定，发送效率比同步传送效率低。异步通信方式的一个典型例子是通用异步收发器通信协议。

现有技术中的同步通信方式要求通信双方以相同的时钟频率进行，而且准确协调，通过共享一单个时钟或定时脉冲源保证发送方和接收方的准确同步，效率较高。同步通信方式的一个典型例子是同步数字体系。在同步通信方式中，如果同步时钟一直有效，则不允许有间隙，因此在没有信号要传输时，要填上空字符，在接收端要判断出那些字符是空字符，即无效字符。

在现有技术中同步通信系统中接收方接收数据是靠同步时钟触发的，或者沿触发或者电平触发，这是数字电路特别是时序电路的基本工作原理。如果我们在没有数据发送的时候把时钟停掉，也就是不让其翻转，这样就无法让数据接收方采集数据了。通过在不发送数据时把时钟停掉，避免了在同步通信中添加、识别空字符的操作，大大提高了数据传送效率，方便了用户。

总之，现有的数据通信技术数据传送效率相对较低，远远不能满足客户需求，因此现有技术有待于改进和发展。

发明内容

本发明的目的是提供一种时钟跟随数据的数据传送方法，要解决的技术问题是构建新的数据传送方法，以提高数据传送效率，降低数据传送的失误率，满足用户需求。

为解决上述技术问题，本发明的技术方案包括：

一种时钟跟随数据的数据传送方法，其中，所述的方法包括以下步骤：

A、若数据源中存储的待发送的数据积累到预定数据长度，则数据源触发FLAG1翻转模块改变状态，并将数据发送到一串行数据输出模块，通过一发送计时器模块同步计数，若计数值达到最大值，则所述发送计时器模块清零；

B、若所述发送计时器模块计数值不为零，则所述串行数据输出模块向接收方发送数据：

C、若所述串行数据输出模块发送数据，则一串行输出时钟生成模块同步生成串行发送时钟信号，所述串行发送时钟信号跟随所述发送数据同步发送。

所述的方法，其中，所述步骤A还包括以下具体步骤：

A1、所述数据源将每次需要发送的数据长度传输到一帧长度寄存器模块：

A2、所述帧长度寄存器模块设置所述数据长度的最大值，并将所述最大值传输到所述发送计时器模块；

A3、所述发送计时器模块标记所述最大值，并设置计时状态机初始值为零：

A4、所述数据源储存的数据长度到达所述最大值时，所述数据源触发所述FLAG1翻转模块改变状态。

所述的方法，其中，所述步骤A还包括以下具体步骤：所述数据源发送数据时，一连续发送时钟模块同步生成发送时钟信号，所述发送时钟信号跟随所述发送数据同步发送。

所述的方法，其中，所述步骤A1还包括以下具体步骤：所述数据源发送数据长度发生变化时，所述帧长度寄存器模块重新设置所述发送数据长度的最大值。

所述的方法，其中，所述步骤A4还包括以下具体步骤：所述数据源的缓冲区储存满数据时，所述数据源也触发所述FLAG1翻转模块改变状态。

所述的方法，其中，所述步骤C还包括以下具体步骤：

C1、判断所述发送计时器模块的计数值，若所述计数值为零时转步骤C2，若所述计数值为一时转步骤C3，若所述计数值为其他数值时转步骤C4；

C2、所述发送时钟信号处于上升沿或下降沿时，所述串行发送时钟信号置低；所述发送时钟信号处于其他状态时，所述串行发送时钟信号保持；

C3、所述发送时钟信号处于上升沿时，所述串行发送时钟信号置高；所述发送时钟信号处于其他状态时，所述串行发送时钟信号保持；

C4、所述发送时钟信号处于上升沿时，所述串行发送时钟信号置高；所述发送时钟信号处于下降沿时，所述串行发送时钟信号保持低电平；所述发送时钟信号处于其他状态时，所述串行发送时钟信号保持。

所述的方法，其中，所述步骤C还包括以下具体步骤：

C5、一系统高速时钟模块为所述串行发送时钟信号与所述发送时钟信号提供时钟基准。

所述的方法，其中，所述步骤C还包括以下具体步骤：

C6、在所述串行数据输出模块输出的有效数据的中间位置，都只对应一个所述串行发送时钟信号的下跳沿。

所述的方法，其中，所述步骤C还包括以下具体步骤：

C7、将所述串行发送时钟信号的赋值取反，则接收数据方通过所述串行发送时钟信号的上升沿触发接收数据。

所述的方法，其中，所述步骤C1还包括以下具体步骤：所述发送时钟信号处于上升沿时，所述发送计时器模块的计数值为累计前数值

本发明所提供的一种时钟跟随数据的数据传送方法，由于采用了构建的高效的数据传送方法，大大提高了数据传送效率，降低了数据传送的失误率，提高了数据传送的稳定性，节省了用户的时间，满足了用户的需求，是现有技术的极大进步。

附图说明

图1为本发明实现时钟跟随数据的数据传送方法的流程示意图；

图2为本发明串行输出时钟生成模块工作流程示意图；

图3为本发明串行输出时钟生成模块生成时序的流程示意图；

图4为本发明系统高速时钟分频成连续时钟的时序示意图。

具体实施方式

以下将结合附图，对本发明的各较佳实施例进行较为详细的说明。

本发明技术方案的关键点在于判断时钟停止和启动的时机。时钟停止早了或启动晚了会丢失数据，时钟停止晚了或启动早了会把无效数据发送给接收方。如图1、图2、图3以及图4所示为本发明的具体实现方法，其中，图2中的TCLK为所述串行输出时钟生成模块生成的所述串行发送时钟信号，CLK为所述连续发送时钟模块生成的所述发送时钟信号，CON为所述发送计时器模块的所述计数值；图3中的TXD为所述串行输出数据模块输出的数据，NO..n为此次发送的第n个数据；图4中的HIGH SPED CLOCK为系统高速时钟模块输出的高速时钟，CLKCON为系统高速时钟的计数器。

如图1所示，本发明的各个功能模块和它们之间的影响与控制关系。图1中，系统高速时钟是整个系统的心脏，它可以通过所述计数器的控制线1分频后产生与所述串行发送时钟信号同频率的所述连续时钟。所述系统高速时钟模块通过控制线12为所述串行输出时钟生成模块提供时钟基准，所述系统高速时钟通过控制线1为所述连续发送时钟模块提供时钟基准。

如图1所示的，所述连续发送时钟模块通过控制线2生成跟随所述数据源数据的所述发送时钟信号，所述发送时钟信号频率不发生变化，所述串行输出时钟生成模块生成所述串行发送时钟信号，在所述串行输出模块发送数据时所述串行发送时钟信号同步启动，在所述串行输出模块无数据发送时所述串行发送时钟信号停止。

如图1中所示，需要发送的数据存放在所述数据源中，当每次所述数据源里的数据积累到一定程度时，比如数据长度到达某一值或者所述数据源缓冲区已经放满，所述数据源就会通过控制线5来触发所述FLAG1翻转模块的状态，使所述FLAG1翻转模块通过控制线8启动所述发送计数器模块，所述发送计时器模块启动计数状态机开始同步计数。

如图1所示，当所述数据源里的数据积累到可以发送的时候，所述数据源通过控制线6将每次要发送的数据的最大长度传送到所述帧长度寄存器模块，所述帧长度寄存器设置所述最大长度为最大值MUX。所述发送计数器模块设置初始计数值为零，当所述FLAG1翻转模块的状态改变时，表示所述数据源可以发送数据了，所述发送计数器模块开始从一累加计数，计数的最大值就是MUX。计数到MUX后，计数器清零，等待所述数据源再次准备好数据及再次改变所述FLAG1翻转模块的状态和所述帧长度寄存器模块再次设置帧长度最大值MUX。所述发送计数器模块通过控制线7来得知所述最大值MUX，并通过控制线8来得知所述FLAG1翻转模块状态是否改变。由此可看出，每次发送一系列数据的长度是可以变化的，只需要将变化后的长度写入所述帧长度寄存器模块重新设置最大值即可。

如图1所描述的，所述数据源通过控制线9将数据传输到所述串行数据输出模块。所述串行数据输出模块在所述发送计数器模块计数值为零时不发送数据，在所述发送计数器模块为一到MUX之间的任何数字时(包括一和MUX)，所述发送计数器模块通过控制线启动所述串行数据输出模块开始发送数据。很显然所述串行发送数据模块每次发送的数据长度为MUX，也就是所述数据源准备好的数据的长度。所述连续发送时钟模块通过控制线11为所述串行数据输出模块提供时钟基准。

如图1所示，所述串行输出时钟生成模块生成的所述串行发送时钟信号与所述串行数据输出模块输出的数据同步输出，所述串行输出时钟模块在有数据时同步启动时钟，无数据时同步停止时钟。并且，这个启动和停止的动作不能滞后于数据的发送和停止。所述发送计数器模块通过控制线3控制所述串行输出时钟生成模块的工作。同时所述连续发送时钟通过控制线2或者所述系统高速时钟模块通过控制线12也可以控制所述串行输出时钟生成模块的工作。所述系统高速时钟模块的计数器通过控制线1分频出连续时钟信号，所以所述连续发送时钟模块实际上是所述系统高速时钟的分频。

图2为串行输出时钟模块的状态机转移图。图中的TCLK为所述串行输出时钟生成模块生成的所述串行发送时钟信号，是要传送给接收方用于同步串行数据的时钟。CLK为所述连续发送时钟模块生成的所述发送时钟信号，它是没有间断的。CON为所述发送计数器模块的所述计数值。如图1框架模型的实现方法流程可知所述CON初始值为零，在所述FLAG1翻转模块状态变化时，所述串行输出模块开始发送数据，所述CON累加计数值从一到所述MUX，之后恢复到零，重新等待。

所述串行输出时钟生成模块设置所述TCLK初始值为零。之后判断所述CON的状态，若所述CON值为零，则说明数据源还没有准备好，此时判断所述CLK状态，无论所述CLK是上升沿还是下降沿，所述TCLK置零，其他状态下，TCLK保持。如图3所示，当所述CON值为零时，所述TCLK始终保持低电平。在该过程中，所述CLK处于上升沿状态时，所述CON为累计前的数值。比如图3中虚线1所示，此时刻所述CON的值为二，而不是三。在如图1、图2以及图3的过程中要规定接收方接收数据时，靠同步时钟的下降沿触发，如图3中虚线2所示。

在图1中，所述串行数据输出模块是以连续发送时钟模块生成的时钟信号为时钟基准的，在所述CLK上升沿根据所述CON的值发送数据源中的数据。因此图3中所述串行数据输出模块输出的数据总是比所述CON计数要错后一个所述CLK周期。

由图2看出，当所述CON为一时，若所述CLK处于上升沿，所述TCLK置高，其他情况下保持。如图3所示，当所述CON为一，且所述CLK处于下降沿时，所述TCLK保持低电平，过半个周期后，所述CLK处于上升沿，则所述TCLK置高，为发送第一个数据即NO.1所需要的下降沿做准备。

由图2可以看出，当所述CON为其他值时，所述TCLK在所述CLK的上升沿是置高，在所述CLK的下降沿置低。由图3可知，所述CON为从一到MUX的数值时(包括一与MUX)，所述TCLK在所述CLK的上升沿时置高，在所述CLK的下降沿时置低。可以看出，置高是为置低产生下跳沿触发数据做准备。通过图3可以看出，在所述串行数据输出模块输出的每个有效数据的中间位置，都只有一个所述TCLK的下跳沿与之对应。

在图3中，所述CON值为MUX且所述CLK为上升沿的时候，如虚线3所示，依据图2状态图可知，所述TCLK置高。当所述CON值为MUX的第一个零且所述CLK为下降沿时，如虚线4所示，依据图2状态图可知，所述TCLK置低。则所述TCLK在虚线4所在时刻产生了一个下降沿，此时虽然所述CON值为零，但所述串行数据输出模块输出的数据总比所述CON计数值错后一个所述CLK周期，因此所述TCLK在虚线4时刻的下降沿正好用来触发第MUX个数据。虚线4后面的所述CON值为零的情况下，无论所述CLK处于上升沿还是下降沿，所述TCLK都置零，这样所述TCLK就停止了，一直到所述CON受所述FLAG1翻转模块触发变成一时，重复上述程序。

由图3可知，所述串行数据输出模块输出的每一个有效数据都只对应一个所述TCLK的下跳沿，不多也不少。因此，只要严格按照图2状态机的程序运行，本发明所述方法完全可以实现有数据传送时生成发送时钟，无数据传送时发送时钟停止。若用TCLK的上升沿触发发送数据，只需将图2中所述TCLK的赋值取反即可实现。

图4为系统高速时钟分频成CLK的时序图，由图可以看出所述系统高速时钟模块根据所述计时器的计数进行了八分频。我们只需要用所述系统高速时钟模块进行触发，利用所述计时器的计数值进行判断，如图4所示的，若所述计时器的计数值为为三，例如虚线1处，则所述CLK处于上升沿；若所述计时器的计数值为七，则所述CLK处于下降沿，例如虚线3处。

综上所述，图1、图2、图3以及图4所示的本发明的一种时钟跟随数据的数据传送方法包括以下具体步骤：

一种时钟跟随数据的数据传送方法，所述的方法包括以下步骤：

A、数据源用于存放待发送的数据，在待发送的数据积累到预定数据长度，来触发FLAG1翻转模块改变状态，启动计数状态机；

B、当所述FLAG1翻转模块状态改变时，所述数据源将数据发送到一串行数据输出模块，通过一发送计时器模块同步计数，当计数值达到最大值时，所述发送计时器模块清零；

C、所述发送计时器模块计数值不为零时，所述串行数据输出模块开始向接收方发送数据；

D、所述串行数据输出模块发送数据时，一串行输出时钟生成模块同步生成串行发送时钟信号，所述串行发送时钟信号跟随所述发送数据同步发送。

所述的方法，其所述步骤A还包括以下具体步骤：

A1、所述数据源将每次需要发送的数据长度传输到一帧长度寄存器模块；

A3、所述发送计时器模块标记所述最大值，并设置计时状态机初始值为零；

所述的方法，其所述步骤B还包括以下具体步骤：所述数据源发送数据时，一连续发送时钟模块同步生成发送时钟信号，所述发送时钟信号跟随所述发送数据同步发送。

所述的方法，其所述步骤A1还包括以下具体步骤：所述数据源发送数据长度发生变化时，所述帧长度寄存器模块重新设置所述发送数据长度的最大值。

所述的方法，其所述步骤A4还包括以下具体步骤：所述数据源的缓冲区储存满数据时，所述数据源也触发所述FLAG1翻转模块改变状态。

所述的方法，其所述步骤D还包括以下具体步骤：

D1、判断所述发送计时器模块的计数值，若所述计数值为零时转步骤D2，若所述计数值为一时转步骤D3，若所述计数值为其他数值时转步骤D4；

D2、所述发送时钟信号处于上升沿或下降沿时，所述串行发送时钟信号置低；所述发送时钟信号处于其他状态时，所述串行发送时钟信号保持；

D3、所述发送时钟信号处于上升沿时，所述串行发送时钟信号置高；所述发送时钟信号处于其他状态时，所述串行发送时钟信号保持；

D4、所述发送时钟信号处于上升沿时，所述串行发送时钟信号置高；所述发送时钟信号处于下降沿时，所述串行发送时钟信号保持低电平；所述发送时钟信号处于其他状态时，所述串行发送时钟信号保持。

所述的方法，其所述步骤D还包括以下具体步骤：

D5、一系统高速时钟模块为所述串行发送时钟信号与所述发送时钟信号提供时钟基准。

所述的方法，其所述步骤D还包括以下具体步骤：

D6、在所述串行数据输出模块输出的有效数据的中间位置，都只对应一个所述串行发送时钟信号的下跳沿。

所述的方法，其所述步骤D还包括以下具体步骤：

D7、将所述串行发送时钟信号的赋值取反，则接收数据方通过所述串行发送时钟信号的上升沿触发接收数据。

所述的方法，其所述步骤D1还包括以下具体步骤：所述发送时钟信号处于上升沿时，所述发送计时器模块的计数值为累计前数值。

由此可见，采用本发明所提供的是一种时钟跟随数据的数据传送方法，大大提高了数据传送效率。本发明构建了一种高效的数据传送方法，降低了数据传送的失误率，提高了数据传送的稳定性，节省了用户的时间，满足了用户的需求，是现有技术的极大进步。

应当理解的是，上述针对较佳实施例的描述并不能理解为对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。

Claims

1.一种时钟跟随数据的数据传送方法，其特征在于，所述的方法包括以下步骤：

A、若数据源中存储的待发送的数据积累到预定数据长度，则数据源触发FLAG1翻转模块改变状态，并将数据发送到一串行数据输出模块，通过一发送计时器模块同步计数，若计数值达到最大值，则所述发送计时器模块清零，其中所述最大值等于所述预定数据长度；

B、若所述发送计时器模块计数值不为零，则所述串行数据输出模块向接收方发送数据；

2.根据权利要求1所述的方法，其特征在于，所述步骤A还包括以下具体步骤：

3.根据权利要求1所述的方法，其特征在于，所述步骤A还包括以下具体步骤：所述数据源发送数据时，一连续发送时钟模块同步生成发送时钟信号，所述发送时钟信号跟随所述发送数据同步发送。

4.根据权利要求2所述的方法，其特征在于，所述步骤A1还包括以下具体步骤：所述数据源发送数据长度发生变化时，所述帧长度寄存器模块重新设置所述发送数据长度的最大值。

5.根据权利要求2所述的方法，其特征在于，所述步骤A4还包括以下具体步骤：所述数据源的缓冲区储存满数据时，所述数据源也触发所述FLAG1翻转模块改变状态。

6.根据权利要求3所述的方法，其特征在于，所述步骤C还包括以下具体步骤：

7.根据权利要求3所述的方法，其特征在于，所述步骤C还包括以下具体步骤：

8.根据权利要求1所述的方法，其特征在于，所述步骤C还包括以下具体步骤：

9.根据权利要求1所述的方法，其特征在于，所述步骤C还包括以下具体步骤：

10.根据权利要求6所述的方法，其特征在于，所述步骤C1还包括以下具体步骤：所述发送时钟信号处于上升沿时，所述发送计时器模块的计数值为累计前数值。