CN1291065A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN1291065A CN1291065A CN00129299A CN00129299A CN1291065A CN 1291065 A CN1291065 A CN 1291065A CN 00129299 A CN00129299 A CN 00129299A CN 00129299 A CN00129299 A CN 00129299A CN 1291065 A CN1291065 A CN 1291065A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- electronic circuit
- electrode layer
- semiconductor substrate
- shielded metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000009434 installation Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000007257 malfunction Effects 0.000 abstract 1
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 239000012528 membrane Substances 0.000 description 28
- 238000004806 packaging method and process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/005—Electrostatic transducers using semiconductor materials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Acoustics & Sound (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
- Pressure Sensors (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
Abstract
本发明的课题在于防止在半导体驻极体电容话筒中使用的半导体衬底上形成的电子电路的误操作。在半导体衬底11上形成固定电极层12,通过衬垫14设置了振动膜16。将振动膜16的尺寸形成得比固定电极层12的尺寸大,由于将振动膜16作为一种结构要产生寄生电容,故在其间配置屏蔽金属33。
Description
本发明涉及在电容话筒等中使用的半导体装置。
在携带电话机中，大多使用容易实现小型化的驻极体电容话筒(以下称为ECM)。作为该方式，例如在特开平11-88992号公报中记载了在集成化的半导体衬底上形成固定电极层并在该固定电极层上通过衬垫安装了振动膜的例子。
在图4中示出该结构。在硅半导体衬底111上按顺序层叠了固定电极层112、绝缘膜113、衬垫114和振动膜115，将该层叠体安装在具有孔116的封装体118内。此外，117是布，根据需要被设置。利用通常的半导体工艺在半导体衬底111的表面上集成了阻抗变换用的结型FET元件、放大电路或去除噪声的电路等。振动膜115和固定电极层112形成的电容器的电容量根据空气振动使振动膜115振动的情况而变化，将该电容量的变化输入到上述FET元件，变换成电信号。
在这样的结构中，为了增大电信号的输出即增大电容器的电容值，最好尽可能扩大固定电极层112与振动膜115的重叠面积。因此，在半导体衬底111上固定电极层112占据其大部分的面积，在其余空白部位上配置集成化的元件。
但是，电容话筒从其性质上讲，不能被容纳在完全的密闭容器中。有必要作成空气振动必定通过孔116到达振动膜15那样的结构。而且，维持空气振动能通过的状态这一点，也意味着不可能完全对光进行遮断。而且，振动膜是透射率为百分之几的、不具有完全的遮光性的膜。
在半导体衬底111上进行了集成化的电路元件至少有几个PN结。如果光入射到具有这样的PN结的硅半导体衬底上，则由于光电动势的缘故，发生暗电流。而且，所发生的暗电流流入电路元件中，成为ECM的声音噪声，或成为引起电路的误操作的原因。
本发明是鉴于上述的问题而完成的，第1，通过用屏蔽金属覆盖在固定电极层的外侧形成的电子电路来解决上述问题。
第2，通过还具备：由在固定电极层的外侧形成的、实质上包围上述电子电路而被形成的导电性材料构成的屏蔽布线；覆盖上述屏蔽布线的绝缘膜；以及沿上述屏蔽布线除去了上述绝缘膜的开口部，及经上述开口部导电性地连接上述屏蔽金属与上述屏蔽布线，来解决上述问题。
第3，通过具备：半导体衬底；被配置在上述半导体衬底的实质性的中央的固定电极层；位于上述固定电极层的外侧的电子电路；与形成构成上述电子电路的布线的层为同一层、实质上包围上述电子电路的屏蔽布线；露出了上述屏蔽布线的绝缘膜；通过上述屏蔽布线的露出区域与上述屏蔽布线接触、覆盖上述电子电路的屏蔽金属；以及安装与上述固定电极层成对地形成电容器的振动膜用的衬垫，来解决上述问题。
第4，通过在与电子电路导电性地连接的、成为上述金属细线的连接部的焊区电极上除去了上述屏蔽金属，来解决上述问题。
第5，通过使屏蔽金属与接地电位GND连接，来解决上述问题。
例如，如果是包含屏蔽金属的2层金属布线，则用第1层的屏蔽布线、露出该屏蔽布线的通孔和屏蔽金属能完全地覆盖上述电子电路。
图1是说明本发明的半导体装置的图。
图2是图1的A-A线上的剖面图。
图3是表示安装了振动膜的状态用的图。
图4是说明现有的半导体装置的图。
以下，参照附图详细地说明本发明的实施例。
图1是表示屏蔽金属用的图，图2、图3是表示安装了振动膜的状态用的图。首先，使用图3，说明本发明的半导体装置的整体情况。
在具有大致为2×2mm的大小的半导体衬底11的表面上形成了圆形的固定电极层12。在图中用一点划线示出。利用通常的半导体工艺，在该固定电极层12的周边的半导体衬底11的表面上集成了阻抗变换用的结型或MOS型的FET元件D、双极型和／或MOS型的有源元件及电阻等的无源元件，与上述变换用的元件D一起，构成放大电路及去除噪声电路等的集成电路网。此外，在半导体衬底11的周边部上配置了进行这些集成电路与外部电路的输入输出用的电极焊区20～23。这里所采用的焊区电极的尺寸约为0．12mm×0．12mm。
参照图3的下图，这样来形成屏蔽金属33，使其包围固定电极层12并覆盖形成了其周围的电子电路的区域的大部分区域，再在该屏蔽金属33上形成了PIX或Si3N4的钝化膜34。在此，屏蔽金属33由厚度为1．4微米的Al-Si构成。上述的这些材料不作限定。当然可根据各种情况、条件来选择通常所使用的导电材料、绝缘材料。
由于屏蔽金属33具有导电性，故如果配置在固定电极层12上则会发生寄生电容，此外，钝化膜34使作为电容器的电介质的厚度增加。因此，从固定电极层12上除去钝化膜34和屏蔽金属33。
在此，屏蔽金属33是为了遮蔽从外部侵入的光而设置的，在本实施例中，采用了Al-Si。但是，只要材料是导电性材料，就不作限定。此外，使屏蔽金属33接地。
在钝化膜34上配置了衬垫14。该衬垫14由感光性树脂、例如聚酰亚胺构成，利用光刻技术进行构图。在此，在进行了烘烤处理后，形成了约13微米的厚度。
利用衬垫14，与框15一起，在半导体衬底11上安装了与固定电极层12隔开一定的间隔的振动膜16。振动膜16例如是在单面(在此，是背面一侧)上形成了Ni、Al或Ti等的电极材料的厚度约为5微米～12．5微米的高分子膜，作为材料，例如是FEP或PFA等的高分子材料。此外，形状为圆形。
在实际的制造工序中，利用通常的半导体工艺在半导体晶片上形成在半导体衬底11的表面上形成的电路元件、覆盖半导体衬底11的上表面的绝缘膜及电极布线、屏蔽金属33以及衬垫14。其后，将半导体晶片分离为各个芯片，在各个芯片上安装带有框15的振动膜16。例如利用划片装置来进行从半导体晶片到芯片的分割。之所以在以这种方式进行了分割后安装振动膜16，是为了避免因划片工序引起的对于振动膜16的损伤和防止划片中的切屑从衬垫14与衬垫14之间进入固定电极层12上。
将以这种方式安装了振动膜16的半导体装置与图4的结构同样地安装在封装体118内，焊区电极20～23通过金属细线与封装体118内被形成的电极导电性地连接。当然，封装体118内的电极被延伸的封装体118之外，成为可与安装基板的电极进行固定的结构。例如，作为安装基板，有印刷基板、陶瓷基板等。此外，在封装体118的上表面上设置了孔116，再根据需要粘贴布117。此外，也可不将安装了带有框15的振动膜16的半导体衬底安装到封装体118上，而是直接安装到安装基板上。此外，对焊区电极21施加电压Vcc，使焊区电极22接地(GND)，焊区电极20是输出端子，焊区电极23是输入端子。
参照图2，具体地说，屏蔽金属33的下部如以下那样来构成。
符号30是5000～10000的SiO2膜，例如由GVD或热氧化法来构成，是位于第1层的布线31的下层的膜。在此，由于金属布线由2层构成，故是在硅半导体衬底上被形成的膜。与第1层的布线31同时地形成固定电极层12，约7000，其材料例如是Al-Si。在此，第1层的布线用于上述有源元件或集成电路网，成为晶体管、电容器或电阻等的电极和连接这些电极的布线。而且，在其上形成了约4000的由Si3N4膜构成的绝缘膜32。
屏蔽金属33可如图3那样通过通孔TH直接与施加了GND的扩散区(在此，是形成双极型晶体管中用的分离区41)接触，也可如图2那样通过第1层屏蔽布线40与半导体衬底的GND区(在此，是P+型的分离区41)接触。在图2中，由于用包含屏蔽金属33的2层金属(布线是一层金属)构成，故上层为屏蔽金属33，下层为布线31或屏蔽布线40。根据被集成化的半导体元件的数目等，3层金属布线、4层金属布线、…是必要的，但这些情况下，最上层定为屏蔽金属，其它作为布线、电极灵活地应用。此外，上述的绝缘膜30、32，除使用上述的材料外，当然也可分别考虑TEOS膜等的层叠体等。
在图1中显示出本发明的特征。即，本发明的特征在于，灵活地应用屏蔽金属33和通孔TH，以光的方式、电的方式对由在固定电极层12的周围和在半导体衬底11的周围构成的区域中形成的电子电路进行屏蔽。在该图中，被加了阴影的线是通孔TH，由通孔TH包围的区域是电子电路的形成区域50。第1，由屏蔽金属33遮蔽外部的从孔进入的、然后通过振动膜16进入的光、或从与半导体衬底11的间隙进入的光，使该光不到达在其下部形成的电子电路。第2，作成下述结构、即通过在绝缘膜32上设置开口部、即通孔TH且用与屏蔽金属33相同的遮光性的材料埋设其内部、不仅对于在垂直方向上进入的光、即使对于相对于半导体衬底11在水平方向上以不规则反射的方式进入的光也能将其遮断(参照图2的箭头)。第3，通过将通孔TH配置成完全包围电子电路的形成区域50，可进一步使屏蔽金属33的遮光功能变得完善。利用该遮光功能，可防止电子电路的误操作。
此外，使埋设通孔TH的遮光性的材料到达半导体衬底11的表面的做法，当然使遮光功能变得完善。作为贯通到半导体衬底11的表面的方法，有如图3中所示的将屏蔽金属33的材料从绝缘膜32的表面直接埋入到半导体衬底11的表面的方法和如图2中所示的利用多层布线结构的方法，这一点在前面已叙述了。而且，在图2中示出的情况下，希望屏蔽布线40包围电子电路的形成区域50。
即，用与通孔TH的图形同样的图形形成分离区41、屏蔽布线40以及作为屏蔽布线40与分离区41接触用的开口部的接触孔CH。而且，在屏蔽布线40上形成的绝缘膜32上形成的绝缘膜32上形成屏蔽金属33。在绝缘膜32上形成露出屏蔽布线40的通孔TH。通过该通孔TH导电性地连接屏蔽金属33与分离区41。此外，在与从焊区电极20～23延伸的第1层的布线交叉的部位上部分地除去屏蔽布线40等，上述第1层的布线通过被除去的区域。导电性地连接分离区41与屏蔽金属33，就是将接地电位GND连接到屏蔽金属33上。
此外，如果固定电极层12与振动膜16的形状一致来完全地重叠，则可作为电容器来实现而不减少其电容值。但是，实质上不可能在不错开固定电极层12与振动膜16的情况下来配置。因此，采用了下述结构：将振动膜16的尺寸形成得比固定电极层12的尺寸大，即使振动膜16有一些偏移，固定电极层12也与振动膜16完全重叠。
由于振动膜16是电容器的一个电极，存储了电荷，故发生因振动膜16与电子电路的布线或电极重叠引起的寄生电容，因该寄生电容的缘故，电压发生变动或噪声侵入，但由于屏蔽金属33对电子电路(布线31)进行了屏蔽，故消除了该寄生电容。
此外，该屏蔽金属33的电位与振动膜16的电位相同。由于振动膜16与封装体的GND端子连接，故屏蔽金属33与封装体的GND端子导电性地连接，或屏蔽金属33如图2那样通过分离区41接地到GND上。
如以上所说明的那样，通过设置屏蔽金属33，可防止光侵入到电子电路内，再者，可消除振动膜16与电子电路间的寄生电容。特别是，如果用包含屏蔽金属33、屏蔽布线40的多个布线层来构成，则利用最上层的屏蔽金属33、屏蔽布线40以及埋入了屏蔽金属的通孔TH，可完全地屏蔽上述电子电路。不仅对于从垂直方向进入的光、即使对于以不规则反射的方式从水平方向进入的光也能进行遮蔽。由此，可防止电子电路的误操作。
此外，通过防止屏蔽金属33与电子电路间的寄生电容的发生，可防止因该寄生电容引起的噪声及误操作的发生。
Claims (6)
1．一种半导体装置，其特征在于：
具备：在半导体衬底的表面上形成的固定电极层；在上述固定电极层的周围的上述半导体衬底表面上形成的电子电路；以及安装与上述固定电极层成对地形成电容器的振动膜用的衬垫，
用屏蔽金属覆盖了上述电子电路。
2．如权利要求1中所述的半导体装置，其特征在于：
还具备：由实质上包围上述电子电路而形成的导电性材料构成的屏蔽布线；覆盖上述屏蔽布线的绝缘膜；以及露出上述屏蔽布线的表面的上述绝缘膜的开口部，
通过上述开口部导电性地连接上述屏蔽金属与上述屏蔽布线。
3．一种半导体装置，其特征在于：
半导体衬底；
被配置在上述半导体衬底的实质性的中央的固定电极层；
位于上述固定电极层的外侧的电子电路；
在上述电子电路中连接各电路元件间用的电极布线；
由与上述电极布线为同一层的布线层构成、实质上包围上述电子电路的屏蔽布线；
露出上述屏蔽布线的表面的绝缘膜的开口部；
通过上述开口部与上述屏蔽布线导电性地连接、覆盖上述电子电路的屏蔽金属；以及
在上述固定电极层周围的半导体衬底上安装与上述固定电极层成对地形成电容器的振动膜用的衬垫。
4．如权利要求1至3的任一项中所述的半导体装置，其特征在于：
还具备作为上述电子电路的外部连接电极的焊区电极，在上述焊区电极上除去了上述屏蔽金属。
5．如权利要求1至3的任一项中所述的半导体装置，其特征在于：
上述屏蔽金属与接地电位GND连接。
6．一种半导体装置，其特征在于：
具备：在半导体衬底的表面上形成的固定电极层；在上述固定电极层的周围的上述半导体衬底表面上形成的电子电路；以及安装与上述固定电极层成对地形成电容器的振动膜用的衬垫，
用绝缘膜覆盖形成了上述电子电路的区域的半导体衬底的表面，用在上述绝缘膜上形成的屏蔽金属覆盖上述电子电路，
与上述屏蔽金属同等的材料设置了到上述半导体衬底的表面为止连续的部位，使其包围形成了上述电子电路的区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28254499A JP3478768B2 (ja) | 1999-10-04 | 1999-10-04 | 半導体装置 |
| JP282544/1999 | 1999-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1291065A true CN1291065A (zh) | 2001-04-11 |
| CN1175710C CN1175710C (zh) | 2004-11-10 |
Family
ID=17653862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001292994A Expired - Fee Related CN1175710C (zh) | 1999-10-04 | 2000-10-08 | 半导体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6417560B1 (zh) |
| EP (1) | EP1091617A3 (zh) |
| JP (1) | JP3478768B2 (zh) |
| KR (1) | KR100351600B1 (zh) |
| CN (1) | CN1175710C (zh) |
| TW (1) | TW498697B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3445536B2 (ja) * | 1999-10-04 | 2003-09-08 | 三洋電機株式会社 | 半導体装置 |
| JP3940679B2 (ja) * | 2003-01-16 | 2007-07-04 | シチズン電子株式会社 | エレクトレットコンデンサマイクロホン |
| JP4099672B2 (ja) * | 2004-12-21 | 2008-06-11 | セイコーエプソン株式会社 | 半導体装置 |
| US20090074211A1 (en) * | 2005-08-30 | 2009-03-19 | Yamaha Corporation | Capacitor microphone and method for manufacturing capacitor microphone |
| US8530985B2 (en) * | 2010-03-18 | 2013-09-10 | Chia-Ming Cheng | Chip package and method for forming the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343064A (en) * | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
| US4993072A (en) * | 1989-02-24 | 1991-02-12 | Lectret S.A. | Shielded electret transducer and method of making the same |
| TW387198B (en) * | 1997-09-03 | 2000-04-11 | Hosiden Corp | Audio sensor and its manufacturing method, and semiconductor electret capacitance microphone using the same |
| JPH1188992A (ja) | 1997-09-03 | 1999-03-30 | Hosiden Corp | 集積型容量性変換器及びその製造方法 |
-
1999
- 1999-10-04 JP JP28254499A patent/JP3478768B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-08 TW TW089118441A patent/TW498697B/zh not_active IP Right Cessation
- 2000-10-02 KR KR1020000057800A patent/KR100351600B1/ko not_active IP Right Cessation
- 2000-10-04 US US09/679,117 patent/US6417560B1/en not_active Expired - Fee Related
- 2000-10-04 EP EP00308744A patent/EP1091617A3/en not_active Withdrawn
- 2000-10-08 CN CNB001292994A patent/CN1175710C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW498697B (en) | 2002-08-11 |
| KR100351600B1 (ko) | 2002-09-05 |
| US6417560B1 (en) | 2002-07-09 |
| CN1175710C (zh) | 2004-11-10 |
| KR20010070119A (ko) | 2001-07-25 |
| EP1091617A2 (en) | 2001-04-11 |
| JP2001112095A (ja) | 2001-04-20 |
| EP1091617A3 (en) | 2004-10-20 |
| JP3478768B2 (ja) | 2003-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8344504B2 (en) | Semiconductor structure comprising pillar and moisture barrier | |
| CN1189061C (zh) | 半导体装置、半导体驻极体电容话筒及其制造方法 | |
| KR101059364B1 (ko) | 일렉트릿 및 일렉트릿 컨덴서 | |
| JP3405650B2 (ja) | 集積回路チップ及びこれの製造方法 | |
| US8581356B2 (en) | Semiconductor structures for biasing devices | |
| CN1150622C (zh) | 电子元件及含在其中的保护结构的应用 | |
| CN1922739A (zh) | 在接合焊盘下的低电容静电放电保护结构 | |
| CN1175710C (zh) | 半导体装置 | |
| CN1862821B (zh) | 半导体器件 | |
| JP2751650B2 (ja) | 半導体回路 | |
| CN100393175C (zh) | 半导体装置 | |
| US6452250B1 (en) | Stacked integrated circuit and capacitor structure containing via structures | |
| JP3792931B2 (ja) | 半導体装置およびそのテスト方法 | |
| US20210257354A1 (en) | IC Package Having a Metal Die for ESD Protection | |
| US20080088024A1 (en) | Semiconductor device | |
| US7368825B2 (en) | Power semiconductor device | |
| JP2005057645A (ja) | エレクトレットコンデンサマイクロホン | |
| CN1231972C (zh) | 具有系统静电防护的静电充电封环 | |
| JP3441104B2 (ja) | 半導体装置 | |
| JP3283709B2 (ja) | バイパスコンデンサの接続方法 | |
| JPS62154661A (ja) | 半導体装置 | |
| JPH0519829B2 (zh) | ||
| KR19980084131A (ko) | 패드의 기생캐패시턴스 감소형 반도체 장치 | |
| JPH02158153A (ja) | 誘電体絶縁分離型半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041110 Termination date: 20091109 |