JP3478768B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3478768B2 JP3478768B2 JP28254499A JP28254499A JP3478768B2 JP 3478768 B2 JP3478768 B2 JP 3478768B2 JP 28254499 A JP28254499 A JP 28254499A JP 28254499 A JP28254499 A JP 28254499A JP 3478768 B2 JP3478768 B2 JP 3478768B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electronic circuit
- shield
- fixed electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/005—Electrostatic transducers using semiconductor materials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
Description
【０００１】
【発明の属する技術分野】本発明は、コンデンサマイク
ロホンなどに使用される、半導体装置に関するものであ
る。
ロホンなどに使用される、半導体装置に関するものであ
る。
【０００２】
【従来の技術】携帯電話には、小型化が容易なエレクト
レットコンデンサマイクロホン（以下ＥＣＭと呼称す
る。）が多用されている。この方式として、例えば特開
平１１−８８９９２号に、集積化半導体基板上に固定電
極層を形成し、該固定電極層上にスペーサを介して振動
膜を取り付けた例が記載されている。
レットコンデンサマイクロホン（以下ＥＣＭと呼称す
る。）が多用されている。この方式として、例えば特開
平１１−８８９９２号に、集積化半導体基板上に固定電
極層を形成し、該固定電極層上にスペーサを介して振動
膜を取り付けた例が記載されている。
【０００３】その構造を図４に示す。シリコン半導体基
板１１１の表面に固定電極層１１２、絶縁膜１１３、ス
ペーサ１１４及び振動膜１１５を順に積層したものであ
り、この積層体が空孔１１６を有するパッケージ１１８
に実装されている。尚、符号１１７は、クロスであり、
必要により設けられる。半導体基板１１１の表面にはイ
ンピーダンス変換用の接合型ＦＥＴ素子と、更にアンプ
回路やノイズキャンセル回路などが、通常の半導体プロ
セスによって集積化されている。振動膜１１５と固定電
極層１１２とが形成するコンデンサは、空気振動が振動
膜１１５を振動させることによってその容量値が変化
し、該容量値の変化を前記ＦＥＴ素子に入力して電気信
号に変換するようになっている。
板１１１の表面に固定電極層１１２、絶縁膜１１３、ス
ペーサ１１４及び振動膜１１５を順に積層したものであ
り、この積層体が空孔１１６を有するパッケージ１１８
に実装されている。尚、符号１１７は、クロスであり、
必要により設けられる。半導体基板１１１の表面にはイ
ンピーダンス変換用の接合型ＦＥＴ素子と、更にアンプ
回路やノイズキャンセル回路などが、通常の半導体プロ
セスによって集積化されている。振動膜１１５と固定電
極層１１２とが形成するコンデンサは、空気振動が振動
膜１１５を振動させることによってその容量値が変化
し、該容量値の変化を前記ＦＥＴ素子に入力して電気信
号に変換するようになっている。
【０００４】斯かる構成に於いて、電気信号の出力を大
きくするためにコンデンサの容量値を大きくするには固
定電極層１１２と振動膜１１５の重畳面積を可能な限り
拡大することが好ましい。故に、半導体基板１１１上に
於いて固定電極層１１２はその大部分の面積を占有し、
余白箇所に集積化する素子を配置することになる。
きくするためにコンデンサの容量値を大きくするには固
定電極層１１２と振動膜１１５の重畳面積を可能な限り
拡大することが好ましい。故に、半導体基板１１１上に
於いて固定電極層１１２はその大部分の面積を占有し、
余白箇所に集積化する素子を配置することになる。
【０００５】
【発明が解決しようとする課題】しかしながら、コンデ
ンサマイクロホンはその性質上、完全なる密閉容器に収
納することは出来ない。必ず空孔１１６を通して空気振
動が振動膜１１５に到達できる様な構成が必要である。
そして、空気振動が通過可能なる状態を維持すること
は、光を完全に遮断することも不可能であることを意味
する。しかも、振動膜は透過率が数％の完全な遮光性を
持たない膜である。
ンサマイクロホンはその性質上、完全なる密閉容器に収
納することは出来ない。必ず空孔１１６を通して空気振
動が振動膜１１５に到達できる様な構成が必要である。
そして、空気振動が通過可能なる状態を維持すること
は、光を完全に遮断することも不可能であることを意味
する。しかも、振動膜は透過率が数％の完全な遮光性を
持たない膜である。
【０００６】半導体基板１１１に集積化した回路素子
は、少なからずいくつかのＰＮ接合の形成を伴うもので
ある。この様なＰＮ接合を持つシリコン半導体基板に光
が入射すると、光起電力によって暗電流が発生する。そ
して、発生した暗電流が回路素子に流れ込み、ＥＣＭの
音声ノイズとなったり、回路の誤動作を引き起こす原因
となった。
は、少なからずいくつかのＰＮ接合の形成を伴うもので
ある。この様なＰＮ接合を持つシリコン半導体基板に光
が入射すると、光起電力によって暗電流が発生する。そ
して、発生した暗電流が回路素子に流れ込み、ＥＣＭの
音声ノイズとなったり、回路の誤動作を引き起こす原因
となった。
【０００７】
【課題を解決するための手段】本発明は、上述した課題
に鑑みて成されたものであり、第１に、固定電極層の外
側に形成された電子回路を、シールドメタルでカバーす
る事で解決するものである。
に鑑みて成されたものであり、第１に、固定電極層の外
側に形成された電子回路を、シールドメタルでカバーす
る事で解決するものである。
【０００８】第２に、固定電極層の外側に形成された前
記電子回路を実質的に囲んで形成される導電性材料から
成るシールド配線と、前記シールド配線を覆う絶縁膜
と、前記シールド配線上に沿って前記絶縁膜が除去され
た開口部と、前記開口部を介して前記シールドメタルと
前記シールド配線が電気的に接続される事で解決するも
のである。
記電子回路を実質的に囲んで形成される導電性材料から
成るシールド配線と、前記シールド配線を覆う絶縁膜
と、前記シールド配線上に沿って前記絶縁膜が除去され
た開口部と、前記開口部を介して前記シールドメタルと
前記シールド配線が電気的に接続される事で解決するも
のである。
【０００９】第３に、半導体基板と、前記半導体基板の
実質中央に配置された固定電極層と、前記固定電極層の
外側に位置する電子回路と、前記電子回路を構成する配
線が形成される層と同層で前記電子回路を実質囲んで成
るシールド配線と、前記シールド配線を露出した絶縁膜
と、前記シールド配線の露出領域を介して前記シールド
配線とコンタクトし、前記電子回路をカバーするシール
ドメタルと、前記固定電極層と対になってコンデンサを
形成する為の振動膜を取り付けるためのスペーサとを有
することで解決するものである。
実質中央に配置された固定電極層と、前記固定電極層の
外側に位置する電子回路と、前記電子回路を構成する配
線が形成される層と同層で前記電子回路を実質囲んで成
るシールド配線と、前記シールド配線を露出した絶縁膜
と、前記シールド配線の露出領域を介して前記シールド
配線とコンタクトし、前記電子回路をカバーするシール
ドメタルと、前記固定電極層と対になってコンデンサを
形成する為の振動膜を取り付けるためのスペーサとを有
することで解決するものである。
【００１０】第４に、電子回路と電気的に接続され、前
記金属細線の接続部となるパッド電極上は、前記シール
ドメタルを除去したことで解決するものである。
記金属細線の接続部となるパッド電極上は、前記シール
ドメタルを除去したことで解決するものである。
【００１１】第５に、シールドメタルは、ＧＮＤに接地
されることで解決するものである。
されることで解決するものである。
【００１２】例えば、シールドメタルも含めて２層メタ
ル配線であれば、１層目のシールド配線、これを露出す
るスルーホールおよびシールドメタルで、前記電子回路
を完全シールドする事ができる。
ル配線であれば、１層目のシールド配線、これを露出す
るスルーホールおよびシールドメタルで、前記電子回路
を完全シールドする事ができる。
【００１３】
【発明の実施の形態】以下に本発明の実施の形態を図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
【００１４】図１はシールドメタルを示すための図であ
り、図２、図３は振動膜を取り付けた状態を示すための
図である。先ず、図３を用いて本発明の半導体装置の全
体像を説明する。
り、図２、図３は振動膜を取り付けた状態を示すための
図である。先ず、図３を用いて本発明の半導体装置の全
体像を説明する。
【００１５】概略２×２ｍｍの大きさを持つ半導体基板
１１の表面に、円形の固定電極層（固定電極層）１２が
形成されている。図では一点鎖線で示されている。この
固定電極層１２周辺の半導体基板１１表面には、通常の
半導体製造プロセスによって、インピーダンス変換用の
接合型又はＭＯＳ型のＦＥＴ素子Ｄと、バイポーラ型及
び／またはＭＯＳ型の能動素子、そして抵抗などの受動
素子が集積化され、前記ＦＥＴ素子Ｄと共に、増幅回路
やノイズキャンセル回路などの集積回路網が構成されて
いる。また、半導体基板１１の周辺部には、これらの集
積回路と外部回路との入出力を行うためのパッド電極２
０〜２３が配置されている。ここで採用したパッド電極
のサイズは、約０．１２ｍｍ×０．１２ｍｍである。
１１の表面に、円形の固定電極層（固定電極層）１２が
形成されている。図では一点鎖線で示されている。この
固定電極層１２周辺の半導体基板１１表面には、通常の
半導体製造プロセスによって、インピーダンス変換用の
接合型又はＭＯＳ型のＦＥＴ素子Ｄと、バイポーラ型及
び／またはＭＯＳ型の能動素子、そして抵抗などの受動
素子が集積化され、前記ＦＥＴ素子Ｄと共に、増幅回路
やノイズキャンセル回路などの集積回路網が構成されて
いる。また、半導体基板１１の周辺部には、これらの集
積回路と外部回路との入出力を行うためのパッド電極２
０〜２３が配置されている。ここで採用したパッド電極
のサイズは、約０．１２ｍｍ×０．１２ｍｍである。
【００１６】図３下図を参照して、固定電極層１２の周
囲を囲み、その周囲の電子回路を形成した領域の殆どの
領域をカバーするようにシールドメタル３３が形成さ
れ、更にこのシールドメタル３３の上には、ＰＩＸやＳ
ｉ3Ｎ4膜等のパッシベーション膜３４が形成されてい
る。ここでシールドメタル３３は、１．４μｍ厚でＡｌ
−Ｓｉから成っている。前述したこれらの材料は、限定
されるものではなく、通常に使用される導電材料、絶縁
材料が色々な都合、条件により選択されることは言うま
でもない。
囲を囲み、その周囲の電子回路を形成した領域の殆どの
領域をカバーするようにシールドメタル３３が形成さ
れ、更にこのシールドメタル３３の上には、ＰＩＸやＳ
ｉ3Ｎ4膜等のパッシベーション膜３４が形成されてい
る。ここでシールドメタル３３は、１．４μｍ厚でＡｌ
−Ｓｉから成っている。前述したこれらの材料は、限定
されるものではなく、通常に使用される導電材料、絶縁
材料が色々な都合、条件により選択されることは言うま
でもない。
【００１７】シールドメタル３３は、導電性を有するた
め、固定電極層１２の上に配置すると寄生容量を発生
し、またパッシベーション膜３４はコンデンサとしての
誘電体の厚みを増加させる。その為、固定電極層１２の
上からはパッシベーション膜３４とシールドメタル３３
とを取り除いている。
め、固定電極層１２の上に配置すると寄生容量を発生
し、またパッシベーション膜３４はコンデンサとしての
誘電体の厚みを増加させる。その為、固定電極層１２の
上からはパッシベーション膜３４とシールドメタル３３
とを取り除いている。
【００１８】ここでシールドメタル３３は、外部から浸
入する光を遮蔽するために設けられており、本実施の形
態では、Ａｌ−Ｓｉを採用している。しかし、材料は導
電性材料であれば良く、限定されない。またシールドメ
タル３３は、ＧＮＤに接地されている。
入する光を遮蔽するために設けられており、本実施の形
態では、Ａｌ−Ｓｉを採用している。しかし、材料は導
電性材料であれば良く、限定されない。またシールドメ
タル３３は、ＧＮＤに接地されている。
【００１９】パシベーション膜３４の上には、スペーサ
１４が配置されている。このスペーサ１４は、感光性樹
脂、例えばポリイミドから成り、ホトリソグラフィー技
術によりパターン化される。ここでは、ベイキング処理
された後で１３μｍの膜厚に成っている。
１４が配置されている。このスペーサ１４は、感光性樹
脂、例えばポリイミドから成り、ホトリソグラフィー技
術によりパターン化される。ここでは、ベイキング処理
された後で１３μｍの膜厚に成っている。
【００２０】スペーサ１４により、固定電極層１２とは
一定の間隔を隔てた振動膜１６が枠体１５と共に、半導
体基板１１上に取り付けられる。振動膜１６は、例えば
片面（ここでは裏側）にＮｉ、ＡｌまたはＴｉ等の薄膜
が形成された厚さ５〜１２．５μｍ程度の高分子膜であ
り、材料としては例えばＦＥＰまたはＰＦＡ等の高分子
材料である。また形状は円形である。
一定の間隔を隔てた振動膜１６が枠体１５と共に、半導
体基板１１上に取り付けられる。振動膜１６は、例えば
片面（ここでは裏側）にＮｉ、ＡｌまたはＴｉ等の薄膜
が形成された厚さ５〜１２．５μｍ程度の高分子膜であ
り、材料としては例えばＦＥＰまたはＰＦＡ等の高分子
材料である。また形状は円形である。
【００２１】実際の製造工程においては、半導体基板１
１の表面に形成する回路素子、半導体基板１１の上を被
覆する絶縁膜と電極配線、シールドメタル３３及びスペ
ーサ１４までが、通常の半導体プロセスによって半導体
ウェハに形成される。その後、半導体ウェハが個々のチ
ップに分離され、各々に対して枠１５付きの振動膜１６
が取り付けられる。半導体ウェハからチップへの分割
は、例えばダイシング装置によって分割される。この様
に分割した後で振動膜１６を取り付けるのは、ダイシン
グ工程による振動膜１６へのダメージの回避と、ダイシ
ング屑がスペーサ１４とスペーサ１４との間から固定電
極層１２上に進入することを防止する為である。
１の表面に形成する回路素子、半導体基板１１の上を被
覆する絶縁膜と電極配線、シールドメタル３３及びスペ
ーサ１４までが、通常の半導体プロセスによって半導体
ウェハに形成される。その後、半導体ウェハが個々のチ
ップに分離され、各々に対して枠１５付きの振動膜１６
が取り付けられる。半導体ウェハからチップへの分割
は、例えばダイシング装置によって分割される。この様
に分割した後で振動膜１６を取り付けるのは、ダイシン
グ工程による振動膜１６へのダメージの回避と、ダイシ
ング屑がスペーサ１４とスペーサ１４との間から固定電
極層１２上に進入することを防止する為である。
【００２２】斯様に振動膜１６が取り付けられた半導体
装置は、図４の構成と同様にパッケージ（カン）１１８
内に実装され、パッド電極２０〜２３がパッケージ１１
８内に形成された電極と金属細線を介して電気的に接続
される。当然であるが、パッケージ１１８内の電極は、
パッケージ１１８の外に延在され、実装基板の電極と固
着可能な構造となっている。例えば実装基板としては、
プリント基板、セラミック基板等がある。またパッケー
ジ１１８の上面には空孔１１６が設けられ、更に必要に
より布（クロス）１１７が貼り合わされる。また枠１５
が付いた振動膜１６までが取り付けられた半導体基板
は、パッケージ１１８に実装されずダイレクトに実装基
板に取り付けられても良い。尚、パッド電極２１はＶｃ
ｃ、パッド電極２２はＧＮＤ、パッド電極２０は出力端
子、パッド電極２３は入力端子である。
装置は、図４の構成と同様にパッケージ（カン）１１８
内に実装され、パッド電極２０〜２３がパッケージ１１
８内に形成された電極と金属細線を介して電気的に接続
される。当然であるが、パッケージ１１８内の電極は、
パッケージ１１８の外に延在され、実装基板の電極と固
着可能な構造となっている。例えば実装基板としては、
プリント基板、セラミック基板等がある。またパッケー
ジ１１８の上面には空孔１１６が設けられ、更に必要に
より布（クロス）１１７が貼り合わされる。また枠１５
が付いた振動膜１６までが取り付けられた半導体基板
は、パッケージ１１８に実装されずダイレクトに実装基
板に取り付けられても良い。尚、パッド電極２１はＶｃ
ｃ、パッド電極２２はＧＮＤ、パッド電極２０は出力端
子、パッド電極２３は入力端子である。
【００２３】図２を参照して、シールドメタル３３の下
部は、具体的には以下のように成っている。
部は、具体的には以下のように成っている。
【００２４】符号３０は、５０００Å〜１００００Åの
ＳｉＯ２膜で例えばＣＶＤまたは熱酸化により成り、一
層目の配線３１の下層に位置する膜である。ここではメ
タル配線が２層で成るため、Ｓｉ半導体基板の上に形成
される膜である。固定電極層１２は、一層目の配線３１
と同時に形成され、約７０００Åで、材料は、例えばＡ
ｌ−Ｓｉである。ここで一層目の配線は、前記能動素子
や集積回路網に用いられるものであり、トランジスタ、
コンデンサまたは抵抗等の電極およびこれらを接続する
配線となる。そしてこの上には、約４０００ÅのＳｉ3
Ｎ4膜からなる絶縁膜３２が形成されている。
ＳｉＯ２膜で例えばＣＶＤまたは熱酸化により成り、一
層目の配線３１の下層に位置する膜である。ここではメ
タル配線が２層で成るため、Ｓｉ半導体基板の上に形成
される膜である。固定電極層１２は、一層目の配線３１
と同時に形成され、約７０００Åで、材料は、例えばＡ
ｌ−Ｓｉである。ここで一層目の配線は、前記能動素子
や集積回路網に用いられるものであり、トランジスタ、
コンデンサまたは抵抗等の電極およびこれらを接続する
配線となる。そしてこの上には、約４０００ÅのＳｉ3
Ｎ4膜からなる絶縁膜３２が形成されている。
【００２５】シールドメタル３３は、図３の様にスルー
ホールＴＨを介してダイレクトに、ＧＮＤに印加された
拡散領域（ここではバイポーラで形成してあるため分離
領域４１）とコンタクトしてもよいし、図２の様に、一
層目のシールド配線４０を介し半導体基板のＧＮＤ領域
（ここではＰ＋型の分離領域４１）とコンタクトしても
良い。図２では、シールドメタル３３も含めて２層メタ
ル（配線は一層メタル）で構成されているので、上層が
シールドメタル３３、下層が配線３１やシールド配線４
０となっている。集積化される半導体素子数等によって
は、３層メタル配線、４層メタル配線…が必要となる
が、これらの場合は、最上層をシールドメタルとし、そ
のほかは、配線、電極等として活用される。また前述し
た絶縁膜３０、３２も、これ以外にＴＥＯＳ膜等の積層
体等色々考えられる事は言うまでもない。
ホールＴＨを介してダイレクトに、ＧＮＤに印加された
拡散領域（ここではバイポーラで形成してあるため分離
領域４１）とコンタクトしてもよいし、図２の様に、一
層目のシールド配線４０を介し半導体基板のＧＮＤ領域
（ここではＰ＋型の分離領域４１）とコンタクトしても
良い。図２では、シールドメタル３３も含めて２層メタ
ル（配線は一層メタル）で構成されているので、上層が
シールドメタル３３、下層が配線３１やシールド配線４
０となっている。集積化される半導体素子数等によって
は、３層メタル配線、４層メタル配線…が必要となる
が、これらの場合は、最上層をシールドメタルとし、そ
のほかは、配線、電極等として活用される。また前述し
た絶縁膜３０、３２も、これ以外にＴＥＯＳ膜等の積層
体等色々考えられる事は言うまでもない。
【００２６】本発明の特徴を図１に示す。つまりシール
ドメタル３３とスルーホールＴＨを活用し、固定電極層
１２の周囲と半導体基板１１の周囲で成る領域に形成さ
れた電子回路を光的、電気的にシールドする事にある。
同図ではハッチングされたラインがスルーホールＴＨ、
スルーホールＴＨにより囲まれた領域が電子回路の形成
領域５０である。第１に、外部の空孔から進入し、そし
て振動膜１６を通過して進入する光、あるいは振動膜１
６と半導体基板１１との隙間から進入する光は、シール
ドメタル３３によって遮蔽され、その下部に形成した電
子回路までは達しない。第２に、絶縁膜３２に開口部即
ちスルーホールＴＨを設け、その内部をシールドメタル
３３と同じ遮光性の材料で埋設することにより、垂直方
向だけでなく、半導体基板１１に対して水平方向に乱反
射して進入する光に対しても、これを遮断する構造とし
た（図２矢印参照）。第３に、スルーホールＴＨが電子
回路の形成領域５０の周囲を完全に取り囲むように配置
することで、シールドメタル３３の遮光機能を一層完全
なものとした。これらの遮光機能により、電子回路の誤
動作を防止するものである。
ドメタル３３とスルーホールＴＨを活用し、固定電極層
１２の周囲と半導体基板１１の周囲で成る領域に形成さ
れた電子回路を光的、電気的にシールドする事にある。
同図ではハッチングされたラインがスルーホールＴＨ、
スルーホールＴＨにより囲まれた領域が電子回路の形成
領域５０である。第１に、外部の空孔から進入し、そし
て振動膜１６を通過して進入する光、あるいは振動膜１
６と半導体基板１１との隙間から進入する光は、シール
ドメタル３３によって遮蔽され、その下部に形成した電
子回路までは達しない。第２に、絶縁膜３２に開口部即
ちスルーホールＴＨを設け、その内部をシールドメタル
３３と同じ遮光性の材料で埋設することにより、垂直方
向だけでなく、半導体基板１１に対して水平方向に乱反
射して進入する光に対しても、これを遮断する構造とし
た（図２矢印参照）。第３に、スルーホールＴＨが電子
回路の形成領域５０の周囲を完全に取り囲むように配置
することで、シールドメタル３３の遮光機能を一層完全
なものとした。これらの遮光機能により、電子回路の誤
動作を防止するものである。
【００２７】尚、スルーホールＴＨを埋設する遮光性の
材料が、半導体基板１１の表面まで達している方が、遮
光機能が完全であることはいうまでもない。半導体基板
１１の表面まで貫通させる手法として、図３に示したよ
うにシールドメタル３３の材料を絶縁膜３２表面から半
導体基板１１表面まで直接的に埋め込む手法と、図２に
示したように多層配線構造を利用した手法とがあること
は先に述べたとおりである。そして、図２に示した場合
ではシールド配線４０までもが、電子回路の形成領域５
０を取り囲むことが望ましい。
材料が、半導体基板１１の表面まで達している方が、遮
光機能が完全であることはいうまでもない。半導体基板
１１の表面まで貫通させる手法として、図３に示したよ
うにシールドメタル３３の材料を絶縁膜３２表面から半
導体基板１１表面まで直接的に埋め込む手法と、図２に
示したように多層配線構造を利用した手法とがあること
は先に述べたとおりである。そして、図２に示した場合
ではシールド配線４０までもが、電子回路の形成領域５
０を取り囲むことが望ましい。
【００２８】即ち、分離領域４１とシールド配線４０、
及びシールド配線４０が分離領域４１にコンタクトする
為の開口部となるコンタクトホールＣＨが、スルーホー
ルＴＨのパターンと同様のパターンで形成される。そし
てシールド配線４０上に形成された絶縁膜３２の上には
シールドメタル３３が形成される。絶縁膜３２には、シ
ールド配線４０を露出するスルーホールＴＨが形成さ
れ、このスルーホールＴＨを介してシールドメタル３３
と分離領域４１が電気的に接続されている。尚、パッド
電極２０〜２３から延在する一層目の配線と交差する箇
所は、部分的にシールド配線４０等が取り除かれ、取り
除かれた領域を前記一層目の配線が通過している。分離
領域４１とシールドメタル３３とを電気的に接続するこ
とは、シールドメタル３３に接地電位ＧＮＤを接続する
ことになる。
及びシールド配線４０が分離領域４１にコンタクトする
為の開口部となるコンタクトホールＣＨが、スルーホー
ルＴＨのパターンと同様のパターンで形成される。そし
てシールド配線４０上に形成された絶縁膜３２の上には
シールドメタル３３が形成される。絶縁膜３２には、シ
ールド配線４０を露出するスルーホールＴＨが形成さ
れ、このスルーホールＴＨを介してシールドメタル３３
と分離領域４１が電気的に接続されている。尚、パッド
電極２０〜２３から延在する一層目の配線と交差する箇
所は、部分的にシールド配線４０等が取り除かれ、取り
除かれた領域を前記一層目の配線が通過している。分離
領域４１とシールドメタル３３とを電気的に接続するこ
とは、シールドメタル３３に接地電位ＧＮＤを接続する
ことになる。
【００２９】また固定電極層１２と振動膜１６とは、形
状が一致し、完全に重畳していればその容量値を減らす
ことなくコンデンサとして実現できる。しかし固定電極
層１２と振動膜１６とをずらすことなく配置することは
実質不可能である。そのため、振動膜１６のサイズは固
定電極層１２のサイズよりも大きく形成され、振動膜１
６が若干ずれても、固定電極層１２は、振動膜１６と完
全に重畳する構成を採用している。
状が一致し、完全に重畳していればその容量値を減らす
ことなくコンデンサとして実現できる。しかし固定電極
層１２と振動膜１６とをずらすことなく配置することは
実質不可能である。そのため、振動膜１６のサイズは固
定電極層１２のサイズよりも大きく形成され、振動膜１
６が若干ずれても、固定電極層１２は、振動膜１６と完
全に重畳する構成を採用している。
【００３０】振動膜１６は、コンデンサの一方の電極で
あり、電荷が貯まっているため、電子回路の配線や電極
には、振動膜１６が重畳することに依る寄生容量が発生
し、この寄生容量が原因で電圧が変動したり、ノイズが
浸入したりするが、シールドメタル３３が電子回路（配
線３１）をシールドしているため、この寄生容量は無く
なる。
あり、電荷が貯まっているため、電子回路の配線や電極
には、振動膜１６が重畳することに依る寄生容量が発生
し、この寄生容量が原因で電圧が変動したり、ノイズが
浸入したりするが、シールドメタル３３が電子回路（配
線３１）をシールドしているため、この寄生容量は無く
なる。
【００３１】またこのシールドメタル３３は、振動膜１
６と同電位にしてある。振動膜１６は、パッケージのＧ
ＮＤ端子と接続されるため、シールドメタル３３は、前
記パッケージのＧＮＤ端子と電気的に接続されるか、あ
るいはシールドメタル３３は、図２のように分離領域４
１を介してＧＮＤに接地される。
６と同電位にしてある。振動膜１６は、パッケージのＧ
ＮＤ端子と接続されるため、シールドメタル３３は、前
記パッケージのＧＮＤ端子と電気的に接続されるか、あ
るいはシールドメタル３３は、図２のように分離領域４
１を介してＧＮＤに接地される。
【００３２】
【発明の効果】以上説明したように、シールドメタル３
３を設けることで、電子回路内への光の浸入が防止で
き、更には振動膜１６と電子回路間との寄生容量も無く
すことができる。特に、シールドメタル３３、シールド
配線４０も含めて複数の配線層で構成すれば、最上層の
シールドメタル３３、シールド配線４０、及びシールド
メタルの材料が埋め込まれるスルーホールＴＨとで、前
記電子回路を完全にシールドする事ができる。従って半
導体基板１１に対して垂直方向から進入する光に対して
のみならず、乱反射によって水平方向から進入する光に
対しても遮光できる。これにより、電子回路の誤動作を
防止できる。
３を設けることで、電子回路内への光の浸入が防止で
き、更には振動膜１６と電子回路間との寄生容量も無く
すことができる。特に、シールドメタル３３、シールド
配線４０も含めて複数の配線層で構成すれば、最上層の
シールドメタル３３、シールド配線４０、及びシールド
メタルの材料が埋め込まれるスルーホールＴＨとで、前
記電子回路を完全にシールドする事ができる。従って半
導体基板１１に対して垂直方向から進入する光に対して
のみならず、乱反射によって水平方向から進入する光に
対しても遮光できる。これにより、電子回路の誤動作を
防止できる。
【００３３】また、シールドメタル３３と電子回路間の
寄生容量の発生を防止することにより、該寄生容量に起
因するノイズや誤動作の発生を防止できる。
寄生容量の発生を防止することにより、該寄生容量に起
因するノイズや誤動作の発生を防止できる。
【図１】本発明の半導体装置を説明する図である。
【図２】図１のＡ−Ａ線に於ける断面図である。
【図３】振動膜を取り付けた状態を示すための図であ
る。
る。
【図４】従来の半導体装置を説明するための図である。
１１ 半導体基板
１２ 固定電極層
１４ スペーサ
１６ 振動膜
３３ シールドメタル
ＴＨ スルーホール
ＣＨ コンタクトホール
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大林 義昭
大阪府八尾市北久宝寺１丁目４番33号
ホシデン株式会社内
(72)発明者 安田 護
大阪府八尾市北久宝寺１丁目４番33号
ホシデン株式会社内
(72)発明者 佐伯 真一
大阪府八尾市北久宝寺１丁目４番33号
ホシデン株式会社内
(72)発明者 大澤 周治
大阪府八尾市北久宝寺１丁目４番33号
ホシデン株式会社内
(56)参考文献 特開 平７−184297（ＪＰ，Ａ)
特開 平１−192168（ＪＰ，Ａ)
特開 平４−316362（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04R 19/04
G01H 11/06
H01L 29/84
Claims (6)
- 【請求項１】 半導体基板の表面に形成した固定電極層
と、前記固定電極層周囲の前記半導体基板表面に形成し
た電子回路および該電子回路に接続する配線と、前記固
定電極層と対を成してコンデンサを形成する振動膜を取
り付けるためのスペーサとを具備し、前記電子回路および前記配線の少なくとも一部と、前記
振動膜との間にシールドメタルを設けることを特徴とす
る半導体装置。 - 【請求項２】 前記電子回路を実質的に囲んで形成され
る導電性材料から成るシールド配線と、前記シールド配
線を覆う絶縁膜と、前記シールド配線の表面を露出する
前記絶縁膜の開口部とをさらに具備し、前記開口部を介
して前記シールドメタルと前記シールド配線とを電気的
に接続したことを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 半導体基板と、前記半導体基板の実質中
央に配置された固定電極層と、前記固定電極層の外側に
位置する電子回路と、前記電子回路において各回路素子
間を接続するための電極配線と、前記電極配線と同層の
配線層からなり、前記電子回路を実質的に囲むシールド
配線と、 前記シールド配線の表面を露出する絶縁膜の開口部と、前記固定電極層の周囲の半導体基板の上に、前記固定電
極層と対を成してコンデンサを形成する振動膜を取り付
けるためのスペーサと、 前記電子回路および前記電極配線の少なくとも一部およ
び前記シールド配線の少なくとも一部と、前記振動膜と
の間に配置され、前記開口部を介して前記シールド配線
と電気的に接続するシールドメタルを具備することを特
徴とする半導体装置。 - 【請求項４】 前記電子回路の外部接続電極となるパッ
ド電極をさらに具備し、前記パッド電極上は前記シール
ドメタルが除去されていることを特徴とした請求項１か
ら請求項３のいずれかに記載の半導体装置。 - 【請求項５】 前記シールドメタルは、接地電位ＧＮＤ
に接続されることを特徴とした請求項１から請求項３の
いずれかに記載の半導体装置。 - 【請求項６】 半導体基板の表面に形成した固定電極層
と、前記固定電極層周囲の前記半導体基板表面に形成し
た電子回路と、該電子回路に接続する配線と、前記固定
電極層と対を成してコンデンサを形成する振動膜を取り
付けるためのスペーサとを具備し、前記電子回路を形成した領域の半導体基板の表面が絶縁
膜で被覆され、 前記電子回路および前記配線の少なくとも一部と、前記
振動膜との間にシールドメタルを設け、 前記電子回路を形成した領域を囲むように、前記シール
ドメタルと同等の素材が前記半導体基板の表面まで連続
する箇所を設けたことを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28254499A JP3478768B2 (ja) | 1999-10-04 | 1999-10-04 | 半導体装置 |
| TW089118441A TW498697B (en) | 1999-10-04 | 2000-09-08 | Semiconductor device |
| KR1020000057800A KR100351600B1 (ko) | 1999-10-04 | 2000-10-02 | 반도체 장치 |
| EP00308744A EP1091617A3 (en) | 1999-10-04 | 2000-10-04 | Semiconductor device |
| US09/679,117 US6417560B1 (en) | 1999-10-04 | 2000-10-04 | Semiconductor device |
| CNB001292994A CN1175710C (zh) | 1999-10-04 | 2000-10-08 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28254499A JP3478768B2 (ja) | 1999-10-04 | 1999-10-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001112095A JP2001112095A (ja) | 2001-04-20 |
| JP3478768B2 true JP3478768B2 (ja) | 2003-12-15 |
Family
ID=17653862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28254499A Expired - Fee Related JP3478768B2 (ja) | 1999-10-04 | 1999-10-04 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6417560B1 (ja) |
| EP (1) | EP1091617A3 (ja) |
| JP (1) | JP3478768B2 (ja) |
| KR (1) | KR100351600B1 (ja) |
| CN (1) | CN1175710C (ja) |
| TW (1) | TW498697B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3445536B2 (ja) * | 1999-10-04 | 2003-09-08 | 三洋電機株式会社 | 半導体装置 |
| JP3940679B2 (ja) * | 2003-01-16 | 2007-07-04 | シチズン電子株式会社 | エレクトレットコンデンサマイクロホン |
| JP4099672B2 (ja) * | 2004-12-21 | 2008-06-11 | セイコーエプソン株式会社 | 半導体装置 |
| WO2007026782A1 (ja) * | 2005-08-30 | 2007-03-08 | Yamaha Corporation | コンデンサマイクロホン及びコンデンサマイクロホンの製造方法 |
| US8530985B2 (en) * | 2010-03-18 | 2013-09-10 | Chia-Ming Cheng | Chip package and method for forming the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343064A (en) * | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
| US4993072A (en) * | 1989-02-24 | 1991-02-12 | Lectret S.A. | Shielded electret transducer and method of making the same |
| JPH1188992A (ja) | 1997-09-03 | 1999-03-30 | Hosiden Corp | 集積型容量性変換器及びその製造方法 |
| TW387198B (en) * | 1997-09-03 | 2000-04-11 | Hosiden Corp | Audio sensor and its manufacturing method, and semiconductor electret capacitance microphone using the same |
-
1999
- 1999-10-04 JP JP28254499A patent/JP3478768B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-08 TW TW089118441A patent/TW498697B/zh not_active IP Right Cessation
- 2000-10-02 KR KR1020000057800A patent/KR100351600B1/ko not_active IP Right Cessation
- 2000-10-04 EP EP00308744A patent/EP1091617A3/en not_active Withdrawn
- 2000-10-04 US US09/679,117 patent/US6417560B1/en not_active Expired - Fee Related
- 2000-10-08 CN CNB001292994A patent/CN1175710C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1175710C (zh) | 2004-11-10 |
| TW498697B (en) | 2002-08-11 |
| CN1291065A (zh) | 2001-04-11 |
| EP1091617A2 (en) | 2001-04-11 |
| US6417560B1 (en) | 2002-07-09 |
| JP2001112095A (ja) | 2001-04-20 |
| EP1091617A3 (en) | 2004-10-20 |
| KR100351600B1 (ko) | 2002-09-05 |
| KR20010070119A (ko) | 2001-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100348546B1 (ko) | 반도체 장치, 반도체 일렉트레트 컨덴서 마이크로폰 및반도체 일렉트레트 컨덴서 마이크로폰의 제조 방법 | |
| US9096424B2 (en) | Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof | |
| JP6288111B2 (ja) | 弾性波フィルタデバイス | |
| JP5178569B2 (ja) | 固体撮像装置 | |
| TW200829058A (en) | Microphone and microphone mounting structure | |
| GB2528872A (en) | Integrated MEMS transducer and circuitry | |
| US20080164888A1 (en) | Electrostatic capacity sensor | |
| EP0661744B1 (en) | Semiconductor integrated circuit device | |
| JP3478768B2 (ja) | 半導体装置 | |
| JP3445536B2 (ja) | 半導体装置 | |
| JPH11204699A (ja) | 半導体装置とその製造方法と電子装置 | |
| JP2008136195A (ja) | コンデンサマイクロホン | |
| JP3373816B2 (ja) | 半導体装置 | |
| JP2008118258A (ja) | コンデンサマイクロホン | |
| JPH06163868A (ja) | ホトダイオード内蔵半導体装置 | |
| JP2005057645A (ja) | エレクトレットコンデンサマイクロホン | |
| JP3817859B2 (ja) | 撮像装置 | |
| JPH09293847A (ja) | ホトダイオード内蔵集積回路 | |
| JP2021154438A (ja) | Ｍｅｍｓデバイス | |
| JP2000200892A (ja) | ホトダイオード内蔵半導体装置 | |
| JPH04179126A (ja) | シールド構造をもつ半導体集積回路装置 | |
| JP2003347506A (ja) | チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ | |
| JPH09321271A (ja) | ホトダイオード内蔵集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |