JP3373816B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3373816B2
JP3373816B2 JP28254399A JP28254399A JP3373816B2 JP 3373816 B2 JP3373816 B2 JP 3373816B2 JP 28254399 A JP28254399 A JP 28254399A JP 28254399 A JP28254399 A JP 28254399A JP 3373816 B2 JP3373816 B2 JP 3373816B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode layer
fixed electrode
spacer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28254399A
Other languages
English (en)
Other versions
JP2001110844A (ja
Inventor
重明 大川
敏幸 大古田
義昭 大林
護 安田
真一 佐伯
周治 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Corp
Sanyo Electric Co Ltd
Original Assignee
Hosiden Corp
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Corp, Sanyo Electric Co Ltd filed Critical Hosiden Corp
Priority to JP28254399A priority Critical patent/JP3373816B2/ja
Publication of JP2001110844A publication Critical patent/JP2001110844A/ja
Application granted granted Critical
Publication of JP3373816B2 publication Critical patent/JP3373816B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンデンサマイク
ロホンなどに用いられる、半導体装置に関する。
【０００２】
【従来の技術】携帯電話には、小型化が容易なエレクト
レットコンデンサマイクロホンが多用されている。この
方式として、例えば特開平１１−８８９９２号公報があ
る。この公報には、半導体基板上に固定電極層を形成
し、該固定電極層上にスペーサを介して振動膜を取り付
けた例が記載されている。
【０００３】その構造を図４に示す。シリコン半導体基
板１１１の表面に固定電極層１１２、絶縁膜１１３、ス
ペーサ１１４及び振動膜１１５が積層されたものであ
り、この積層体が空孔１１６を有するパッケージ１１８
に実装されている。尚、符号１１７は、布（クロス）で
あり、必要により設けられる。半導体基板１１１の表面
にはインピーダンス変換用の接合型ＦＥＴ素子と、更に
アンプ回路やノイズキャンセル回路などが、通常の半導
体プロセスによって集積化されている。振動膜１１５と
固定電極層１１２でコンデンサが形成され、空振動が振
動膜１１５を振動させることにより、コンデンサの容量
値が変化し、この容量値の変化が前記ＦＥＴ素子に入力
されて電気信号に変換されている。
【０００４】
【発明が解決しようとする課題】前記構成に於いて、マ
イクロホンの出力を大きくするには、コンデンサの容量
値を大きくする必要がある。そのため、固定電極層１１
２と振動膜１１５とを可能な限り大きくし、その重畳面
積を大きくしなければならない。更には固定電極層１１
２と振動膜１１５の間隔を小さくしなければならない。
【０００５】故に、半導体基板１１１上の固定電極層１
１２は、その大部分の面積を占有し、余白箇所に集積化
する素子を配置しなければならない。
【０００６】しかしながら、固定電極層１１２の面積を
拡大してマイクロホンの出力を大きくするには、半導体
基板自身のサイズを大きくする必要があり、製造コスト
を押し上げる欠点があった。
【０００７】また図４に於いて、スペーサ１１４は、前
記振動膜１１５の全周に配置されているため、固定電極
層１１２、スペーサ１１４および振動膜１１５で構成さ
れる空間は、密閉されている。密閉空間では空気の出入
りが無いため、振動膜１１５が振動しずらく、外からの
音が振動膜１１５に伝わっても振動膜の振動が小さいた
めに、その出力が大きくとれない問題があった。
【０００８】
【課題を解決するための手段】本発明は、上述した課題
に鑑みて成されたものであり、第１に、スペーサとその
直近の半導体基板の側辺との間にパッド電極を配置する
事で解決するものである。
【０００９】第２に、電子回路を集積させた半導体基板
と、前記半導体基板の表面に形成した固定電極層と、前
記固定電極層の周囲に設けたスペーサとを具備し、前記
スペーサとその直近の前記半導体基板の側辺との間にパ
ッド電極を設ける事で解決するものである。
【００１０】第３に、振動膜が配置されるべき領域の外
側で、且つスペーサとスペーサの間の領域を回避した箇
所の前記半導体基板上に、パッド電極を設ける事で解決
するものである。
【００１１】第４に、振動膜と重畳しない半導体基板の
角部またはその近傍に前記パッド電極が設けられる事で
解決するものである。
【００１２】第５に、パッド電極には、電気的接続手段
が設けられる事で解決するものである。
【００１３】第６に、前記電気的接続手段は、金属細線
であり、前記金属細線は、半導体基板の外側に設けられ
た電極と接続される事で解決するものである。
【００１４】図１に示すように、スペーサとスペーサと
の間を離間させることで、振動膜の下にある空間とその
外部との空気の出入りを改善した。またパッド電極は、
前記スペーサ、半導体基板の角部および点線で囲まれた
領域に配置されているので、パッド電極に接続された金
属細線は、上記空気の出入りを妨害しない。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。
【００１６】図１は本発明の半導体装置を示す平面図で
あり、且つ振動膜と金属細線が形成された状態を示して
いる。概略２×２ｍｍの大きさを持つ半導体基板１１の
表面に、直径が１．５ｍｍ程度の円形の固定電極層１２
が形成されている。固定電極層１２の外側には、通常の
半導体製造プロセスによって、インピーダンス変換用の
接合型又はＭＯＳ型のＦＥＴ素子Ｄと、バイポーラ型及
び／またはＭＯＳ型の能動素子、そして抵抗などの受動
素子が集積化され、前記ＦＥＴ素子Ｄと共に、増幅回路
やノイズキャンセル回路などの集積回路網が構成されて
いる。また、半導体基板１１の周辺には、集積回路と外
部回路を接続するパッド電極２０〜２３が配置されてい
る。ここで採用したパッド電極のサイズは、約０．１２
ｍｍ×０．１２ｍｍである。
【００１７】図１の下図では、符号３０は、５０００Å
〜１００００ÅのＳｉ酸化膜で、固定電極層１２および
一層目の配線３１の下層に位置する絶縁膜である。固定
電極層１２は、一層目の配線３１と同時に形成され、約
７０００Åの厚さである。材料は、例えばＡｌ−Ｓｉで
ある。ここで一層目の配線３１は、前記能動素子や受動
素子等と接続され、集積回路が形成されている。そして
固定電極層１２および一層目の配線３１の上には、約４
０００ÅのＳｉ窒化膜等からなる絶縁膜３２が形成され
ている。
【００１８】また固定電極層１２の周囲を囲み、前記集
積回路網をカバーするようにシールドメタル３３が形成
され、更にこのシールドメタル３３の上には、ポリイミ
ド系絶縁膜やＳｉ窒化膜等のパッシベーション膜３４が
形成されている。ここでシールドメタル３３は、１．４
μｍの厚みを有し、Ａｌ−Ｓｉで構成されている。
【００１９】また、シールドメタル３３、パッシベーシ
ョン膜３４は、固定電極層１２の殆どの領域に於いて取
り除かれている。理由は、固定電極層１２とシールドメ
タル３３との間に発生する寄生容量を増大させないため
である。
【００２０】ここでシールドメタル３３は、本半導体装
置が振動板１６と共に空気振動が伝達可能なパッケージ
に収納された場合に、外部から浸入する光を遮蔽するた
め、更には外部からの不要輻射ノイズをシールドするた
めに設けられているので、Ａｌ−Ｓｉに限定されず、遮
光性と導電性を持つ材料であれば良い。
【００２１】また、遮光しきれない光の浸入により、半
導体基板１１内部に暗電流が発生するため、該暗電流を
吸収する為のＧＮＤ電極を半導体基板１１表面に設け
る。そして、該ＧＮＤ電極とシールド電極３３とを接続
することによって、シールドメタル３３にＧＮＤ電位を
印加するのが簡便である。即ち、前記シールドメタル３
３は、一層目の配線３１と接続され、この配線３１を介
して半導体基板の前記ＧＮＤ領域に電気接続している。
またシールドメタル３３は、一層目の配線３１を介さず
に前記ＧＮＤ領域と直接コンタクトしてもよい。ここで
ＧＮＤ領域は、この半導体装置がバイポーラ型集積回路
であれば、素子間分離を行うためのＰ＋型分離領域とす
るのが簡便である。
【００２２】本実施の形態では、シールドメタルも含め
て２層メタルで構成されるため、上層がシールドメタ
ル、下層が配線となっている。しかし本半導体装置に作
り込まれる半導体素子数、チップサイズによっては、３
層メタル配線、４層メタル配線…で形成されても良い。
この場合は、最上層がシールドメタルとなり、残りの下
層のメタルは、配線、電極等として活用される。
【００２３】シールドメタル３３を覆うパッシベーショ
ン膜３４の上には、複数個のスペーサ１４が形成されて
いる。このスペーサ１４は、ポリイミド等の感光性樹脂
からなり、ホトリソグラフィー技術により固定電極層１
２の周囲の半導体基板１１上に位置するように、パター
ニングされている。ここでは、パターニングされた後
に、ベイキング処理により硬化され、縦×横が０．２ｍ
ｍ×０．５ｍｍ程度、厚みが約１３μｍに成っている。
スペーサ１４とパッド電極２３との離間距離は、約０．
６ｍｍである。また、スペーサ１４とスペーサ１４との
間隔は、前記０．６ｍｍの倍以上の距離を持つ。スペー
サ１４の形状は、枠１５の幅と形状に合致するような円
弧形状、あるいは枠１５内に収まるような４角形等が望
ましい。
【００２４】半導体基板１１表面の集積回路網、パッシ
ベーション膜３４、スペーサ１４等までが、通常の半導
体プロセスによって半導体ウェハに形成される。そし
て、ダイシングにより半導体ウェハを個々の半導体チッ
プに分離し、分離した半導体チップの各々に、枠体１５
と共に振動板１６が取り付けられる。仮に半導体ウェハ
の状態で、振動膜１６を取り付けてからダイシングする
と、ダイシング工程による振動膜１６へのダメージが危
惧される他、振動膜１６下部への異物の進入が危惧され
る。尚、枠１５は、スペーサ１４に対して正確に位置あ
わせされる。スペーサ１４が枠体１５よりも内側の振動
膜１６に接すると、振動膜１６の振動を妨げるからであ
る。
【００２５】ここで振動膜は、例えば片面にＮｉ、Ａｌ
またはＴｉ等の電極材料が形成された厚さ５μｍ〜１
２．５μｍ程度の高分子膜である。材料としては例えば
ＦＥＰまたはＰＦＡ等の高分子材料が用いられる。光に
対する透過率が数％〜１０％程度の、完全な遮光性は持
たない膜である。
【００２６】斯様に振動膜１６が一体化された半導体装
置は、従来例と同様に空気振動が通過可能なる空孔を持
つパッケージ内に実装される。電極パッド２０〜２３
は、パッケージに形成された電極に対して金属細線Ｗ１
〜Ｗ４によって電気的に接続される。そして、パッケー
ジに形成された電極は、パッケージの外に延在され、実
装基板の電極と固着できる構造となっている。ここで符
号２１は、Ｖｃｃ、２２は、ＧＮＤ、２０は、出力端
子、２３は、入力端子である。またパッケージに設けた
空孔は、必要により布（クロス）で覆われる。
【００２７】本発明の特徴は、スペーサ１４とパッド電
極２０〜２３の位置関係にある。これは、本願がスペー
サ１４を複数個に分離し、スペーサ１４とスペーサ１４
との隙間を介して振動膜１６下部の空間１７と外部との
間で空気が移動可能な構造にしたことに起因する。この
構造により、振動板１６が上下に振動しやすい構造と
し、入力された音声信号に対する出力信号を大に出来る
ものである。振動板１６の取り付け強度と平行度の点か
ら考えれば、スペーサ１４の面積は大きい方が良い。し
かし、空気が移動する際の空気抵抗を考えれば、スペー
サ１４の面積を小さくして開口部分を大にした方が良
い。スペーサ１４の大きさとスペーサ１４との間隔は、
これらのバランスを考慮した上で選択される。
【００２８】図２を参照して、パッド電極２０に接続さ
れる金属細線Ｗ１としては、例えば３０μｍφのＡｌワ
イヤーを採用している。この時ボールボンディング技術
を用いることから、先端のボール部５０は、厚みが最大
３０μｍ、平面的には縦横１００μｍの円またはつぶれ
た円になる。スペーサ１４の厚みは約１３μｍ程度と極
め薄いので、空気の移動（符号５１参照）は１３μ程度
の極めて狭い開口部分を介して行われることになる。そ
のため、空気の移動５１は比較的大きな抵抗を伴うもの
である。
【００２９】この様な状況であるにもかかわらず、スペ
ーサ１４とスペーサ１４との間にボール部５０を配置す
ると、少なからず空気の移動５１を阻害する障害物とな
る。従って本発明は、金属細線Ｗ１〜Ｗ４を配置する為
のパッド電極２０〜２３を、固定電極層１２の中心から
見て、前記スペーサ１４の陰となる領域に配置すること
にある。即ち上記空気の移動５１を行う開口部から前記
パッド電極を排除することにより、無用な空気抵抗の増
大を防止したものである。尚、スペーサ１４の陰の位置
とは、図１において、固定電極層１２の中心点Ｓからス
ペーサ１４の両端に延びた点線５２、５３で挟まれた領
域で、且つスペーサ１４に対して固定電極層１２とは反
対側の領域のことを言う。
【００３０】更に、４角形の半導体基板１１と円形の振
動板１６との組み合わせであれば、パッド電極２０〜２
３とスペーサ１４とを半導体基板１１の４隅に配置する
ことにより、半導体基板１１の無用なチップサイズの増
大をも防止する事が出来る。この場合、固定電極層１２
は半導体基板１１の概略中央に配置され、スペーサ１４
とパッド電極２０〜２３は、半導体チップ１１の対角線
上に配置され、そしてスペーサ１４は固定電極層１２と
パッド電極２０〜２３との間に配置されることになる。
【００３１】図３に本発明の第２の実施の形態を示し
た。図３では、スペーサ１４が枠１５から外側へ突出す
るように配置されている。但しパッド電極２０〜２３は
避けて設けられている。この構造は、スペーサ１４が外
側に拡大されているので、枠１５（振動板１６）と固定
電極層１２との位置合わせに要求される精度を、若干緩
和することが出来る。
【００３２】続いてコンデンサマイクロホンに供される
本発明の半導体装置、及び該半導体装置を用いたコンデ
ンサマイクロホンの製造方法について簡単に説明する。
【００３３】まず半導体ウェハを準備し、通常の半導体
プロセス技術を使って、半導体ウェハ内の多数の半導体
チップに相当する箇所の各々に、インピーダンス変換用
の素子Ｄや前述した集積回路網を形成する為の回路素子
を形成する。この時、これらの素子は、後に固定電極層
１２が配置されるため、これを回避した領域の半導体基
板１１上に形成される。
【００３４】そして半導体基板１１の表面を被覆するＳ
ｉ酸化膜３０の上に、前記回路素子間を結線するための
電極や配線３１が形成されると共に、固定電極層１２が
形成される。
【００３５】そして配線３１及び固定電極層１２を被覆
する絶縁膜３２を形成し、シールドメタル３３を形成
し、更にシールドメタル３３を被覆するパッシベーショ
ン膜３４を形成し、更にその上に、感光性ポリイミド膜
がパターニングされて成るスペーサ１４を形成する。ス
ペーサ１４は、固定電極層１２の周囲のパッシベーショ
ン膜３４の上に形成される。
【００３６】以上のプロセスにより、スペーサ１４まで
が形成された半導体装置が半導体ウェハに複数形成され
る。
【００３７】続いて、半導体ウェハがダイシングされて
個々の半導体装置として分離され、この後で、前記半導
体装置をパッケージ１１８の中に実装する。また、半導
体装置の電極パッド２０乃至２３とパッケージ１１８に
形成された電極が金属細線Ｗ１〜Ｗ４を介して接続され
る。
【００３８】更には、スペーサ１４に振動膜１６が設置
される。電極パッド２０乃至２３は、振動膜１６が配置
されるべき領域を避けて設けられてあるため、振動膜１
６と金属細線Ｗ１〜Ｗ４は接触せずに配置できる。
【００３９】そして、パッケージ１１８の蓋をして、半
導体装置を収納したコンデンサマイクロホンが完成す
る。尚、枠１５と振動板１４とを半導体基板１１上に一
体化した後に、パッケージ内に収納するような組み立て
工程でもよい。
【００４０】
【発明の効果】以上説明したように、スペーサ１４の裏
側にパッド電極２０〜２３を配置する事で、パッド電極
２０〜２３に接続される接続手段（例えば金属細線のボ
ール部５０）が原因で発生する空気抵抗を小さくするこ
とができる。これにより、振動膜１６の振動振幅を大き
くすることが出来、出力される電気信号の振幅を大きく
できる。
【００４１】更には４角形の半導体基板１１と円形の振
動膜１６との組み合わせであれば、スペーサ１４とパッ
ド電極２０〜２３を４隅に配置することにより、チップ
サイズの増大を避けることが出来る。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する図である。
【図２】本発明の半導体装置を説明する断面図である。
【図３】本発明の第２の実施の形態を説明するための図
である。
【図４】従来の半導体装置がパッケージされた構造を説
明する図である。
【符号の説明】 １１ 半導体基板 １２ 固定電極層 １４ スペーサ １６ 振動膜 Ｓ 振動膜の中心点 Ｗ１〜Ｗ４ 金属細線 ５０ 金属細線のボール部
フロントページの続き (72)発明者 大林 義昭 大阪府八尾市北久宝寺１丁目４番33号 ホシデン株式会社内 (72)発明者 安田 護 大阪府八尾市北久宝寺１丁目４番33号 ホシデン株式会社内 (72)発明者 佐伯 真一 大阪府八尾市北久宝寺１丁目４番33号 ホシデン株式会社内 (72)発明者 大澤 周治 大阪府八尾市北久宝寺１丁目４番33号 ホシデン株式会社内 (56)参考文献 特開 平11−88992（ＪＰ，Ａ) 特開2000−236596（ＪＰ，Ａ) 特開2001−69596（ＪＰ，Ａ) 特開2001−86596（ＪＰ，Ａ) 特開2001−112094（ＪＰ，Ａ) 特開2001−112095（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04R 19/00 H04R 1/00 H01L 21/60

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成した固定電極層と、
    前記固定電極層周囲の半導体基板上に設けた、前記固定
    電極層と対をなしてコンデンサを形成する振動膜を取り
    付けるための複数個のスペーサと、前記半導体基板上に
    形成した外部接続用のパッド電極とを具備し、 前記固定電極層の中心から見て、前記スペーサの陰とな
    る領域に、前記パッド電極を配置したことを特徴とした
    半導体装置。
  2. 【請求項２】 前記固定電極層の中心、前記パッド電
    極、および前記スペーサとが、直線上に並んでいること
    を特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 半導体基板上に形成した固定電極層と、
    前記固定電極層の周囲の半導体基板上に設けた、前記固
    定電極層と対をなしてコンデンサを形成する振動膜を取
    り付けるための複数個のスペーサと、前記半導体基板上
    に形成した外部接続用のパッド電極とを具備し、 前記振動膜を配置すべき領域の周囲で、且つ前記スペー
    サとスペーサとの間の領域を回避した箇所の前記半導体
    基板上に、前記パッド電極を設ける事を特徴とした半導
    体装置。
  4. 【請求項４】 矩形の半導体基板と、前記半導体基板の
    表面に形成した円形の固定電極層と、前記固定電極層周
    囲の半導体基板上に設けた、前記固定電極層と対をなし
    てコンデンサを形成する円形の振動膜を取り付けるため
    の複数個のスペーサと、前記半導体基板上に形成した外
    部接続用のパッド電極とを具備し、 前記半導体基板の角部またはその近傍に前記パッド電極
    が設けられる事を特徴とした半導体装置。
  5. 【請求項５】 矩形の半導体基板と、前記半導体基板の
    表面に形成した円形の固定電極層と、前記固定電極層周
    囲の半導体基板上に設けた、前記固定電極層と対をなし
    てコンデンサを形成する円形の振動膜を取り付けるため
    の複数個のスペーサと、前記半導体基板上に形成した外
    部接続用のパッド電極とを具備し、 前記スペーサと前記パッド電極とが、前記半導体基板の
    対角線上に配置され且つ前記スペーサが前記パッド電極
    と前記固定電極層との間に位置する事を特徴とした半導
    体装置。
  6. 【請求項６】 前記半導体基板に多数の電子回路素子が
    形成されて集積回路網を構成していることを特徴とする
    請求項１から請求項５のいずれかに記載の半導体装置。
  7. 【請求項７】 前記パッド電極には、電気的接続手段が
    設けられる請求項１から請求項６のいずれかに記載の半
    導体装置。
  8. 【請求項８】 前記電気的接続手段は、金属細線である
    ことを特徴とした請求項７に記載の半導体装置。
JP28254399A 1999-10-04 1999-10-04 半導体装置 Expired - Fee Related JP3373816B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28254399A JP3373816B2 (ja) 1999-10-04 1999-10-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28254399A JP3373816B2 (ja) 1999-10-04 1999-10-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2001110844A JP2001110844A (ja) 2001-04-20
JP3373816B2 true JP3373816B2 (ja) 2003-02-04

Family

ID=17653848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28254399A Expired - Fee Related JP3373816B2 (ja) 1999-10-04 1999-10-04 半導体装置

Country Status (1)

Country Link
JP (1) JP3373816B2 (ja)

Also Published As

Publication number Publication date
JP2001110844A (ja) 2001-04-20

Similar Documents

Publication Publication Date Title
JP3440037B2 (ja) 半導体装置、半導体エレクトレットコンデンサマイクロホンおよび半導体エレクトレットコンデンサマイクロホンの製造方法。
JP3861006B2 (ja) 半導体エレクトレットコンデンサマイクロホン
JP4846910B2 (ja) 固体撮像装置
US20080219482A1 (en) Condenser microphone
US20050189622A1 (en) Packaged acoustic and electromagnetic transducer chips
JP5633493B2 (ja) 半導体装置及びマイクロフォン
JP2008160352A (ja) 静電容量センサ
JP3445536B2 (ja) 半導体装置
JP2008136195A (ja) コンデンサマイクロホン
JP3373816B2 (ja) 半導体装置
JP3478768B2 (ja) 半導体装置
JP2008118258A (ja) コンデンサマイクロホン
JP2005057645A (ja) エレクトレットコンデンサマイクロホン
JP2021154436A (ja) Ｍｅｍｓ構造体、及びｍｅｍｓデバイス
JP2002335599A (ja) マイクロホンとその製造方法
JP2002320294A (ja) 半導体エレクトレットコンデンサマイクロホン
JP2009055490A (ja) マイクロホン装置
JP2021154438A (ja) Ｍｅｍｓデバイス
JPH067719B2 (ja) 超音波トランスジユ−サ
JPH0677758A (ja) 弾性表面波装置及びマイクロ波集積回路装置
JP2000114407A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees