CN1280917C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1280917C
CN1280917C CNB011174099A CN01117409A CN1280917C CN 1280917 C CN1280917 C CN 1280917C CN B011174099 A CNB011174099 A CN B011174099A CN 01117409 A CN01117409 A CN 01117409A CN 1280917 C CN1280917 C CN 1280917C
Authority
CN
China
Prior art keywords
mentioned
conduction type
opposite conduction
gate electrode
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011174099A
Other languages
English (en)
Other versions
CN1366348A (zh
Inventor
菊地修一
西部荣次
铃木琢也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1366348A publication Critical patent/CN1366348A/zh
Application granted granted Critical
Publication of CN1280917C publication Critical patent/CN1280917C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的课题是谋求工作耐压的提高。本发明的半导体装置具有：栅电极(4)；以与该栅电极邻接的方式形成的低浓度的N-型漏区(2)；以及N+型漏区(6)，离开上述栅电极(4)的另一端且被包含在上述低浓度的N-型漏区(2)中，其特征在于：形成了中等浓度的N型层(7A)，该层处于至少从离上述栅电极(4)存在规定间隔的位置起横跨上述高浓度的N+型漏区(6)间的区域，在上述衬底(1)内的规定深度的位置上具有杂质浓度峰值，在接近于衬底表面的区域中杂质浓度变低。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，更详细地说，涉及谋求提高在LCD驱动器或EL驱动器等中使用的高电源电压(HV-VDD)用的高耐压MOS晶体管的工作耐压特性的技术。
背景技术
以下，关于与现有例有关的半导体装置，一边参照图12中示出的LDD型高耐压MOS晶体管的剖面图，一边进行说明。
在图12中，在P型的半导体衬底(P-Sub)51上经栅绝缘膜52形成了栅电极53。而且，形成了N+型源区54，使其与上述栅电极53的一端邻接，经沟道区55与上述源区54相对地形成了N-型漏区56，还形成了N+型漏区57，使其离开栅电极53的另一端、而且被包含在N-型漏区56中。
迄今，为了谋求高耐压化(例如，约50V-60V)，利用大体为1000℃～1100℃的热扩散形成低浓度的N-型漏区56，形成了平缓的浓度梯度和深的扩散层。
但是，即使作成这样的结构，虽然源-漏间的电压(BVDS：关断时的电压)高，但在漏电压和栅电压都高的情况下，不能提高作为其工作耐压的保持电压(VSUS：导通时的耐压)。迄今，充其量约30V是其极限。
以下，说明发生上述的工作耐压的下降的机理。
在这样的N沟道型高耐压MOS晶体管中，如图13、图14中所示，以寄生的方式形成以漏区57为集电极(N+)、以源区54为发射极(N+)和以半导体衬底51为基极(P)的横型双极型晶体管60。之所以即使作为关断时的电压的源-漏间的电压BVDS高而工作耐压VSUS也下降，是由于该寄生双极型晶体管60导通而引起的。由此，N沟道型高耐压MOS晶体管工作区域被限定，使得在整个区域中的工作变得困难。
以下，说明上述双极型晶体管60的工作。
如图13中所示，在对栅电极53施加栅电压(VG)(＞Vt：阈值电压)、对漏区57施加所接触的漏电极(VD)(＞＞VG)的电压、MOS晶体管变成导通状态的情况下，形成以下所述的正反馈环(参照图15)。
即，①由于在漏区57附近的耗尽层61中被加速的沟道区62的电子，在耗尽层内发生雪崩倍增，生成电子、空穴对。②上述空穴流到衬底内(衬底电流：I Sub)。③上述衬底电流(I Sub)在半导体衬底51内产生电位梯度，使衬底电位上升。④源区54-衬底51间的结被正向偏置。⑤电子从源区54注入到衬底51。⑥被注入的电子到达漏区57，更加引起雪崩倍增。
通过以这种方式形成①～⑥的正反馈，大电流流过器件内，器件被破坏。
因而，在N沟道型高耐压MOS晶体管的设计中，可考虑上述的现象来进行条件设定。首先，第1，由于如果增加衬底电流(I Sub)则工作耐压(VSUS)减小，故作成减少衬底电流(I Sub)的结构，第2，以减少在实际使用区域中的衬底电流(I Sub)的方式来决定条件。
图4是衬底电流(I Sub)-栅电压(VG)的特性图，在图中，在现有的N沟道型高耐压MOS晶体管(图中用点线来示出)中，显现出衬底电流(I Sub)的双峰特性，特别是，在栅电压(VG)高的区域中的衬底电流(I Sub)上升。因此，如在表示图5的漏电流(ID)-漏电压(VD)特性图或图6的工作耐压的特性图所示那样，工作耐压(VSUS)降低了。
之所以显现出上述那样的双峰特性，是因为在高的栅电压(VG)区域中，耗尽层扩展到N+漏区附近，电场集中于该处。
此外，为了谋求工作耐压(VSUS)的提高，如图6中所示，也考虑增加离子注入量、提高N-型漏区的浓度，但如图中用白圈所示那样，不能谋求足够的耐压的提高。此外，反之由于图12中示出的N-型漏区56的端部A的浓度也上升，故发生下述的问题等：因耗尽层在沟道区55的方向上进一步扩展引起的短沟道效应的增大、而且因衬底电流(I Sub)的峰值的增加引起的snap back(急速返回)现象的增大，再者，源-漏间的电压(BVDS)的下降，迄今，还没有谋求工作耐压的提高用的有效的方法。
发明内容
因而，在本发明中，其目的在于提供可提高耐压的半导体装置及其制造方法。
因此，本发明的半导体装置具有：在一种导电型的半导体衬底上经栅绝缘膜形成的栅电极；与上述栅电极的一端邻接的高浓度的反导电型源区；经上述沟道区与上述源区相对地形成的低浓度的反导电型漏区；以及离开上述栅电极的另一端且包含在上述低浓度的反导电型漏区内的高浓度的反导电型漏区，其特征在于：通过形成了中等浓度的反导电型层来谋求工作耐压的提高，该层处于至少从离上述栅电极存在规定间隔的位置起横跨上述高浓度的反导电型漏区间的区域，在上述衬底内的规定深度的位置上具有杂质浓度峰值，在接近于衬底表面的区域中杂质浓度变低。
而且，特别是，通过在从离开上述栅电极为规定间隔的位置起横跨上述高浓度的反导电型漏区间的区域中形成了中等浓度的反导电型层，可缓和栅电极的端部处的电场集中，可实现进一步的高耐压化。
而且，本发明的半导体装置的制造方法的特征在于，具有：利用离子注入在一种导电型的半导体衬底上形成低浓度的反导电型源、漏区的工序；在半导体衬底的整个面上形成栅绝缘膜的工序；在整个面上形成了导电膜后进行构图、形成至少重叠在上述源、漏区上方的栅电极的工序；利用离子注入形成离开上述栅电极且包含在上述低浓度的反导电型源、漏区内的高浓度的反导电型源、漏区的工序；以及利用离子注入形成中等浓度的反导电型层的工序，该层处于至少从离上述栅电极存在规定间隔的位置起横跨上述高浓度的反导电型源、漏区间的区域，在上述衬底内的规定深度的位置上具有杂质浓度峰值，在接近于衬底表面的区域中杂质浓度变低。
此外，上述中等浓度的反导电型层的形成工序的特征在于：以约100KeV～200KeV的高加速电压注入磷离子而构成，由此，可形成中等浓度的反导电型层，该层在衬底内的规定深度的位置上具有杂质浓度峰值，在接近于衬底表面的区域中杂质浓度变低。
再者，上述中等浓度的反导电型层的形成工序的特征在于：以光抗蚀剂为掩模对从离开上述栅电极为规定间隔的位置起横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域进行离子注入而构成。
此外，上述中等浓度的反导电型层的形成工序的特征在于：以在上述栅电极的侧壁部上形成的侧壁绝缘膜为掩模对从离开上述栅电极为规定间隔的位置起横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域进行离子注入而构成。
再者，上述中等浓度的反导电型层的形成工序的特征在于：通过以在上述栅电极形成用的导电膜上形成的光抗蚀剂为掩模对该导电膜进行各向同性刻蚀形成了栅电极后、以上述光抗蚀剂为掩模对从离开上述栅电极为规定间隔的位置起横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域进行离子注入而构成。
此外，上述中等浓度的反导电型层的形成工序的特征在于：通过以上述栅电极为掩模从该栅电极的斜上方进行离子注入、在从离开上述栅电极为规定间隔的位置起在横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域中形成。
再者，上述中等浓度的反导电型层的形成工序的特征在于：通过以覆盖上述栅电极的方式形成的光抗蚀剂为掩模从该栅电极的斜上方进行离子注入、从离开上述栅电极为规定间隔的位置起在横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域中形成。
此外，上述中等浓度的反导电型层的形成工序的特征在于：通过以上述栅电极为掩模进行离子注入、从该栅电极的端部起在横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域中形成。
附图说明
图1是示出本发明的第1实施例的半导体装置的制造方法的第1剖面图。
图2是示出本发明的第1实施例的半导体装置的制造方法的第2剖面图。
图3是示出本发明的第1实施例的半导体装置的制造方法的第3剖面图。
图4是示出本发明的半导体装置和现有的半导体装置的衬底电流(I Sub)-栅电压(VG)的特性的图。
图5是示出本发明的半导体装置和现有的半导体装置的漏电流(ID)-漏电压(VD)的图。
图6是示出本发明的半导体装置和现有的半导体装置的工作耐压的图。
图7是示出本发明的第2实施例的半导体装置的制造方法的剖面图。
图8是示出本发明的第3实施例的半导体装置的制造方法的剖面图。
图9是示出本发明的第4实施例的半导体装置的制造方法的剖面图。
图10是示出本发明的第5实施例的半导体装置的制造方法的剖面图。
图11是示出本发明的第6实施例的半导体装置的制造方法的剖面图。
图12是示出现有的半导体装置的制造方法的剖面图。
图13是说明现有的工作耐压下降的机理用的半导体装置的剖面图。
图14是示出现有的寄生双极型晶体管的等效电路的图。
图15是示出说明现有的工作耐压下降的机理用的正反馈环的图。
具体实施方式
以下，一边参照附图，一边说明本发明的半导体装置及其制造方法的实施例。
在图3中，本发明的第1实施例的半导体装置中，在一种导电型的半导体衬底、例如P型的半导体衬底1上形成栅绝缘膜3，经该栅绝缘膜3形成了栅电极4。而且，形成了高浓度的反导电(N+)型源区5，使其与该栅电极4的一端邻接，经该栅电极4下的沟道区与上述源区5相对地形成了低浓度的反导电(N-)型漏区2，再者，还形成了高浓度的反导电(N+)型漏区6，使其离开上述栅电极4的另一端、而且被包含在上述低浓度的N-型漏区2中。而且，在至少从上述栅电极4起横跨上述高浓度的N+型漏区6的区域中形成了中等浓度的的反导电(N)型层7。此外，上述N型层7的特征在于：在上述衬底内的规定深度的位置上具有杂质浓度峰值，在接近于衬底表面的区域中杂质浓度变低。
以下，说明上述半导体装置的制造方法。
首先，如图1中所示，以大致100KeV的加速电压、以大致6×1012/cm2的注入量对P型的硅衬底1注入N型杂质例如磷离子(31P+)，通过在大致1100℃下热扩散2小时，形成N-型漏区2，其后，对上述衬底1进行热氧化，形成膜厚大致为100nm的栅绝缘膜3。
其次，在整个面上形成了例如多晶硅膜后，使用众所周知的构图技术，对该多晶硅膜进行构图，如图2中所示，形成其一端延伸到N-型漏区2上的膜厚大致为400nm的栅电极4。
然后，以光抗蚀剂FR1为掩模，以大致80KeV的加速电压、以大致6×1015/cm2的注入量注入例如磷离子(31P+)，如图2中所示，形成与上述栅电极4的一端邻接的N+型源区5和离开该栅电极4的另一端、而且被包含在上述N-型漏区2中的N+型漏区6。
接着，以在上述栅电极4上形成的光抗蚀剂(图示省略)为掩模，以大致160KeV的加速电压、以大致2×1012/cm2的注入量注入例如磷离子(31P+)，如图3中所示，在离开上述栅电极4的另一端、在N-型漏区2中包含的N+型漏区6的附近形成中等浓度的N型层7。在此，在形成上述中等浓度的N型层7时，通过以较高的(与N+型源、漏区5、6形成用的离子注入时的加速能量(80KeV)相比)加速能量(约100KeV～200KeV，在本实施例中，大致为160KeV的加速电压)注入行程距离较长(与砷离子等相比)的磷离子(31P+)，将该N型层7形成为在衬底内的规定深度的位置上具有杂质浓度峰值，越接近于衬底表面的区域、杂质浓度越低。
利用该工序，在利用N-型漏区2使沟道侧漏区端部的浓度保持为低浓度的情况下，可用中等浓度的N型层7来包围N+型漏区6。
如以上所说明的那样，通过用中等浓度的N型层7来包围N+型漏区6、耗尽层不延伸到N+型漏区，如图4中用实线中所示，本发明的半导体装置消除了双峰，使在高栅电压(VG)区域中的衬底电流(I Sub)减少。由此，如图5、图6中所示，提高了工作耐压(VSUS)。特别是，可谋求在高栅电压(VG)、高的漏电流(ID)区域中的耐压的显著的提高。
其次，说明本发明的第2实施例。
在此，第2实施例的半导体装置的特征在于，如图7中所示，从上述栅电极4的一端部(漏侧)起经规定间隔(L)形成了中等浓度的N型层7A。这样，通过从上述栅电极4的一端部(漏侧)起经规定间隔(L)形成了中等浓度的N型层7A，由于可抑制栅电极4的端部处的电场集中，故可谋求进一步的高耐压化。
此外，上述半导体装置的制造方法中，在用上述第1实施例已说明的图1和图2的工序后，如图7中所示，从上述栅电极4的一端部(漏侧)起，在以重叠规定间隔的方式形成了光抗蚀剂FR2的状态下，通过以大致160KeV的加速电压、以大致2×1012/cm2的注入量注入例如磷离子(31P+)，从上述栅电极4的另一端起，存在规定间隔(L)地在N-型漏区2内包含的N+型漏区6附近形成了中等浓度的N型层7A。因而，通过调整形成该光抗蚀剂FR时的与栅电极的重叠量，可任意地设定离栅电极4的间隔(L)。
以下，说明上述那样的从上述栅电极4的一端部(漏侧)起存在规定间隔(L)地形成中等浓度的的N型层的其它的实施例。
首先，在第3实施例中，如图8中所示，通过以对栅电极进行构图时的光抗蚀剂PR3为掩模进行N型层形成用的离子注入，实现了上述结构。
即，在用第1实施例已说明的图2的工序后，在栅绝缘膜3上以大致400nm的膜厚形成栅电极形成用的导电膜、例如多晶硅膜后，以在该多晶硅膜上形成的光抗蚀剂PR3为掩模，对多晶硅膜进行构图，形成栅电极4。此时，通过对多晶硅膜进行各向同性刻蚀，如图8中所示，形成栅电极4，使其进入光抗蚀剂PR3的下部。
因此，以在上述栅电极4上以帽檐状留下的的光抗蚀剂PR3为掩模，通过以大致160KeV的加速电压、以大致2×1012/cm2的注入量注入例如磷离子(31P+)，从上述栅电极4的另一端起，存在规定间隔(L)地在N-型漏区2内包含的N+型漏区6附近形成了中等浓度的N型层7B。
这样，在第3实施例中，由于使用栅电极构图用的光抗蚀剂PR3进行了离子注入，故没有必要象第2实施例那样，在栅电极4的形成后重新形成离子注入用的光抗蚀剂FR2，操作性良好。
接着，说明第4实施例。
在此，第4实施例的特征在于：如图9中所示，在形成了栅电极4后，以覆盖该栅电极4的侧壁部的方式形成侧壁绝缘膜8，通过以该侧壁绝缘膜8和栅电极4为掩模，进行N型层形成用的离子注入，实现了上述结构。
即，在用第1实施例已说明的图3的工序后，在利用CVD法以覆盖栅绝缘膜3上的栅电极4的方式形成了绝缘膜后，通过对该绝缘膜进行各向异性刻蚀，在栅电极4的侧壁部上形成侧壁绝缘膜8。
然后，以上述侧壁绝缘膜8和栅电极4为掩模，通过以大致160KeV的加速电压、以大致2×1012/cm2的注入量注入例如磷离子(31P+)，从上述栅电极4的另一端起，存在规定间隔(L)地在N-型漏区2内包含的N+型漏区6附近形成了中等浓度的N型层7C。
这样，在第4实施例中，由于将在栅电极4的侧壁部上形成的侧壁绝缘膜8作为掩模的一部分来使用，以代替如第2、第3实施例那样使用光抗蚀剂PR2、PR3，故可确保对于在使用光抗蚀剂PR2、PR3那样的情况下被担心的掩模重合偏移的N型层的形成位置重合容限。即，在本实施例中，利用侧壁绝缘膜形成用的绝缘膜的膜厚，可任意地调整从栅电极的端部起到N型层7C被形成为止的间隔(L)。
再者，说明第5实施例。
在此，第5实施例的特征在于：如图10中所示，在形成了栅电极4后，以该栅电极4为掩模，通过从该栅电极4的斜上方进行N型层形成用的离子注入，实现了上述结构。
即，在用第1实施例已说明的图3的工序后，以栅绝缘膜3上的栅电极4为掩模，通过从该栅电极4的斜上方以大致160KeV的加速电压、以大致2×1012/cm2的注入量注入例如磷离子(31P+)，从上述栅电极4的另一端起，存在规定间隔(L)地在N-型漏区2内包含的N+型漏区6附近形成了中等浓度的N型层7D。此时，虽然也由栅电极4的膜厚来决定，但通过任意地调整来自该栅电极4的斜上方的离子注入角度(此外，在本实施例中，从栅电极4的垂直方向起，倾斜30度进行了离子注入)，可任意地调整从栅电极的端部起到N型层7D被形成为止的间隔(L)。
这样，在第5实施例中，通过从栅电极的斜上方进行离子注入，可从上述栅电极4的端部起，存在规定间隔(L)地形成中等浓度的N型层7D，与使用了光抗蚀剂PR2、PR3或侧壁绝缘膜8的制造方法相比，可削减制造工序数。而且，通过只调整离子注入时的离子注入角度，由于可可任意地调整从栅电极的端部起到N型层7D被形成为止的间隔(L)，故操作性良好。
此外，即使在使用这样的倾斜离子注入法的情况下，也可在如图11中所示那样使用了光抗蚀剂PR4的状态下从该倾斜方向进行离子注入。再者，在使用了侧壁绝缘膜来代替光抗蚀剂PR4的状态下，也可从倾斜方向进行离子注入。
再者，在上述的各个实施例中，介绍了将本发明应用于单侧LDD结构的(只在漏侧有低浓度漏区和高浓度漏区)半导体装置，但本发明也可应用于两侧LDD结构的(在源、漏侧都有低浓度漏区和高浓度漏区)半导体装置。
再者，在上述的各个实施例中，介绍了将本发明应用于N沟道型MOS晶体管的例子，但也可将本发明应用于P沟道型MOS晶体管。
按照本发明，在离开上述栅电极的另一端且横跨在上述低浓度的反导电型漏区内包含的高浓度的反导电型漏区间的区域中，通过形成在上述衬底内的规定深度的位置上具有杂质浓度峰值、在接近于衬底表面的区域中杂质浓度变低的中等浓度的的反导电型层，可谋求工作耐压的提高。特别是，通过在离开上述栅电极的端部规定间隔的位置上形成上述中等浓度的的反导电型层，可实现进一步的高耐压化。

Claims (10)

1.一种半导体装置，其特征在于，包括：
在一种导电型的半导体衬底上经栅绝缘膜形成的栅电极；
离子注入反导电型杂质使与上述栅电极的一端邻接形成的高浓度的反导电型源区；
离子注入反导电型杂质使经上述沟道区与上述源区相对，热扩散形成的低浓度的反导电型漏区；
离开上述栅电极的另一端且离子注入反导电型杂质使包含在上述低浓度的反导电型漏区内形成的高浓度的反导电型漏区；以及
中等浓度的反导电型层，该层处于至少从离上述栅电极存在规定间隔的位置起横跨上述高浓度的反导电型漏区间的区域，在上述衬底内的规定深度的位置上具有杂质浓度峰值，离子注入反导电型杂质使在接近于衬底表面的区域中杂质浓度变低。
2.一种半导体装置，其特征在于，包括：
在一种导电型的半导体衬底上经栅绝缘膜形成的栅电极；
离子注入反导电型杂质使与上述栅电极的一端邻接，热扩散形成的低浓度的反导电型源、漏区；
离开上述栅电极且离子注入反导电型杂质使包含在上述低浓度的反导电型源、漏区内形成的高浓度的反导电型源、漏区；以及
中等浓度的反导电型层，该层处于至少从离上述栅电极存在规定间隔的位置起横跨上述高浓度的反导电型源、漏区间的区域，在上述衬底内的规定深度的位置上具有杂质浓度峰值，离子注入反导电型杂质使在接近于衬底表面的区域中杂质浓度变低。
3.一种半导体装置的制造方法，其特征在于，具有：
利用离子注入并热扩散在一种导电型的半导体衬底上形成低浓度的反导电型漏区的工序；
在半导体衬底的整个面上形成栅绝缘膜的工序；
在整个面上形成了导电膜后进行构图，形成至少重叠在上述漏区上方的栅电极的工序；
利用离子注入形成与上述栅电极的一端邻接的高浓度的反导电型源区和离开上述栅电极的另一端且包含在上述低浓度的反导电型漏区内的高浓度的反导电型漏区的工序；以及
利用离子注入形成中等浓度的反导电型层的工序，该层处于至少从离上述栅电极存在规定间隔的位置起横跨上述高浓度的反导电型漏区间的区域，在上述衬底内的规定深度的位置上具有杂质浓度峰值，在接近于衬底表面的区域中杂质浓度变低。
4.一种半导体装置的制造方法，其特征在于，具有：
利用离子注入并热扩散在一种导电型的半导体衬底上形成低浓度的反导电型源、漏区的工序；
在半导体衬底的整个面上形成栅绝缘膜的工序；
在整个面上形成了导电膜后进行构图，形成至少重叠在上述源、漏区上方的栅电极的工序；
利用离子注入形成离开上述栅电极且包含在上述低浓度的反导电型源、漏区内的高浓度的反导电型源、漏区的工序；以及
利用离子注入形成中等浓度的反导电型层的工序，该层处于至少从离上述栅电极存在规定间隔的位置起横跨上述高浓度的反导电型源、漏区间的区域，在上述衬底内的规定深度的位置上具有杂质浓度峰值，在接近于衬底表面的区域中杂质浓度变低。
5.如权利要求3或4中所述的半导体装置的制造方法，其特征在于，
上述中等浓度的反导电型层的形成工序是以约100KeV～200KeV的高加速电压注入磷离子而构成的。
6.如权利要求3或4中所述的半导体装置的制造方法，其特征在于，
上述中等浓度的反导电型层的形成工序是以光抗蚀剂为掩模对从离开上述栅电极为规定间隔的位置起横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域进行离子注入而构成的。
7.如权利要求3或4中所述的半导体装置的制造方法，其特征在于，
上述中等浓度的反导电型层的形成工序是以在上述栅电极的侧壁部上形成的侧壁绝缘膜为掩模对从离开上述栅电极为规定间隔的位置起横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域进行离子注入而构成的。
8.如权利要求3或4中所述的半导体装置的制造方法，其特征在于，
上述中等浓度的反导电型层的形成工序是通过以在上述栅电极形成用的导电膜上形成的光抗蚀剂为掩模对该导电膜进行各向同性刻蚀形成了栅电极后，以上述光抗蚀剂为掩模对从离开上述栅电极为规定间隔的位置起横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域进行离子注入而构成的。
9.如权利要求3或4中所述的半导体装置的制造方法，其特征在于，
上述中等浓度的反导电型层的形成工序是通过以上述栅电极为掩模从该栅电极的斜上方进行离子注入，在从离开上述栅电极为规定间隔的位置起在横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域中形成的。
10.如权利要求3或4中所述的半导体装置的制造方法，其特征在于，
上述中等浓度的反导电型层的形成工序是通过以覆盖上述栅电极的方式形成的光抗蚀剂为掩模从该栅电极的斜上方进行离子注入，从离开上述栅电极为规定间隔的位置起在横跨上述高浓度的反导电型漏区间或上述高浓度的反导电型源、漏区间的区域中形成的。
CNB011174099A 2001-01-16 2001-04-26 半导体装置及其制造方法 Expired - Fee Related CN1280917C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8020/01 2001-01-16
JP2001008020A JP2002217407A (ja) 2001-01-16 2001-01-16 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
CN1366348A CN1366348A (zh) 2002-08-28
CN1280917C true CN1280917C (zh) 2006-10-18

Family

ID=18875680

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011174099A Expired - Fee Related CN1280917C (zh) 2001-01-16 2001-04-26 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US6696734B2 (zh)
JP (1) JP2002217407A (zh)
KR (1) KR100408771B1 (zh)
CN (1) CN1280917C (zh)
TW (1) TW494579B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030269B2 (ja) * 2001-03-06 2008-01-09 三洋電機株式会社 半導体装置とその製造方法
JP5114824B2 (ja) * 2004-10-15 2013-01-09 富士通セミコンダクター株式会社 半導体装置およびその製造方法
KR100592749B1 (ko) * 2004-11-17 2006-06-26 한국전자통신연구원 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법
WO2010023722A1 (ja) 2008-08-26 2010-03-04 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
CN102097485B (zh) * 2011-01-27 2015-12-16 上海华虹宏力半导体制造有限公司 Edmos晶体管及其制作方法
US10199459B2 (en) * 2013-07-19 2019-02-05 Great Wall Semiconductor Corporation Superjunction with surrounding lightly doped drain region
WO2015077361A1 (en) 2013-11-21 2015-05-28 Microsemi SoC Corporation High voltage device fabricated using low-voltage processes
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229308A (en) * 1990-04-30 1993-07-20 Xerox Corporation Bipolar transistors with high voltage MOS transistors in a single substrate
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5374569A (en) * 1992-09-21 1994-12-20 Siliconix Incorporated Method for forming a BiCDMOS
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
KR970030509A (ko) * 1995-11-21 1997-06-26 김광호 고내압 모스 트랜지스터 제조방법
KR0167273B1 (ko) * 1995-12-02 1998-12-15 문정환 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
JP2755247B2 (ja) * 1996-02-28 1998-05-20 日本電気株式会社 半導体装置
JP3772916B2 (ja) * 1996-03-07 2006-05-10 株式会社ルネサステクノロジ 半導体装置及びその製造方法
SE513283C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M MOS-transistorstruktur med utsträckt driftregion
KR19990058453A (ko) * 1997-12-30 1999-07-15 김영환 고전압 반도체 소자 및 그의 제조방법
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020061145A (ko) 2002-07-23
KR100408771B1 (ko) 2003-12-06
CN1366348A (zh) 2002-08-28
US6696734B2 (en) 2004-02-24
US20020094642A1 (en) 2002-07-18
TW494579B (en) 2002-07-11
JP2002217407A (ja) 2002-08-02

Similar Documents

Publication Publication Date Title
CN1251330C (zh) 半导体装置及其制造方法
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
US8390060B2 (en) Power semiconductor devices, structures, and related methods
KR101296984B1 (ko) 전하 균형 전계 효과 트랜지스터
CN1220271C (zh) 半导体器件及其制造方法
CN1658400A (zh) 半导体装置及其制造方法
CN1819270A (zh) 场效应晶体管和制造场效应晶体管的方法
CN1726596A (zh) 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法
CN1879222A (zh) 沟槽栅极场效应器件
CN1258818C (zh) 半导体器件及其制造方法
CN1494742A (zh) 半导体器件及其制造方法
CN103137661B (zh) 横向双扩散金属氧化物半导体器件及其制造方法
CN1761071A (zh) 半导体器件及其制造方法
CN1841776A (zh) 半导体装置
CN101207125B (zh) 半导体器件及其制造方法
CN1848437A (zh) 半导体装置及其制造方法
CN1638144A (zh) 半导体器件及其制造方法
CN1280917C (zh) 半导体装置及其制造方法
CN1606173A (zh) 半导体装置及其制造方法
CN1841684A (zh) 半导体装置的制造方法
CN1320968A (zh) 半导体装置及其制造方法
CN1373520A (zh) 半导体装置和其制造方法
CN1230909C (zh) 半导体器件及其制造方法
CN1259729C (zh) 半导体器件及其制造方法
KR101093678B1 (ko) 전력 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061018

Termination date: 20180426

CF01 Termination of patent right due to non-payment of annual fee