CN1279517A - 双型薄膜场效应晶体管及其应用 - Google Patents

双型薄膜场效应晶体管及其应用 Download PDF

Info

Publication number
CN1279517A
CN1279517A CN00108220A CN00108220A CN1279517A CN 1279517 A CN1279517 A CN 1279517A CN 00108220 A CN00108220 A CN 00108220A CN 00108220 A CN00108220 A CN 00108220A CN 1279517 A CN1279517 A CN 1279517A
Authority
CN
China
Prior art keywords
layer
raceway groove
grid
input voltage
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00108220A
Other languages
English (en)
Inventor
托马斯·多德尔
黄威
常·C·楚艾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1279517A publication Critical patent/CN1279517A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/03Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

微电子器件包括适合于接收输入电压的栅极层。在栅极层上形成绝缘层,并且在绝缘层上形成导电沟道层而导电沟道层在源和漏之间传送电流。导电沟道层适合于形成双沟道。双沟道既包括p沟道又包括n沟道,其中响应输入电压极性可选择地启动p沟道和n沟道其中之一。此外还公开形成器件的方法及其应用。

Description

双型薄膜场效应晶体管及其应用
本发明一般地涉及薄膜微电子元件的领域,更详细地涉及包含钙钛矿或以莫特(Mott)绝缘体为基的材料的双型薄膜场效应晶体管(TFT)并且涉及微电子应用和光电子应用。
半导体工业主要以硅基器件的实现和特性为基础。对于除硅基(Si基)材料以外可以起开关作用的新型微电子器件的探索是一种新的挑战。互补金属—氧化物—半导体(CMOS)技术在微电子工业中已起到主要作用。Si基CMOS技术基本上提供两种类型晶体管,n型晶体管(NMOS)和p型晶体管(PMOS)。在硅中通过采用或是含电子多的负扩散(掺杂)硅或是含空穴多的正掺杂硅制作NMOS或PMOS。
或是用体技术或是用薄膜技术同样能够制作晶体管。在典型的n势阱CMOS工艺过程中,在n势阱本身中形成p沟道(p型)晶体管和在P—衬底中形成n沟道(n型)晶体管。
为了提供半导体的更高的通用性,根据输入信号形成选择导电沟道的器件是很需要的。所以,存在着对双(n/p)型薄膜场效应晶体管的需求,以便在施加的栅极压极性起变化时在单个器件中实现n型导电沟道或p型导电沟道。
所以,本发明的目的是提供一种方法和结构,其中单个器件即进行n型导电又进行p型导电。这就提供了简化制作步骤和互连、增大器件封装密度以及探索新的微电子电路应用或光电子电路应用的优点。
本发明的另一个目的是提供一种方法和相应结构,其中由三端子器件(栅极、漏和源)构成高性能薄膜晶体管(TFT)器件结构。
本发明的又一个目的是提供一种方法和相应结构,其中由具有顶部栅极和底部栅极以控制阈值(导通)电压和沟道导电的三端子或是四端子器件形成可控TFT器件结构。
本发明的再一个目的是提供一种方法和制造工艺过程,由钙钛矿材料或莫特绝缘体材料组成的结构中实现开关器件。例如,本发明可以采用下列的化合物:YBa2Cu3O7—δ,式中δ是在0和大约1之间、La2—xSrxCuO4,式中x是在0和大约1之间;Nd2—xCexCuO4—δ,式中δ是在0和大约1之间而式中x是在0和大约1之间;Bi2Sr2CanCun+1O6+2n;HgBa2CanCun+1O2n+4;Tl2Ba2CanCun+1O6+2n;(Sr1—xCax)3Ru2O7,式中x是在0和大约1之间;以及(Sr/Ca)n+1RunO3n+1Sr。
本发明的另一个目的提供是新的YBCO(YBa2Cu3O7)沟道材料以实现双型TFT开关器件。
本发明的又一个目的是使双型开关器件以累积方式工作。
本发明的又一个目的是双型单器件提供许多模拟电路应用,例如全波整流器电路。
本发明的再一个目的是能够用公开的单型TFT器件代替通常全波桥式整流器中的四个二极管。
本发明的另一个目的是提供能够容易地扩展到像逻辑门电路、多级存储单元和显示器或LED驱动器器件之类的新微电子应用和光电子应用的双型器件。
微电子器件包括适合于接收输入电压的栅极层。在栅极层上形成绝缘层,并且在绝缘层上形成用于源和漏之间传送电流的导电沟道层。导电沟道层适用于构成双沟道。双沟道包括p沟道和n沟道两者,其中响应输入电压可选择地启动p沟道和n沟道其中之一。
按照本发明,电路包括具有栅极、源极和漏极的薄膜晶体管。薄膜晶体管包含用来形成栅极的栅极层。栅极适用于接收输入电压。在栅极层上形成绝缘层。在绝缘层上形成用于在源和漏之间传送电流的导电沟道层。导电沟道层适合于构成双沟道,并且双沟道包括p沟道和n沟道两者,其中响应输入电压可选择地启动p沟道和n沟道其中之一。
在其它的实施例中,栅极层可以包含凹栅极结构。导电沟道层可以包含莫特绝缘体材料,例如YBa2Cu3O7—δ,式中δ是在0和大约1之间,最好是在大约0和大约5之间。栅极层可以包含用铌掺杂的锶钛氧化物而绝缘层可以包含锶钛氧化物。最好是响应负的输入电压形成p沟道和响应正的输入电压形成n沟道。p沟道最好响应负的输入电压包含空穴累积层和n沟道最好响应正的输入电压包含电子累积层。微电子器件最好包括薄膜晶体管。源或漏可以与负载连接而源和漏中另一个与交流电压连接,使得薄膜晶体管整流负载上的交流电压。薄膜晶体管可以与发光二极管连接并驱动发光二极管。
形成双沟道晶体管的方法包括形成接收输入电压的栅极层的步骤、在栅极层上沉积绝缘层的步骤、通过在绝缘层上外延沉积铜酸盐层和为形成基本上无缺陷的铜酸盐层在有氧的情况下使铜酸盐层退火以使双沟道包含p沟道和n沟道两者其中使p沟道和n沟道其中之一能够在工作期间响应输入电压而在绝缘层上形成双沟道的步骤以及在导电的沟道层上形成源和漏电极的步骤。
在其他方法中,形成栅极层的步骤可以包括使栅极层构成形成凹栅极结构的图形。铜酸盐层可以包含莫特绝缘体材料,例如YBa2Cu3O7—δ式中δ在0和大约1之间,最好是在0到大约0.5之间。形成氧化物栅极层的步骤可以包括使栅极层掺杂的步骤。方法可以进一步包括形成响应负的输入电压的空穴累积层的步骤。方法进一步包括形成响应正的输入电压的电子累积层。退火步骤包括在大约0.2小时和大约5小时之间内使温保持在大约200℃和大约500℃之间的步骤。退火步骤可以包含为调节铜酸盐中的氧含量在氧气中退火的步骤。退火步骤可以包括在包含真空和惰性气体其中之一的还原环境中退火的步骤。
根据结合附图阅读的下面其说明性的实施例的详细描述,本发明的这些目的和其他一些目的、特点以及优点将是显而易见的。
附图的简略描述
在最佳实施例的下面描述中将结合下列附图详细地描述本发明,其中:
图1是根据在先技术的具有单p沟道的氧化物莫特绝缘体薄膜晶体管(MTFT)的横截面图;
图2是根据本发明的双型TFT的横截面图;
图3是图2的根据本发明的TFT的顶视图;
图4是用于双型TFT的根据本发明形成结构中的衬底的栅极层和表示构成形成单个的凹栅极的图形的横截面图;
图5是表示根据本发明形成凹栅极和TFT面积的掩模图形的双型TFT的顶视图;
图6是表示根据本发明在栅极层/衬底上沉积的薄绝缘层的图4中的TFT的横截面图;
图7是表示根据本发明在绝缘层上沉积用于形成导电沟道薄层的由铜酸盐组成的外延层的图6中的TFT的横截面图;
图8是表示根据本发明采用化学机械抛光技术使绝缘层平化,在绝缘层上沉积用于形成导电沟道薄层的由铜酸盐组成的外延层的图4中的TFT的横截面图;
图9是表示根据本发明在铜酸盐上沉积用于形成源电极和漏电极的电极的图7中的TFT的横截面图;
图10是表示根据本发明在形成源电极和漏电极的平坦的铜酸盐表面上形成电极的图8中的TFT的横截面;
图11是表示在电极上的薄绝缘层和形成用作根据本发明的TFT器件的第四端的顶部栅极电极的导电层的图9中的TFT的横截面图;
图12是表示在电极上的薄绝缘层和形成用作根据本发明的TFT器件的第四端的顶部栅极电极的导电层的图10中的TFT的横截面图;
图13a—c表示根据本发明说明存在定域能带间隙的莫特绝缘体材料(M—I—Mt)结构的能带图的例子;
图14表示根据本发明的一种情况说明在对栅极施加正电压时n沟道形成的M—I—Mt结构能带图的示意例子;
图15表示根据本发明的另一种情况说明在对栅极施加负电压时p沟道形成的M—I—Mt结构的能带图的示意例子;
图16表示根据本发明的一种情况说明在对栅极施加正电压时n沟道形成的M—I—Mt结构的电荷分布的例子;
图17表示根据本发明的另一种情况说明在对栅极施加负电压时p沟道形成的M—I—Mt结构的电荷分布的例子;
图18是说明根据本发明形成的线性区(低漏区)的在运作中的双型TFT的横截面图;
图19是说明根据本发明形成的饱和区的在运作中的双型TFT的横截面图;
图20是根据本发明以YBCO材料为基础的双型TFT的器件结构的横截面图;
图21是根据本发明的双型TFT的漏电流对漏电压的实验数据的曲线图,图中栅极电压(Vg)在—20到0伏特之间变化;
图22是根据本发明的单器件的双型导电的漏电流对漏电压的实验数据曲线图;
图23是相对于根据本发明处于p沟道方式的TFT的n个不同的栅极电压的漏电流对漏电压的实验数据曲线图;
图24是相对于根据本发明处于n沟道方式的TFT的一些不同的栅极电压的漏电流对漏电压的实验数据曲线图;
图25表示根据本发明说明双型TFT的高开/关比的曲线图;
图26是说明根据本发明的p沟道方式的电流—电压特性的相对于双型TFT的一些不同的栅极电压的漏电流对漏电压的实验数据曲线图;
图27是在先技术的全波二极管桥式整流器电路的示意图;
图28a是输入电压对相当于输入信号的时间的曲线图;
图28b是图27中的电路的输出电压对时间的曲线图;
图29是根据本发明的双型TFT整流器电路的示意图;
图30是图29中的电路的输出电压对时间的曲线图;
图31是根据本发明的另一双型TFT整流器电路的示意图;
图32是图31中的电路的输出电压对时间的曲线图;和
图33是由根据本发明的双型TFT驱动的有机LED的示意图。
虽然作为发明的例图说明了这些图但是这些图并不限制如在附加的权利要求书所陈述的发明范围。
最佳实施例的详细描述
本发明涉及微电子器件而更详细地涉及薄膜晶体管。根据本发明公开了双(n/p)型薄膜场效应晶体管(TFT)。三端双(n/p)型器件的沟道材料最好包含组成薄膜的像YBa2Cu3O7—δ式中δ在大约0到大约1之间而最好在大约0到大约0.5之间之类以莫特绝缘体为基础的材料。本发明也可以使用其他的化合物。这些化合物可以包括:La2—xSrxCuO4式中x在0和大约1之间、Nd2—xCexCuO4—δ式中δ在0和大约1之间而式中x在0和大约1之间、Bi2Sr2CanCun+1O6+2n、HgBa2CanCun+1O2n+4、Tl2Ba2CanCun+1O6+2n、(Sr1—xCax)3Ru2O2式中x在0和大约1之间以及(Sr/Ca)n+1RunO3n+1Sr。本发明包括新型的器件结构及其制造工艺步骤。为使器件最佳化采用用来改变氧含量的几个后沉积热退火或激光退火步骤。在同一个单器件中获得或是n型沟道或是p型沟道取决于所施加的栅极电压极性。这种新型的器件导致许多模拟/数字电路应用或数字/数字电路应用,例如单器件全波整流器、逻辑栅极、多层存储单元和显示驱动器件。虽然本发明可以包括晶体管结构的器件但是新型器件最好是TFT器件。本发明的晶体管可以称之为双型TFT、双型MTFT、或者MTFET。
现在参阅这些附图,在这些附图中相同数词代表同样的或类似的元件而首先对于图1来说,表示了通常的莫特跃迁场效应晶体管(MTEFT)2。在技术(例如见D.M.Newns等人“莫特跃迁场效应晶体管”,Applied Physics Letters“应用物理通讯”Vol 73,No.6,pp 780—782,Aug.1998)上描述了MTFET。MTFET是用能够经受莫特金属—绝缘体跃迁的材料(也称“莫特绝缘体”)制成沟道18的FET型器件。在像这样的沟道材料中的迁移主要是遭受迁移率变化以及栅极电压变化时在载流子数量上的变化。在沟道材料的绝缘状态中,迁移率和载流子浓度是低的。在沟道材料的金属状态中,迁移率和载流子浓度是高的而能够使沟道导电。在图1中表示在先技术的p型MTFET器件。用含有1重量%铌(Nb)的n型导电的SrTiO3(STO)的(100)取向的晶体组成在结构中形成衬底的栅极(G)10。在栅极10的Nb—STO上外延沉积由纯STO组成的400纳米绝缘层12。在绝缘层12的表面上沉积由δ在0和0.5之间的Y0.5pr0.5Ba2Cu3O7—δ(YPBCO)组成的另外的外延层14。外延层14形成MTFET的莫特绝缘体导电沟道18。其次,用漏印掩模在铜酸盐表面上沉积形成源(S)电极20和漏(D)电极16的铂(Pt)电极16和20。最后,通过形成激光烧蚀的隔离沟槽22完成器件。沟道长度为5微米。这种类型的器件是p型器件或者是p沟道器件并且如通常的晶体管那样通过由栅极场引起的莫特金属—绝缘体跃迁而运作。这种公开的器件2的沟道包含与CMOS器件的作用类似的作用。在触发栅极时形成单沟道(p沟道)。
本发明以基于像YBa2Cu3O7(YBCO)或δ在大约0到大约1之间的YBa2Cu3O7—δ之类的莫特绝缘体的高性能MTEFT及其结构为目标。有利的是,单器件提供双(n/p)运作。换言之,单器件能够形成由栅极场的电极性控制的或是n沟道导电或是p沟道导电。
能够使新型的双(n/p)型构形为或是三端子薄膜场效应晶体管(TFT)或是四端子薄膜场效应晶体管(TFT)。沟道材料是以铜酸盐材料、钙钛矿材料或类似莫特绝缘体的材料为基础。这些材料可以包括La2—xSrxCuO4式中x在0和大约1之间、Nd2—xCexCuO4—δ式中δ在0和大约1之间和式中x在0和大约1之间、Bi2Sr2CanCun+1O6+2n、HgBa2CanCun+1O2n+4、Tl2Ba2CanCun+1O6+2n、(Sr1—xCax)3Ru2O7式中x 在0和大约1之间以及/或(Sr/Ca)n+1RunO3n+1Sr。也可以使用这些材料的复合材料。下面的附图将绘述公开的器件结构和制造方法、器件运作原理以及应用。
参阅图2,图2表示高性能MTFET TFT(MTFT)结构或双型MTFT的一个实施例的横截面图。器件及其制造的结构特点在其成功的运作上起重要作用。为了获得最优MTFT性能,最好是外延生长沟道108。包括衬底102。衬底102最好是金属衬底并且采用含有大约0.5重量%Nb的掺Nb的SrTiO3(STO)。可以用其他像Mn、Pb、Fe、Ti等等之类的掺杂剂交替地掺入衬底102。可以用钇(Y)稳定锆(Zr)(YSZ)、铝酸镧、二氧化钛、镓酸钕组成衬底102。为改进导电率同样可以使这些衬底材料掺杂。衬底102也用作栅极电极并包含使高性能导电沟道108成为可能的凹栅极101。如下文将更详细地描述的那样,凹栅极101为本发明的改进性能创造条件。
在衬底102上最好是外延生长高介电常数栅极绝缘体105。虽然可以使用适合于衬底102的其他的绝缘体,但是栅极绝缘体105最好包含STO。沉积沟道材料120,例如YBCO。最好是在氧气氛中用激光烧蚀方法从化学计量比的靶沉积栅极绝缘体105和沟道材料120两者。沉积源104电极和漏106电极。最好是,源104和漏106包含铂(Pt)并且用电子束蒸发法通过用硅组成的漏印掩模沉积源104和漏106。用例如激光烧蚀的沟槽112能够使芯片上的各个器件或者器件100互相隔离。
参阅图3,图3表示根据本发明的一种改型的MTFT器件的顶视图。器件100可以包含下面说明的尺寸。这些尺寸仅是说明性的而不是被作限制。称为L的沟道长度117可以包含大约5微米的长度,和大约90微米的宽度111。器件100中的凹栅极101与全局字线109连接。源104a电极和漏106a电极的宽度约为50微米。栅极绝缘体105的厚度约为200—300纳米而沟道厚度(到页面)约为50纳米。
分立的和集成的三端子或四端子YBa2Cu3O7(YBCO或莫特绝缘体材料)薄膜场效应晶体管(TFT)的详细的制造工艺步骤如下所述。
参阅图4,图4表示在TFT工艺过程中用结构中的衬底102形成器件中的栅极的第一步骤。使衬底102构成形成单个凹栅极101的图形。最好用(100)切割的Nb—STO晶体组成结构中的衬底102并用作栅极。最好用光或电子束光刻方法用合适的掩模使栅极构成形成凹栅极101的图形。参阅图5,在顶视图中表示在具有宽度111和长度117的TFT器件面积内形成凹栅极101的掩模图形的例子。
参阅图6,沉积薄绝缘层105。薄层105最好在衬底102的Nb—STO表面上包含STO。最好采用脉冲激光烧蚀工艺方法沉积薄层105。不是非有不可的是,通过通常的化学机械抛光(CMP)工艺过程可以使薄层105的表面平化而形成平坦表面(见图8)。图7和8表示本发明的二种结构。在实施例中的相同或类似的零件用同一数字的情况中,使用寻查数词。寻查数词将包含表示不同实施例的字母。
参阅图7,在薄层105上沉积铜酸盐组成的形成导电沟道薄层的外延层120a。对于优良的器件性能来说,最好生长具有高含氧量的薄层120a,确保薄膜中最少的晶格缺陷。工艺技术参数可以包括低的激光沉积速率(例如,激光脉冲为2赫兹)。在工艺过程期间提供可以含有大约300毫乇氧分压的氧环境。可以使衬底102保持在大约650℃到大约850℃。为了制作本征高电阻性的沟道,采用使场效应响应最佳化的几个后退火步骤。在最佳的方法中,后退火包括在像氩或其它隋性气体之类的还原气氛环境中或真空中在大约0.2小时和大约5小时之间内保持大约200℃到大约500℃之间的温度。在工艺过程期间为控制进度可以进行器件的电阻测量以保证器件的性能。为了调节导电沟道层的氧含量最好在后退火以后或之间进行氧气退火。
参阅图8,图8表示另一实施例,其中如上所述,在用化学机械抛光方法形成的平坦薄层105b上沉积形成导电沟道薄层的由铜酸盐材料(例如YBCO)组成的外延层120b。最好在已经平化的薄层105b的(100)面上用在激光烧蚀室内的原地靶转换的方法沉积薄层120b。薄层120b(120a)形成TFT中的莫特绝缘体双型导电沟道。
参阅图9,在薄层120a上沉积像导电材料例如铂的薄层那样的电极104a和106a。采用漏印掩模形成源104a电极和漏106a电极。
参阅图10,用漏印掩模在薄层120b的平坦表面上形成最好由铂组成的电极104b和106b。通过图形形成工艺过程形成源104b电极和漏106b电极。通过形成激光烧蚀的隔离沟槽112a和112b(图9和图10)完成双型TFT器件结构。在图2中也说明最终的单个的三端TFT器件结构。
为了增加导电的载流子浓度和为了控制阈(接通)电压,如图11或图12所示可以增添另一顶栅极130c和130d,实行四端TFT器件。这些步骤包括沉积由绝缘材料组成的另一薄层118c和118d,然后沉积金属薄层130c和130d并使金属薄层130c和130d构成图形,形成另一个栅极。图11表示最好在沉积形成用作TFT器件的第四个端子的顶栅极电极的Nb—STO导电层130c以前在电极(104c、106c)上沉积另一层例如STO的薄绝缘材料层118c的TFT工艺过程。
图12表示在TFT工艺过程中在最好由铂组成的平坦电极(104d、106d)上沉积另一绝缘层118d,然后沉积形成用作TFT中的第四个端子的顶栅极电极130d的最好是Nb—STO的导电层的另一个步骤。
器件运行原理
最好由YBa2Cu3O7(YBCO)组成沟道材料层120。YBCO薄膜材料通常没有长距离的晶序。这些类型的材料同样被称为莫特绝缘体材料。现在参阅图13a,这些类型的材料的能带结构201和203非常类似于非晶带结构。一般来说,YBCO材料包括如图13b所示的在能带间隙内引起电荷捕集状态的定域态。这时,在材料中这些定域带隙状态(包括类受主态213和类施主态215)是均匀分布的(见图13c、曲线206)。此外在图13a中标235的费米能级EF在未掺杂材料中一般是接近中间带隙207。图13a—c说明场效应金属—绝缘体—莫特绝缘体材料结构(此外还可见图16—17,图中金属是Nb—STO270、绝缘体是STO 280和莫特绝缘体是YBCO 290)或者M—I—M电容器的能带图,其中莫特绝缘体材料是具有定域密度为Nt(在图13c中标成208)的薄层。
为简单起见,假定零栅极偏压(Vg=0)时平带状态占优势。在定域密度高时,当费米能级235在中间带隙207上时在莫特绝缘体材料中达到电荷平衡。
参阅图14,图14表示说明在正电压施加于栅极时沟道形成的M—I—Mt结构能带图的例子。从施加小的正电压开始使能带向下弯曲。随着在STO薄层205的表面上能带201a和203a向下弯曲,在中间带隙207a上方的一些定域态逐渐充有电子。由于这些是类受主态,所以在这些状态中的负电荷Qt 208中和在栅极上的正电荷。至少对于小的栅极电压来说,导带(Ec)不是非常靠近费米能级。因此,在导带中的电子数量很少。在图14中用Qt 208表示负电荷捕集。对于较大的栅极电压(Vg>0)235a来说,如图14所示费米能级207a趋向靠近导带201a并且在导带201a中形成相当大数量的电子Qn 204。因而,形成n型导电沟道。导电沟道在电子累积层中起作用。在半导体中正栅极电压将吸引负电荷,在n型半导体的情况中半导体将包含增大的浓度,即靠近氧化物—YBCO界面处电子的累积。
参阅图15,图15表示说明在负电压施加于栅极时p沟道形成的M—I—Mt结构能带图的例子。从施加小的负电压开始,能带向上弯曲。在薄层205b的表面上能带201b和203b向上弯曲。因此,在中间带隙下方的一些定域态逐渐充有空穴。由于这些是类空穴态,所以在这些状态中的正电荷中和在栅极上的负电极。至少对于小的栅极电压来说,价带(Ev)不是非常靠近费米能级。因此,在价带中的空穴数量很小。在图15中,用Qt 209表示正电荷捕集。对于较大的栅极电压(Vg<0)235b来说,如图15所示,费米能级207b趋向靠近价带203b而在价带203b中形成相当大数量的空穴。因而,形成p型导电沟道。导电沟道在空穴累积层中起作用。负的栅极电压将吸引在导电沟道中的正电荷,在p型半导体的情况中导电沟道将包含增大的浓度,即靠近氧化物—YBCO界面处空穴的累积。
参阅图16,图16表示在M—I—Mt中电荷分布的例子,说明在正电压施加于栅极时n沟道形成(具有Nb—STO 270、STO 280和YBCO290)。对于器件中的电荷中和来说,要求Qg=Qn+Qt,式中Qg 231代表在栅极上每单位面积正电荷、Qn 204n代表在导带中的导电电子和Qt 208n代表在中间带隙上面充有电子的定域电荷状态。在电子累积状态下电荷分布与如图14所示的能带图有关。
参阅图17,图17表示在M—I—Mt(270—280—290)结构中电荷分布的例子,说明在负电压施加于栅极时p沟道形成。同样地,对于器件的电荷中和来说,要求Qg=Qp+Qt,式中Qg 233代表在栅极上每单位面积负电荷、Qp 209p代表在价带中的导电空穴和Qt 209p代表在中间带隙下方充有空穴的定域电荷状态。在空穴累积状态下,电荷分布与如图15所示的能带图有关。
参阅图18,图18直观地描绘在线性区(低漏区)内MTFT运行的例子。较大的正电压Vg>Vt(Vt是阈值电压)施加于栅极(G)102f导致在YBCO 120f表面上电子累积。如果施加小的漏电压,则电流将从源(S)104f通过导电沟道108f流向漏(D)106F。因而,沟道起电阻作用,并且漏电流与漏电压成正比。这就是线性区。
参阅图19,图19直观地说明在饱和区中MTFT运行的例子。随着漏电压增大,漏电压最后到达使在漏106h上沟道108h深度减小到零的点。该点称为夹断点。超过夹断点,漏电流保持不变。这就是饱和区。
表1描述用于双型TFT的数学公式。在表1中表示双型FET的阈电压(Vt)。阈电压(Vt)与定域带隙状态有紧密的关联而与硅EFT器件的阈电压完全不同。然而,漏电流对漏电压(I—V)关系式与对硅EFT用平方律近似法获得的公式是一样的。
表1:双型TFT的重要公式。
阈电压(Vt) n—型Vg>0,Vt>0,Vd>0Vt=qNt(EF—EE)ts/CoxQn=Qt时 P—型Vg<0,Vt<0,Vd<0Vt=qNt(EF—Ei)ts/CoxQp=Qt时
I—V线性区  Qn=Qg—QtID=Cox(W/L)μneff·[(Vg—Vt)VD—VD2/2] Qp=Qg—Qt|ID|=Cox(W/L)μpeff·[|Vg—Vt|VD—VD2/2]
 I—V饱和区 ID=Cox(W/L)μneff(Vg—Vt)2 |ID|=Cox(W/2L)μpeff·(Vg—Vt)2
饱和电压 VDsat=Vg—Vt  VDsat=Vg—Vt
参阅图20,表示根据其他的制造步骤的基于YBCO材料的TFT器件的结构。如所述的那样,金属衬底102e包含掺Nb的STO。衬底102e也用作栅极电极(G)。然后在衬底102e上外延生长栅极绝缘体STO 105e。下一步,沉积沟道材料YBCO 120e。然后用电子束蒸发法通过漏印掩模沉积源104e电极(Pt)和漏106e电极(Pt)。在YBCO材料120e的底表面上形成导电沟道108e。VD表示漏电压、Vg表示栅极电压和ID表示漏电流。这些参数被用于产生下面图中的实验结果。
参阅图21,图21直观地说明在有沟道材料YBCO的情况下根据本发明形成的器件的漏电流303对漏电305的实验示范。如所表示的那样,栅极电压Vg为—20、—16、—12、—8、—4和0V。
参阅图22,图22直观地说明双型导电的漏电流323对栅极电压325的另一个实验示范。实验示范证明双型TFT的几乎对称的ID对Vg特性曲线。部分320包含空穴电流而部分330包含电子电流以Vg为0伏特处为转折点。
参阅图23,图23根据本发明直观地说明相对于p沟道的几个不同的栅极电压的漏电流353对漏电压355的另一个实验示范。结果说明双型TFT I—V特性。
参阅图24,图24直观地说明相对于n沟道双型TFT的几个不同的栅极电压的漏电流373对漏电压375的又一个实验示范。
图25说明双型TFT的高开/关电流比率的另一个实验示范。实验示范说明漏电流413与从—10V到20V的栅极电压411的关系曲线。图26说明p沟道TFT的电流—电压特性的另一实验示范。实验示范直观地说明在YBCO沟道材料的情况下漏电流513与漏电压515的关系曲线。栅极电压Vg为—25、—20、—15、—10、—5和0V。
应用
精通技术的人会意识到提供双(n/p)型运作的单器件将导致许多新的应用。现在公开关于功率电路应用的说明性例子。
参阅图27、28a和28b,说明一种在先技术、全波二极管桥式整流器电路600和电压输入/输出对时间t的曲线图形。如所描绘的那样,在图28a中输入周期的正部分612期间当变压器605极性是如所示的那样时,二极管D1和D3导通,并且电流从负载RL中的阳极通向负载RL的阴极。导电通路表示为虚线环路607。在下一个负的半周期613期间,变压器605颠倒其极性,而使二极管D2和D4导通并且使电流以与上述的正半周期612期间相同的方向通过负载RL。图28b表示输出。
参阅图28a和29—32,分别如图29和31所示,能够用一个根据本发明的双型TFT器件710代替4个二极管D1、D2、D3和D4(图27)。在输入周期的正部分612期间当负的栅极电压施加于TFT中栅极712时,形成p沟道,并且电流从负载(图29中的RL 715或RL 714和图31中的CL 716)的正极通向负载的负极。在输入周期的负的部分612期间,正的栅极电压施加于TFT 710中的栅极712并因此形成n沟道。那时,如图30和32所示,通过负载RL 715(或RL 714和CL 716)的电流是与上述的正的半周期613期间相同的方向。
参阅图33,图33表示本发明的另一种说明性的应用。用根据本发明的双型MTFT 810(最好包含YBCO)驱动有机发光二极管(LED)820。用电压电源814调制栅极压。LED 820与电压电源816连接。光输出是与LED电流成正比。有机LED和YBCO TFT的集成对将来新式的显示大有所裨。
在此描述的说明性的例子是使用本发明的方式而不是以任何解释的方式来限制本发明。对精通技术的人来说,显然本发明的应用是深而广的,在此不胜叙说。同样重要的是,注意可以用具有类似的性质和特点的材料和示范变换或取代在本说明书中描述的材料和示范。本发明有助于为通常的电路提供更多的空间因素、较低的功率和较简单的解决方法。本发明的一些优点包括:
1.可调到10纳米沟道长度以上的可调(scalable)器件;
2.约0.1微微秒数量级的开关时间;和
3.双型(n/p)特性。
描述了双型薄膜场效应晶体管及其应用的最佳实施例(意图是用来说明而不是用作限制),注意到精通技术的人按照上述的技术能够进行变换和改变,因此在公开的发明的具体实施例中可以进行在如附加的权利要求书所概述的发明的范围和精神内的变化是不言而喻的。因而按专利法要求的说明和细目描述了发明,在附加的权利要求书中陈述了要求并希望受专利有效保护的权利。

Claims (31)

1.一种微电子器件,包括:
适合于接受输入电压的栅极层;
在栅极层上形成的绝缘层;
在绝缘层上形成在源和漏之间传送电流的导电沟道层;和
导电沟道层适合于构成双沟道,双沟道既包含p沟道又包含n沟道,其中响应输入电压可选择地启动p沟道和n沟道其中之一。
2.权利要求1的器件,其中栅极层包括凹栅极结构。
3.权利要求1的器件,其中导电沟道层包括莫特(Mott)绝缘体材料。
4.权利要求1的器件,其中导电沟道层包括YBa2Cu3O7—δ,式中δ是在大约0和大约1之间。
5.权利要求1的器件,其中栅极层包括掺有铌的锶钛氧化物。
6.权利要求1的器件,其中绝缘层包括锶钛氧化物。
7.权利要求1的器件,其中响应负的输入电压,形成p沟道和响应正的输入电压,形成n沟道。
8.权利要求1的器件,其中响应负的输入电压,p沟道包括空穴累积层。
9.权利要求1的器件,其中响应正的输入电压,n沟道包括电子累积层。
10.如权利要求1所述的器件,其中微电子器件包括薄膜晶体管。
11.一种电路,包括:
具有栅极、源极和漏极的薄膜晶体管;
该薄膜晶体管包括用于形成栅极的栅极层、栅极适合于接收输入电压;
在栅极层上形成的绝缘层;
在绝缘层上形成的在源和漏之间传送电流的导电沟道层;和
导电沟道层适合于构成双沟道,双沟道既包括p沟道又包括n沟道,其中响应输入电压可选择地启动p沟道和n沟道中之一。
12.权利要求11的电路,其中栅极包括凹栅极结构。
13.权利要求11的电路,其中源和漏之一与负载连接而源和漏中另一个与交流电压连接,以使薄膜晶体管整流在负载上的交流电压。
14.权利要求11的电路,其中导电沟道层包括莫特绝缘体材料。
15.权利要求11的电路,其中导电沟道层包括YBa2Cu307—δ,式中δ是在大约0和大约1之间。
16.权利要求11的电路,其中栅极层包括掺有铌的锶钛氧化物。
17.权利要求11的电路,其中绝缘层包括锶钛氧化物。
18.权利要求11的电路,其中响应负的输入电压形成p沟道和响应正的输入电压形成n沟道。
19.权利要求11的电路,其中响应负的输入电压,p沟道包括空穴累积层。
20.权利要求11的电路,其中响应正的输入电压,n沟道包括电子累积层。
21.权利要求11的电路,其中薄膜晶体管与发光二极管连接并驱动发光二极管。
22.一种形成双沟道晶体管的方法,包括步骤:
形成接收输入电压的栅极层;
在栅极层上沉积绝缘层;
在绝缘层上形成双沟道层;通过:
在绝缘层上外延沉积铜酸盐层;和
在还原环境中使铜酸盐层退火以形成基本上无缺陷的铜酸盐层以使双沟道既包括p沟道又包括n沟道,其中在工作期间响应输入电压可选择地启动p沟道和n沟道其中之一;和
在导电沟道层上形成源电极和漏电极。
23.如权利要求22所述的方法,其中形成栅极层的步骤包括使栅极层形成凹栅极结构的图形化步骤。
24.如权利要求22所述的方法,其中铜酸盐层包括莫特绝缘体材料。
25.如权利要求22所述的方法,其中铜酸盐层包括YBa2Cu3O7—δ,式中δ是大约0和大约1之间。
26.如权利要求22所述的方法,其中形成栅极层的步骤包括使栅极层掺杂的步骤。
27.如权利要求22所述的方法,进一步包括形成响应负的输入电压的空穴累积层的步骤。
28.如权利要求22所述的方法,进一步包括形成响应正的输入电压的电子累积层的步骤。
29.如权利要求22所述的方法,其中退火步骤包括在大约0.2小时和大约5小时之间内使温度保持在大约200℃和大约500℃之间的步骤。
30.如权利要求22所述的方法,其中退火步骤包括为调节铜酸盐层的氧含量在氧气中退火的步骤。
31.如权利要求22所述的方法,其中退火步骤包括在包括真空和隋性气体中之一的还原环境中退火的步骤。
CN00108220A 1999-05-18 2000-04-30 双型薄膜场效应晶体管及其应用 Pending CN1279517A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31443699A 1999-05-18 1999-05-18
US09/314,436 1999-05-18

Publications (1)

Publication Number Publication Date
CN1279517A true CN1279517A (zh) 2001-01-10

Family

ID=23219942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00108220A Pending CN1279517A (zh) 1999-05-18 2000-04-30 双型薄膜场效应晶体管及其应用

Country Status (4)

Country Link
KR (1) KR20010014877A (zh)
CN (1) CN1279517A (zh)
SG (1) SG95620A1 (zh)
TW (1) TW503581B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782749A (zh) * 2009-12-21 2012-11-14 Sk电信有限公司 在音频频带声通信中减少数据接收错误的系统和方法及其应用设备
CN106252362A (zh) * 2016-08-31 2016-12-21 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN110767646A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69132972T2 (de) * 1991-01-07 2003-03-13 Ibm Supraleitender Feldeffekttransistor mit inverser MISFET-Struktur und Verfahren zu dessen Herstellung
JPH06151872A (ja) * 1992-11-09 1994-05-31 Mitsubishi Kasei Corp Fet素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782749A (zh) * 2009-12-21 2012-11-14 Sk电信有限公司 在音频频带声通信中减少数据接收错误的系统和方法及其应用设备
CN102782749B (zh) * 2009-12-21 2015-09-16 Sk电信有限公司 在音频频带声通信中减少数据接收错误的系统和方法及其应用设备
CN106252362A (zh) * 2016-08-31 2016-12-21 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN110767646A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
US11398459B2 (en) 2019-10-31 2022-07-26 Boe Technology Group Co., Ltd. Display substrate and manufacturing method therefor and display device thereof

Also Published As

Publication number Publication date
TW503581B (en) 2002-09-21
KR20010014877A (ko) 2001-02-26
SG95620A1 (en) 2003-04-23

Similar Documents

Publication Publication Date Title
KR102267890B1 (ko) N형 산화물 반도체 제조용 도포액, 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치, 및 시스템
TWI423436B (zh) 有機發光顯示裝置和製造其之方法
TWI422942B (zh) 薄膜電晶體及顯示器
KR101142327B1 (ko) 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법
US7906780B2 (en) Field effect transistor
JP4089858B2 (ja) 半導体デバイス
CN101467257B (zh) 发光器件及包含该发光器件的图像显示装置
JP5430113B2 (ja) 電界効果型トランジスタ及びその製造方法
Su et al. High-performance InGaZnO thin-film transistors using HfLaO gate dielectric
CN107248393A (zh) 像素驱动单元及其形成方法、显示背板、像素驱动电路
JP2002319682A (ja) トランジスタ及び半導体装置
An et al. 47.2: 2.8‐inch WQVGA Flexible AMOLED Using High Performance Low Temperature Polysilicon TFT on Plastic Substrates
JP2000150900A (ja) トランジスタ及び半導体装置
US9324739B1 (en) Thin film transistors with metal oxynitride active channels for electronic displays
US9627439B2 (en) ZnO-based system on glass (SOG) for advanced displays
KR20070085879A (ko) 발광 장치
JP5224676B2 (ja) 表示装置の製造方法
US6890766B2 (en) Dual-type thin-film field-effect transistors and applications
CN1581514A (zh) 栅体短路的薄膜晶体管、其制造方法及相关显示器
CN1699936A (zh) 光量检测电路及使用光量检测电路的显示面板
CN1279517A (zh) 双型薄膜场效应晶体管及其应用
CN1618130A (zh) 半导体装置及其制造方法
JP2001320058A (ja) デュアルタイプ薄膜電界効果トランジスタおよび応用例
CN1551372A (zh) 薄膜晶体管及图像显示装置
Hosono Transparent Amorphous Oxide Semiconductors for Display Applications: Materials, Features, Progress, and Prospects

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication