CN1249463A - 配有闪烁存储器的微型计算机及其程序存入方法 - Google Patents
配有闪烁存储器的微型计算机及其程序存入方法 Download PDFInfo
- Publication number
- CN1249463A CN1249463A CN99119769A CN99119769A CN1249463A CN 1249463 A CN1249463 A CN 1249463A CN 99119769 A CN99119769 A CN 99119769A CN 99119769 A CN99119769 A CN 99119769A CN 1249463 A CN1249463 A CN 1249463A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- program
- rewriting
- logo area
- rewrite operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
本发明提供一种配有闪烁存储器并可自编程的微型计算机以及一种将程序存入闪烁存储器的方法,可快速且准确地检测出因重写中断所致的写错误。这种计算机包括:存储用于闪烁存储器重写过程的程序的重写程序区;以及控制器,它在当存储在外部存储装置或上述重写程序区之中的重写程序被写入闪烁存储器时在闪烁存储器内局部形成多个标志区,并确认重写各阶段的完成情况、或确认各阶段是好还是坏,以及将确认结果记录进各标志区中。
Description
本发明涉及一种配有配有闪烁存储器的微型计算机以及一种将程序存入闪烁存储器的方法。具体来说,本发明涉及一种具有能对存储在闪烁存储器中的程序进行重写的自编程功能的微型计算机以及一种将程序写入闪烁存储器的方法。
用于检测闪烁存储器重写操作中断以防止出错的数据处理设备已经广为人知,而且在日本专利公开No.6865/1996中也已作出说明。
图1的框图显示出了上述文件所揭示的数据处理设备的一般结构。参考图1,在如改变程序这样的初始化过程中,CPU 202执行重写操作,以将数据块通过RAM 206从ROM 203逐块写入闪烁存储器204,并将代表数据开始/结束的起始代码和结束代码按照与该数据相对应的关系写入闪烁存储器204。
CPU 202在每当电源变为有效时都将闪烁存储器204的内容复制进RAM 206。通过这种复制操作,CPU 202就可根据起始代码和结束代码而检测出闪烁存储器204中数据的写错误。
图2显示了闪烁存储器204的数据结构。
闪烁存储器204被分割成多个块,并将含有数据串101、起始代码103和结束代码104的数据串写入各个块中。
数据串101的数据区中包含有程序代码、数据表以及其它必需的数据。起始代码103和结束代码104是预先确定好的任意数据,它们被加在数据串101的开始和结尾处。
图3的流程图显示了传统数据处理设备在启动正常程序时的操作流程图。
一个块的数据被从闪烁存储器204中读出(步骤C1),并且将起始代码和结束代码与各自的预定值进行比较(步骤C2)。然后,步骤C2的比较结果得到确认(步骤C3)。在对先前读出的块数据所进行的重写操作被半途中断的情况下,由于结束代码或起始代码和结束代码尚未被写入,所以起始代码和结束代码将和其各自的预定值不一致。这样,执行对闪烁存储器204和RAM 206的设置(步骤C4),并执行错误处理(步骤C5)。然后,启动并存储在RAM 206中的正常程序被执行(步骤C8)。
如果步骤C3确认了起始代码和结束代码与各自的预定值一致,则数据块将被写入RAM 206(步骤C6)。之后,对全部数据的处理是否已经完成将得到确认(步骤C7)。如果对全部数据的处理已被完成,则启动保留在RAM 206中的正常程序并予以执行(步骤C8)。如果步骤C7确认对全部数据的处理尚未完成,则控制将返回步骤C1并重复步骤C1至C6的操作,直到将预定的多个块的数据传送到RAM的操作完成为止。
如上所述,在传统的数据处理设备中,当起始代码和结束代码被确认与其各预定值一致时,或者在用于闪烁存储器和RAM的设置操作或错误处理被执行之后,正常程序才会被启动,这样就可防止因闪烁存储器的写错误而导致的程序出错。
但是,使用闪烁存储器的传统数据处理设备存在以下问题。
第一个问题,由于用来检测闪烁存储器写错误而进行的起始代码和结束代码的写操作仅在对闪烁存储器进行重写时才被执行,所以如果当写错误发生在重写操作被中断的初始阶段时,就不能被检测到。
例如,如果在闪烁存储器擦除操作的初始阶段的重写操作中发生中断,则起始代码和结束代码有可能被保留下来而未被擦除(即使一些程序代码已被擦除)。这种情况下就可能出现功能失常。
还有,当全部地址被保留而未被擦除时,由于重写操作之前的程序仍保持原样,所以数据处理设备所执行的操作将与预期操作不同。
第二个问题,当起始代码和结束代码被设在块的边界之上时,由于它们是作为数据区的部分写入数据而被加入的,所以编制一个程序将十分困难,因为CPU是直接执行存储在闪烁存储器中的程序的。具体来说,一个计算机系统有时具有这样一种配置,即,复位向量或中断向量被固定在特定的地址上。在这类计算机系统中,如果复位向量和中断向量被固定在应存储起始代码和结束代码的地址,就不能编制出一个程序。
另外,虽然传统数据处理设备被设置成先将程序读入RAM一次然后再执行该程序,但是,当它使用含有内置存储器的计算机(如单片机)时,则必须为该数据处理设备额外准备RAM,以用于存储待执行的程序,其结果使得此类数据处理设备的成本较高。
传统数据处理设备还有一个问题,即,因为程序是从闪烁存储器传送到RAM的,所以它需要较长的时间来启动一个正常操作程序。
本发明是针对上述已有技术所存在的各种问题而被提出的,它的目的就是提供一种配有内置闪烁存储器并具有自编程功能的微型计算机以及一种将程序存入闪烁存储器的方法,利用它们,就可快速且准确地检测出因闪烁存储器重写操作的中断而导致的写错误。
根据本发明的一个方面,提供了一种配有闪烁存储器并具有能对存储在闪烁存储器中的程序进行重写的自编程功能的微型计算机,这种微型计算机包括:存储有一个程序的重写程序区,该程序用于闪烁存储器的重写操作过程;以及控制器,它在当存储在外部存储装置或上述重写程序区之中的重写程序被写入闪烁存储器时,在闪烁存储器内局部形成多个标志区,并对重写操作各阶段的完成情况进行确认、或者确认各阶段是好还是坏,以及将确认结果记录进各标志区中。
在这种配有闪烁存储器的微型计算机中,其闪烁存储器可含有多个块,并且每个块都是一个可擦写单元且都含有一个数据区和一个标志区,而控制器则可将多个块的数据区映射在连续地址上。
根据本发明的另一个方面,提供了一种配有闪烁存储器并具有能对存储在闪烁存储器中的程序进行重写的自编程功能的微型计算机,这种微型计算机包括:重写程序区,其存储有一个程序,该程序用于闪烁存储器的重写操作过程;重写装置,它在当存储在外部存储装置或上述重写程序区之中的重写程序被写入闪烁存储器时在闪烁存储器内局部形成多个标志区;以及控制器,它对重写操作各阶段的完成情况进行确认、或者确认各阶段是好还是坏,并通过重写装置将确认结果记录进各标志区中。
根据本发明的又一个方面,提供了一种配有闪烁存储器并具有对存储在闪烁存储器中的程序进行重写的自编程功能的微型计算机,这种微型计算机包括:重写程序区,存储有一个程序,该程序用于闪烁存储器的重写操作过程;重写装置,它在当存储在外部存储装置或上述重写程序区之中的重写程序被写入闪烁存储器时在闪烁存储器内局部形成多个标志区;控制器,它对重写操作各阶段的完成情况进行确认、或者确认各阶段是好还是坏,并通过重写装置将确认结果记录进各标志区中;以及标志状态报告装置,它在重写操作完成后当电源变为有效时,对从标志区读出的数值和预先存储的标志区预期值进行比较,并将比较结果通知给控制器。
在这两种配有闪烁存储器的微型计算机中,闪烁存储器都可含有多个块,并且每个块都是一个可擦写单元且都含有一个数据区和一个标志区,而重写装置则可将多个块的数据区映射在连续地址上。
根据本发明的再一个方面,提供了一种用于将程序存储入微型计算机的闪烁存储器中的方法,该微型计算机配有闪烁存储器并具有能对存储在闪烁存储器中的程序进行重写的自编程功能,这种方法的特征在于,当重写程序被写入闪烁存储器时,在闪烁存储器中局部形成了多个标志区,而且还执行对重写操作各阶段完成情况的确认,或对各阶段好或坏的确认,之后将确认的结果记录入各标志区。
在具有上述结构的本发明中,部分闪烁存储器被用于一些标志,这些标志中记录着闪烁存储器重写操作过程状态。当闪烁存储器中的一个程序将被执行时,通过确认该标志的内容就可了解重写过程的状态。因此,由于闪烁存储器重写操作的中断而导致的写错误就能被快速且准确地检测出来。
通过以下的文字说明并参考显示有本发明实施例的附图,本发明的上述及其它目的、特征和优点将变得更为明了。
图1的框图显示了一个传统的数据处理设备;
图2的示意图显示了传统数据处理设备中闪烁存储器的数据结构;
图3的流程图说明了传统数据处理设备在启动正常程序时的操作;
图4的框图显示了本发明一个实施例的结构;
图5(A)和5(B)的示意图显示了图4所示闪烁存储器区的结构,其中,图5(A)显示的是其物理结构,图5(B)显示的是其逻辑结构;
图6的流程图显示了在电源变为有效时上述实施例的操作;
图7(A)和7(B)的示意图显示了图4所示闪烁存储器区的详细结构,其中,图7(A)显示的是其物理结构,图7(B)显示的是其逻辑结构;
图8的示意图显示了标志区2的结构;
图9的流程图显示了用于对图8所示标志区进行重写处理的操作;
图10的框图显示了本发明第二个实施例的结构。
以下将参考附图对本发明的优选实施例进行说明。
图4是显示了本发明一个实施例的结构的框图。该实施例包括:微型计算机1,CPU(控制装置)2,重写程序区3,闪烁存储器区4,用于对闪烁存储器区4进行重写的重写装置5,用于在操作中存储临时数据的RAM 6,以及用于相互连接各单元的通信装置7。
图5(A)和5(B)是显示了图4所示闪烁存储器区的结构的示意图,其中,图5(A)显示的是其物理结构,图5(B)显示的是其逻辑结构。
闪烁存储器区4含有多个块,其每个块都构成了一个可擦写单元,并且都含有一个用于存储重写操作历史信息的标志区以及一个用于存储程序、数据表及其它必需数据的数据区。此处,含有数据区1和标志区1的块1用数据101来表示,而含有数据区2和标志区2的块2则用数据102来表示。
如图5(B)所示,数据区被映射在处于连续空间中的逻辑地址上。
图6是说明了在电源变为有效时本实施例操作的流程图。以下将参考图6对本实施例的操作进行说明。
重写程序区3存储有一个用于对闪烁存储器区4进行重写的程序。图6中虚线以右是由存储在闪烁存储器区4中的程序所执行的操作,而虚线以左则是由存储在重写程序区3中的程序所执行的操作。
当电源变为有效后,初始化操作将被执行以将各单元设定到初始状态(步骤A1)。初始化操作之后,流程将检查是否出现闪烁存储器区4的重写请求(步骤A2)。如果闪烁存储器区4有重写请求,则重写操作将被执行(步骤A3),但如果闪烁存储器区4没有重写请求,则流程将确定闪烁存储器区4的重写操作是否已被正常执行(步骤A4)。
步骤A4中对闪烁存储器区重写操作是否正常作出判断,其依赖于图5(A)中的标志区是否具有预期值。如果流程确定出重写操作未被正常执行,则出错处理将被执行(步骤A5),但如果流程确定出重写操作已被正常执行,则它将由存储在闪烁存储器区4中的程序执行正常操作(步骤A6)。
在步骤A3的重写操作中,当操作(如:重写操作中的擦除操作或写入操作)到达结尾时,流程将设置一个代表此结尾的标志。对待在步骤A4中用于确定重写操作正常性的预期值来说,它使用的是经重写操作改变后的标志。
利用存储在闪烁存储器区中的内容(它已被按照上述方式重写),就可通过对标志的检测来确定重写操作是否已被正常执行。例如,如果重写操作被半途中断,则标志将保持与被中断处理之前的状态相同,并因而具有与其预期值不同的数值。利用这种不同,就可检测出对闪烁存储器区4所进行的重写操作已被中断。
在本实施例的这种方法中,如果操作在对闪烁存储器进行重写期间被中断,则通过利用一个标志就可将其检测出来,该标志代表了闪烁存储器一部分的重写历史信息,它用于确定写操作的正常性。因此,就可防止由于程序出错而导致的意外错误或事件。
以下将对上述实施例的操作进行更为详细的说明。
图7(A)和7(B)是显示了图4所示闪烁存储器区的详细结构的示意图,其中,图7(A)显示的是其物理结构,图7(B)显示的是其逻辑结构。除具有如图5(A)和5(B)所示闪烁存储器区4的结构以外,图7(A)和7(B)所示的闪烁存储器区4的结构还含有重写程序区3以及RAM 6,前者用于解释一个地址分配的实例,而后者则用于在操作中存储临时数据。
重写程序区3存储有用于对闪烁存储器区4进行重写的程序。闪烁存储器区4则存储着用于进行正常操作的程序。可以将存储在闪烁存储器区4中的程序变成采用本实施例的系统的扩展功能,或者便于对程序进行修改以消除其缺陷。
对闪烁存储器区4所进行的重写是由重写装置5在CPU 2的控制下,根据存储在重写程序区(ROM)3中的程序而执行的。在重写过程中,闪烁存储器区4中的程序将被重新写入由通信装置7所接收的程序代码。
RAM 6可在正常程序操作期间或在对重写程序区3进行重写期间临时存储数据。
虽然图7(A)所示的实例包括有RAM 6、重写程序区3以及闪烁存储器区4(该闪烁存储器区4含有3个块,其每个块都含有一个8k字节的数据区和一个1字节的标志区),但是为了简化程序的编制,也可按如图7(B)所示的方式对该存储区进行映射,从而保证数据区在闪烁存储器区4中的连续性。
图8是显示了标志区2的结构的示意图。
闪烁EPROM或EPROM具有一个共性,即,写入时未变成写入值的位可通过在以后再次执行写入操作而得到改变。
例如,在闪烁EPROM或EPROM被设置成使其一个位被位擦除变为“0”而被位写入变为“1”的情况下,可以先对其第0位写入一次“1”,而以后再对剩余的位写入“1”。但是,曾被写入过一次“1”的位将不能被以后的写入操作再转变到“1”。
图8中所示的实例利用了刚才所说的情况,即,它为标志分配了1个字节作为一个写入单位。在此标志中,从BIT 7到BIT 0分别分配的是:校验错误标志、空白错误标志、重写结束标志、校验结束标志、写入结束标志、空白检查结束标志、擦除结束标志和重写开始标志。
根据闪烁存储器的这种单元结构,其单元会因写入的内容而发生质变。在这种情况下,由于较多次的重写操作只能用于标志区,所以它将减少标志区各单元的寿命。为了防止这种情况,可将标志的权数分配进如1个字节大小的写单元中。
待被分配的标志必须至少含有重写开始标志和重写结束标志,这样才能实现本发明的基本目的。但是,也可对将被分配的标志进行选择以保留更多的详细历史信息。这样,在重写中断被检测到之后当写操作被执行时,就可通过从紧接于重写被中断的地方开始继续执行重写操作,从而提高重写操作的效率。
图9是说明对图8所示标志区进行重写处理的操作的流程图,以下将参考图9说明重写操作。在以下的说明中作了这样的假设,即,闪烁存储器各单元的数值被擦除变为“0”、被写入变为“1”。
参考图9,在当写操作开始的时刻,标志区具有一数值为“00111110”,该值是它在重写被正常完成时的预期值,为了设置代表重写操作开始的重写开始标志,流程对标志区进行写入,从而将标志区的数值改为“00111111”(步骤B1)。
对重写开始标志的设定使得当前存储在重写程序区3中的程序与预期的程序不同。因此即使重写操作在初始阶段被中断,也可通过上述的不同而检测出重写操作的中断。
然后,流程将执行对重写区的擦除操作(步骤B2)。标志区也因此而得到擦除。这样,标志区现在具有的数值为“00000000”,即,无特别指定的标志区要被改变。
接下来,流程将设置代表擦除操作完成的擦除结束标志(步骤B3),从而将标志区的数值改变为“00000010”。
然后,流程将执行对数据区的空白检查,以确定擦除是否被完全执行(步骤B4),接着流程将确定空白检查的结果(步骤B5)。如果空白检查发现一些不一致,则流程将设置空白出错标志(步骤B6)。随后流程将再次执行从上述擦除开始的操作。
如果空白检查正常完成,则流程将设置空白检查结束标志(步骤B7),从而将标志区的数值改变为“00000110”,之后,流程将连续执行写操作(步骤B8)。
当写操作完成后,流程将设置写入结束标志(步骤B9),从而将标志区的数值改变为“00001110”,之后,流程将执行校验操作以确认写操作是否已被正常完成(步骤B10)。
接下来,流程将确认校验操作的结果(步骤B11),如果校验操作的结果确认了写入操作未被正常完成,则流程将设置校验出错标志(步骤B12)。随后,写操作将被再次执行。
如果校验操作的结果证明写入操作已被正常完成,则流程将设置校验结束标志和重写结束标志(步骤B13、B14),以结束该重写操作。
如上所述,在本实施例中,每当一个重写操作步骤被完成时,都有一个代表该步骤完成的历史信息被记录进标志区。因此,当一个正常程序被启动时,通过对闪烁存储器区4中的标志区进行确认,就可检测出重写操作是否完成以及操作在哪个阶段被中断。
图10是显示了本发明第二个实施例的结构的框图。以下将参考图10对本发明的第二个实施例进行说明。
本实施例在重写装置5的结构上与第一个实施例有所不同,它们的差别在于,在第一个实施例中,为了减少CPU 2的负担,它仅仅执行重写操作。本实施例中的各单元与图4所示第一个实施例中的各单元类似,因此其类似部分用相同的标号来表示。为了避免重复,对类似部分的说明在此省略。
本实施例中的重写装置5包括:重写控制电路8,数据保持装置9,重写状态保持装置10以及多路转换器(MPX)11。
重写控制电路8控制着数据保持装置9、重写状态保持装置10以及多路转换器11,从而有效地控制了闪烁存储器区4中重写区域的分配以及对闪烁存储器区4所进行的重写操作(如写入和擦除)。重写控制电路8可输出一个重写目标块的地址信息以及用于该块标志的地址信息。
数据保持装置9存储有用于闪烁存储器区4中的数据区的写入数据,而且它能够在重写控制电路8的控制下,将写入数据输出至多路转换器11。
重写状态保持装置10存储有用于有关重写操作不同操作阶段的信息以及重写目标块的信息。
多路转换器11受重写控制电路8的控制,以便在对数据区进行写入时,由多路转换器11选中数据保持装置9的输出并将其输出至闪烁存储器区4,而在对标志区进行写入时,由多路转换器11选中重写状态保持装置10的输出值并将其输出至闪烁存储器区4。
从重写状态保持装置10输出到多路转换器11的输出值是这样的,当重写操作的各阶段被完成时,该值都会被写入标志区,而且在每当控制前进到下一个操作阶段时,它都会被重写控制电路8更新。
如上所述,本实施例中对各标志区所进行的重写是由重写控制电路8根据存储在重写状态保持装置10中的地址信息内容而执行的。CPU 2执行重写操作的启动并确定需写入的内容,但它不需要将标志区分配至特定的地址。这样就减少了CPU 2的负担,并允许CPU 2去执行其它的处理。因此,其操作效率得到了提高。
图10中,本实施例除上述各单元之外还含有标志状态报告装置70。标志状态报告装置70能够在重写完成后当电源变为有效时,对从标志区读出的值和预先存储的标志区中的预期值进行比较,并能通过中断来向CPU 2报告此闪烁存储器区的重写是否已正常完成。尽管上述比较操作一般是由CPU 2来执行的,但刚才所述的这种结构能够消除由CPU 2执行比较操作的必要性,此举进一步提高了操作效率。
由于本发明是按照以上方式构成的,因此它达到了以下效果。
第一个效果,它防止了因重写操作的中断而导致的出错情况,并且还防止了一系列的失效或致命错误。这是因为,在对一闪烁存储器区进行重写时,重写操作的历史信息被写入了标志区,并且在闪烁存储器区中的某一程序被执行之前,只需通过参考各标志,就可以快速且准确地确认出写操作是否被正常完成。
第二个效果,由于重写操作的历史信息可在重写操作的开始阶段中被保留下来,所以在初始阶段中产生的重写操作的中断(如:擦除操作)也可被检测出来。
第三个效果,由于代表操作完成的历史信息可在重写操作的各过程中被保留下来,所以当在中断后再次执行重写操作时,该重写操作可从紧随其曾被中断的地方开始重新执行。
第四个效果,因为数据区被设置在连续的地址上,所以就可轻易地编制出一个程序。
另外,与传统结构中为执行一程序需将其从闪烁存储器传送至RAM的情况相比,本发明还有一个效果,即消除了用于执行程序的RAM所需的费用,而且也减少了启动一个正常操作程序所需的时间。
尽管采用了特定的术语对本发明的各实施例所作的说明,但这种说明仅起到了解释性的目的。熟练人员应该明白,任何对本发明所作的修改和变换都不会脱离其下述权利要求的精神或范围。
Claims (6)
1.一种配有闪烁存储器的微型计算机,具有对存储在所述闪烁存储器中的程序进行重写的自编程功能,其特征在于包括:
重写程序区,其保存有一个程序,用于所述闪烁存储器的重写操作过程;以及
控制器,它在当存储在外部存储装置或所述重写程序区之中的重写程序被写入上述闪烁存储器时,在所述闪烁存储器内局部形成多个标志区,并对重写操作各阶段的完成情况进行确认、或者对各阶段是好还是坏进行确认,并将确认结果记录进各标志区中。
2.如权利要求1所述的配有闪烁存储器的微型计算机,其特征在于所述闪烁存储器含有多个块,并且每个块都是一个可擦写单元且都含有一个数据区和一个标志区,而所述控制器则可将多个块的数据区映射在连续地址上。
3.一种其配有闪烁存储器的微型计算机,具有对存储在闪烁存储器中的程序进行重写的自编程功能,其特征在于包括:
重写程序区,其存储有一个程序,该程序用于所述闪烁存储器的重写操作过程;
重写装置,它在当存储在外部存储装置或所述重写程序区之中的重写程序被写入所述闪烁存储器时,在上述闪烁存储器内局部形成多个标志区;
控制器,它对重写操作各阶段的完成情况进行确认、或者确认各阶段是好还是坏,并通过上述重写装置将确认结果记录进各标志区中。
4.一种配有闪烁存储器的微型计算机,具有对存储在所述闪烁存储器中的程序进行重写的自编程功能,其特征在于包括:
重写程序区,其存储有一个程序,该程序用于所述闪烁存储器的重写操作过程;
重写装置,它在当存储在外部存储装置或所述重写程序区之中的重写程序被写入所述闪烁存储器时,在所述闪烁存储器内局部形成多个标志区;
控制器,它对重写操作各阶段的完成情况进行确认、或者确认各阶段是好还是坏,并通过上述重写装置将确认结果记录进各标志区中;以及
标志状态报告装置,它在重写操作完成后当电源变为有效时,对从上述标志区读出的数值和预先存储的所述标志区的预期值进行比较,并将比较结果通知给上述控制器。
5.如权利要求3或4所述的配有闪烁存储器的微型计算机,其特征在于所述闪烁存储器含有多个块,并且每个块都是一个可擦写单元,且都含有一个数据区和一个标志区,而所述重写装置则可将多个块的数据区映射在连续地址上。
6.一种用于将程序存储入微型计算机的闪烁存储器中的方法,该微型计算机配有闪烁存储器,并具有能对存储在闪烁存储器中的程序进行重写的自编程功能,这种方法的特征在于:
它在重写程序被写入所述闪烁存储器时,在所述闪烁存储器中局部形成了多个标志区,而且还执行了对重写操作各阶段完成情况的确认或对各阶段好或坏的确认,之后还将确认的结果记录入各标志区。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27365998A JP2990181B1 (ja) | 1998-09-28 | 1998-09-28 | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 |
JP273659/1998 | 1998-09-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1249463A true CN1249463A (zh) | 2000-04-05 |
Family
ID=17530773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99119769A Pending CN1249463A (zh) | 1998-09-28 | 1999-09-28 | 配有闪烁存储器的微型计算机及其程序存入方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6883060B1 (zh) |
EP (1) | EP0990989A2 (zh) |
JP (1) | JP2990181B1 (zh) |
KR (1) | KR100316981B1 (zh) |
CN (1) | CN1249463A (zh) |
TW (1) | TW449688B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7487286B2 (en) | 2003-02-28 | 2009-02-03 | Spansion Llc | Flash memory and method for controlling the memory |
CN102467522A (zh) * | 2010-11-10 | 2012-05-23 | 中兴通讯股份有限公司 | 一种基于nand闪存的文件系统的自编程方法及装置 |
CN105868119A (zh) * | 2015-02-10 | 2016-08-17 | 丰田自动车株式会社 | 微机装置 |
CN110688084A (zh) * | 2019-10-14 | 2020-01-14 | 深圳市蓝度汽车电控技术有限公司 | 一种先入先出的flash数据存储方法、系统及终端 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393595B1 (ko) * | 2001-08-27 | 2003-08-02 | 엘지전자 주식회사 | 메모리 프로그래밍 시스템 및 그 방법 |
DE10148047B4 (de) | 2001-09-28 | 2013-06-27 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Sicherung von Daten in einem Speicherbaustein und Speicherbaustein |
JP2004213723A (ja) | 2002-12-27 | 2004-07-29 | Renesas Technology Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の書込み及び消去制御用シーケンス |
KR100704618B1 (ko) * | 2004-01-19 | 2007-04-10 | 삼성전자주식회사 | 플래시 메모리의 데이터 복구 장치 및 방법 |
JP4691355B2 (ja) | 2004-12-28 | 2011-06-01 | 日本電産サンキョー株式会社 | 不揮発性メモリ |
JP4577075B2 (ja) * | 2005-04-22 | 2010-11-10 | 株式会社デンソー | 自動車用制御ユニット |
US20060259207A1 (en) | 2005-04-20 | 2006-11-16 | Denso Corporation | Electronic control system for automobile |
JP2007058499A (ja) | 2005-08-24 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 情報処理装置およびデータ書き込み方法 |
JP4692231B2 (ja) * | 2005-11-04 | 2011-06-01 | 株式会社デンソー | 車両用の電子制御装置 |
JP2007269181A (ja) * | 2006-03-31 | 2007-10-18 | Mitsubishi Motors Corp | 車両の電子制御システムの車両情報の設定方法 |
KR100806343B1 (ko) | 2006-10-19 | 2008-02-27 | 삼성전자주식회사 | 플래시 메모리를 포함한 메모리 시스템 및 그것의 맵핑테이블 관리 방법 |
US7934050B2 (en) * | 2006-12-07 | 2011-04-26 | Denso Corporation | Microcomputer for flash memory rewriting |
JP4743182B2 (ja) * | 2006-12-07 | 2011-08-10 | 株式会社デンソー | マイクロコンピュータ |
JP5751795B2 (ja) * | 2010-10-18 | 2015-07-22 | 富士通テン株式会社 | 表示制御装置及び制御装置 |
JP2012108627A (ja) * | 2010-11-15 | 2012-06-07 | Toshiba Corp | メモリシステム |
JP2013065261A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | メモリ管理装置 |
JP5884663B2 (ja) * | 2012-07-10 | 2016-03-15 | 株式会社デンソー | 電子制御装置およびデータ書換システム |
JP2015146102A (ja) * | 2014-02-03 | 2015-08-13 | 株式会社ワコム | センサコントローラ、センサコントローラを備えたセンサデバイス、センサデバイスが搭載された電子機器およびアプリケーションソフトウェアの復旧方法 |
JP6094523B2 (ja) * | 2014-04-25 | 2017-03-15 | トヨタ自動車株式会社 | プログラム書き換え方法 |
JP6424538B2 (ja) * | 2014-09-24 | 2018-11-21 | 富士ゼロックス株式会社 | 情報処理装置、情報処理システム及びプログラム |
JP6636930B2 (ja) * | 2014-09-25 | 2020-01-29 | 株式会社京都ソフトウェアリサーチ | フラッシュメモリ内蔵マイコン、マイコンに内蔵されたフラッシュメモリへのデータ書込み方法、および、フラッシュメモリへのデータを書込むプログラム |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5590306A (en) * | 1992-09-08 | 1996-12-31 | Fuji Photo Film Co., Ltd. | Memory card management system for writing data with usage and recording codes made significant |
JP3155847B2 (ja) * | 1993-01-13 | 2001-04-16 | 株式会社東芝 | 不揮発性半導体記憶装置およびこれを用いた記憶システム |
JP3078946B2 (ja) * | 1993-03-11 | 2000-08-21 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 一括消去型不揮発性メモリの管理方法及び半導体ディスク装置 |
JP3215237B2 (ja) * | 1993-10-01 | 2001-10-02 | 富士通株式会社 | 記憶装置および記憶装置の書き込み/消去方法 |
JPH07281962A (ja) * | 1994-04-15 | 1995-10-27 | Sansei Denshi Japan Kk | 電気的書換可能な不揮発性メモリのアクセス方法 |
US5603001A (en) * | 1994-05-09 | 1997-02-11 | Kabushiki Kaisha Toshiba | Semiconductor disk system having a plurality of flash memories |
JP3603333B2 (ja) * | 1994-06-22 | 2004-12-22 | カシオ計算機株式会社 | データ処理装置 |
JPH0898268A (ja) | 1994-09-27 | 1996-04-12 | Sharp Corp | ホームコントローラ |
JPH08138391A (ja) | 1994-11-09 | 1996-05-31 | Hitachi Ltd | フラッシュメモリ制御方式 |
JP3576625B2 (ja) | 1995-02-28 | 2004-10-13 | 株式会社東芝 | フラッシュメモリカードのデータ管理方法およびそのデータ管理方法を使用したデータ処理装置 |
JP3397281B2 (ja) | 1996-02-29 | 2003-04-14 | 株式会社リコー | 通信装置 |
JPH09297713A (ja) | 1996-04-30 | 1997-11-18 | Anritsu Corp | 携帯用機器における不良データ識別装置及び方法 |
US5805501A (en) * | 1996-05-22 | 1998-09-08 | Macronix International Co., Ltd. | Flash memory device with multiple checkpoint erase suspend logic |
JPH1011277A (ja) * | 1996-06-20 | 1998-01-16 | Sharp Corp | 電気的書換え可能な不揮発性メモリを備えるコンピュータ装置および不揮発性半導体メモリ |
JP3497066B2 (ja) * | 1996-10-16 | 2004-02-16 | 富士通株式会社 | フラッシュメモリにおけるデータ書き込み/読み出し方法およびフラッシュメモリを用いた記憶装置 |
JPH10124403A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | ブロック消去型フラッシュメモリの書込み方法 |
JPH10161942A (ja) * | 1996-11-28 | 1998-06-19 | Sony Corp | 情報記憶方法及び情報記憶装置及び情報処理装置 |
JPH10254694A (ja) * | 1997-03-12 | 1998-09-25 | Sony Corp | データ書き換え装置及び方法 |
US6122195A (en) * | 1997-03-31 | 2000-09-19 | Lexar Media, Inc. | Method and apparatus for decreasing block write operation times performed on nonvolatile memory |
-
1998
- 1998-09-28 JP JP27365998A patent/JP2990181B1/ja not_active Expired - Fee Related
-
1999
- 1999-09-22 EP EP99118706A patent/EP0990989A2/en not_active Withdrawn
- 1999-09-22 TW TW088116467A patent/TW449688B/zh active
- 1999-09-23 US US09/401,293 patent/US6883060B1/en not_active Expired - Fee Related
- 1999-09-28 CN CN99119769A patent/CN1249463A/zh active Pending
- 1999-09-28 KR KR1019990041579A patent/KR100316981B1/ko not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7487286B2 (en) | 2003-02-28 | 2009-02-03 | Spansion Llc | Flash memory and method for controlling the memory |
CN102467522A (zh) * | 2010-11-10 | 2012-05-23 | 中兴通讯股份有限公司 | 一种基于nand闪存的文件系统的自编程方法及装置 |
CN102467522B (zh) * | 2010-11-10 | 2013-09-11 | 中兴通讯股份有限公司 | 一种基于nand闪存的文件系统的自编程方法及装置 |
CN105868119A (zh) * | 2015-02-10 | 2016-08-17 | 丰田自动车株式会社 | 微机装置 |
CN105868119B (zh) * | 2015-02-10 | 2018-11-06 | 丰田自动车株式会社 | 微机装置 |
CN110688084A (zh) * | 2019-10-14 | 2020-01-14 | 深圳市蓝度汽车电控技术有限公司 | 一种先入先出的flash数据存储方法、系统及终端 |
Also Published As
Publication number | Publication date |
---|---|
EP0990989A2 (en) | 2000-04-05 |
KR100316981B1 (ko) | 2001-12-24 |
TW449688B (en) | 2001-08-11 |
JP2000105694A (ja) | 2000-04-11 |
US6883060B1 (en) | 2005-04-19 |
JP2990181B1 (ja) | 1999-12-13 |
KR20000023497A (ko) | 2000-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1249463A (zh) | 配有闪烁存储器的微型计算机及其程序存入方法 | |
US6879528B2 (en) | Control method of nonvolatile memory | |
CN1097225C (zh) | 对光盘驱动器微控制器和光盘驱动器更新程序代码的方法 | |
KR101004876B1 (ko) | 비휘발성 메모리 시스템에서 사용하기 위한 전원 관리 블록 | |
CN1248110C (zh) | 监控软件程序按规定执行的方法 | |
CN100343807C (zh) | 一种Boot软件升级方法和一种Boot软件恢复方法 | |
CN1499530A (zh) | 非易失性存储器系统内有效允许失序写处理的方法和装置 | |
CN1277214C (zh) | 一种嵌入式系统升级的方法 | |
CN1652253A (zh) | 存储卡和半导体器件 | |
CN1959638A (zh) | 计算机系统中存储器初始化的方法和设备 | |
CN100340983C (zh) | 对非易失可编程逻辑器件在线升级的方法及装置 | |
CN1430142A (zh) | 在通信系统中利用单片机实现软件下载的装置及其方法 | |
JP4460967B2 (ja) | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 | |
CN1523509A (zh) | 可编程控制器单元及存储器自动复原方法 | |
CN1501621A (zh) | 一种系统安全启动方法 | |
CN1906595A (zh) | 向pci/pci-x标准热插拔控制器信号通知命令状态的方法 | |
CN1447243A (zh) | 快闪存储器中快速且能防止不正常断电的演算法及其控制系统 | |
CN1584844A (zh) | 一种单片机在线升级方法和装置 | |
CN1567199A (zh) | 交叉式固件升级方法 | |
CN1858703A (zh) | 设备启动方法 | |
CN1504861A (zh) | 计算机的双基本输出入系统 | |
CN1588324A (zh) | 基于控制系统实现在线更新数据的方法 | |
CN1473336A (zh) | 用于只读存储器的扩展使用的存储管理逻辑单元 | |
CN1276350C (zh) | 经由缓冲区更新基本输入输出系统的系统及方法 | |
CN1206658C (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030418 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20030418 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
AD01 | Patent right deemed abandoned | ||
C20 | Patent right or utility model deemed to be abandoned or is abandoned |