CN1245630A - 用于射频电路器件的接插件及相关的方法 - Google Patents

用于射频电路器件的接插件及相关的方法 Download PDF

Info

Publication number
CN1245630A
CN1245630A CN97181678A CN97181678A CN1245630A CN 1245630 A CN1245630 A CN 1245630A CN 97181678 A CN97181678 A CN 97181678A CN 97181678 A CN97181678 A CN 97181678A CN 1245630 A CN1245630 A CN 1245630A
Authority
CN
China
Prior art keywords
circuit
conducting element
conducting
connector
border district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97181678A
Other languages
English (en)
Inventor
L·马藤松
S·塞德布拉德
C·伦丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1245630A publication Critical patent/CN1245630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Receivers (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

一种接插件及相关的方法(80),将射频电路(10)的器件的第一电路元件部分(12)和第二电路元件部分(14)连接在一起。提供了第一(12)和第二(14)电路元件部分之间射频信号的隔离(44)导通(42)。适当地选择接插件的相对尺寸允许接插件的特性阻抗匹配电路元件部分(12,14)的特性阻抗。

Description

用于射频电路器件的接插件及相关的方法
本发明一般涉及如陶瓷、表面安装电路器件等在射频下操作的电子电路器件。本发明特别涉及连接件组件及相关的方法，用于形成电子电路器件的电路部分之间绝缘和匹配的连接。
由连接提供的绝缘减弱了电子电路器件的操作期间产生的电磁能的辐射。例如作为穿过连接射频信号导通的副产物产生的电磁能减弱，以便不干扰导体或元件。
由连接提供的匹配减少了如果连接与电路部分的阻抗不匹配时发生的信号损失。
有多种类型的电子器件可在射频下操作。一些所述电子器件可操作接收射频信号，此外其它的所述电子器件，或同样可操作产生射频信号。
在射频下操作的电子器件的问题特点涉及产生作为器件操作副产物的电磁能。当射频信号穿过器件导通时，例如其电路部分之间时，产生电磁能。作为电子器件正常操作的副产物产生的电磁能辐射，形成对电子器件的其它部分或其它电子器件操作的干扰。
无线电接收机为具有正常操作期间利用射频信号的元件部分的电子器件的一个例子。作为所述射频信号的副产物产生的电磁能会产生干扰，干扰接收机的操作。所述干扰有时称做串扰，降低了接收机的操作质量。
越来越多的电子电路器件构造成可在较高的频率下操作。响应于较高频率下射频信号的导通产生的电磁能的频率有也为较高频率的基本分量。当能量有也为较高频率的基本分量时，由电磁能的辐射造成的干扰的有害效应有时更有害。
此外，越来越多的电子电路变得小型化。随着所述小型化要求的增加，电子电路和形成所述电路的器件相互更靠近地放置。由电磁能的辐射引起的干扰取决于与能量源的距离。因此，小型化的增加使越来越多的电路器件受电磁能的影响可能更严重。
可在较高射频下操作的电路器件有时由陶瓷材料构成。所述器件有时也表面安装在如印刷电路板等的基板上。陶瓷材料层相互串联叠置。陶瓷材料层构成的方式要能包含电子元件，有时要包含大量的电子元件。元件耦合在一起形成工作的电子电路。如信号通路、厚膜涂层等的连接器或其它的连接件将所述元件连接在一起。作为RF信号导通穿过所述连接器的副产物产生的电磁能会干扰包括在陶瓷材料层内的其它元件的操作。此外，当需要连接器互连设置在陶瓷层上或内的各种电路元件时，连接器的阻抗与电路元件阻抗的不匹配导致信号损失。所述信号损失也干扰了电路器件的正确操作。
一种使形成电子电路的电路部分之间的连接能够改善隔离特性的方式将很有用。一种使形成电路的电路部分之间的连接与电路匹配的方式同样很有用。
正是鉴于所述与射频下操作的电子电路器件有关的背景信息，本发明进行了显著的改进。
本发明有利地提供了一种用于电子电路的电互连部分的接插件及相关的方法。形成电子电路器件的电路部分之间绝缘和匹配的连接。
由于隔离了形成在电路部分之间的连接，所以减弱了作为射频信号导通穿过接插件的副产物产生的电磁能。由此，降低了干扰电子电路器件操作的电磁能量级。
由于形成在电路部分之间的连接与电子电路器件的阻抗匹配，降低了由连接不匹配而产生的信号损失。由此，提高了电子电路器件的电路性能。
在本发明的一个方案中，接插件形成表面安装的电路元件和印制电路板或其它基板之间的连接。中心地设置的焊料球设置在电路元件和印刷电路板之间。中心地设置的焊料球形成电路元件和在印刷电路板上形成的信号线之间的信号路径。多个周边地设置的焊料球与中心地设置的焊料球径向地隔开。周边地设置的焊料球基本上环绕中心地设置的焊料球。多个周边地设置的焊料球减弱了电路元件和印刷电路板的信号线之间的射频信号导通穿过中心地设置的焊料球期间产生的电磁能辐射。此外，向外产生的电磁能减弱，由此不干扰导通穿过中心地设置的焊料球的信号。
在本发明的另一方案中，在隔离介质材料层上面和下面形成的第一和第二电路部分之间形成连接。形成中心地设置的通孔延伸穿过隔离介质材料层。中心地设置的通孔形成第一和第二电路部分之间射频信号导通的信号通路。形成多个周边地设置的通孔延伸穿过该层。周边地设置的通孔径向地与中心地设置的通孔隔离，并设置为以径向延伸的方向基本上包围中心地设置的通孔。多个周边地设置的通孔可防止沿中心地设置的通孔射频信号导通期间产生的射频磁能辐射。由此，隔离了第一和第二电路层之间形成的连接。作为射频信号导通穿过中心地设置的通孔的副产物产生的电磁能减弱，因此对电路器件其它部分的操作的干扰减小。类似地向外产生的电磁能减弱，由此减少对信号导通穿过中心地设置的通孔的干扰。
在本发明的另一方案中，接插件连接相互级联的第一和第二电路部分。中心地设置导电材料的涂层以互联两个电路部分的信号线。中心地设置的涂层形成信号路径，允许两个电路部分的信号路径之间射频信号的导通。导电材料的多个周边地设置的涂层形成在两个电路部分之间。周边地设置的涂层径向地与中心地设置的涂层分离，并基本上环绕中心地设置的涂层。周边地设置的涂层减少了射频信号导通穿过中心地设置的涂层形成的信号路径的期间产生的电磁能辐射。导电材料的涂层例如由厚膜工艺产生。由于周边地设置的涂层吸收了射频信号导通穿过中心地设置的涂层的期间产生的电磁能，所以电磁能减弱，并减少了对电路器件的其它部分操作的干扰。外部产生的电磁能类似地减弱，由此减少对穿过中心地设置通孔的信号导通的干扰。
在本发明的又一方案中，设置形成第一和第二电路部分之间信号路径的中心地设置的导电元件具有第一选择的直径。中心地设置的导电元件形成信号路径，允许第一和第二电路部分之间的射频信号导通。多个周边地设置的导电元件设置在中心地设置的导电元件周围，并径向地相互隔开。多个周边地设置的导电元件一起基本上包围了径向延伸的方向内中心地设置的导电元件。周边地设置的导电元件形成由第二选择的直径限定的径向包围。第一和第二选择的直径确定了由中心地设置和周边地设置的导电元件形成的接插件的阻抗特性。选择第一和第二选择的直径，使接插件为与电路元件部分的阻抗匹配的阻抗特性。
因此在这些和其它的方案中，接插件将射频电路器件的第一电路元件部分和第二电路元件部分连接在一起。接插件允许第一和第二电路元件部分之间射频信号的隔离导通。中心地设置的导电元件设置在第一电路元件部分和第二电路元件部分之间，形成第一和第二电路元件部分之间射频信号导通的信号路径。多个周边地设置的导电元件设置在中心地设置的导电元件周围，并相互隔开。多个周边地设置的导电元件一起基本上包围了径向延伸的方向内中心地设置的导电元件。周边地设置的导电元件至少减少了射频信号沿中心地设置的导电元件形成的信号路径导通期间产生的电磁能的辐射。
通过下面简要总结的附图、本发明优选实施例的详细的说明以及附带的权利要求书可以得到本发明更完整的理解及其本发明的范围。
图1示出了本发明的一个实施例形成一部分的电路器件的透视图。
图2示出了本发明的另一实施例的接插件的透视图。
图3示出了本发明的又一实施例的接插件的剖面透视图。
图4示出了本发明的一个实施例形成一部分的部分电路器件的剖面图。
图5为列出了本发明的一个实施例的方法步骤的方法流程图。
首先参考图1，显示了本发明的一个实施例形成一部分的射频电路器件，通常由10表示。电路器件10实际上为一个示例。本发明的实施例可以类似地形成其它结构的部分其它电路器件。
示例的电路器件10包括多层隔离介质材料，这里这些材料由陶瓷材料形成。图1中示出了两层12和14。层12串联叠置在层14上。一起形成至少部分电路的多个电路元件(未示出)形成在层12和14的一个或多个表面上。
在一个实施例中，电路器件10形成无线接收机的某些部分，例如形成蜂窝通讯系统一部分的无线接收机。层14和串联叠置其上的层12一起表面安装在印刷电路板16上。包括信号线18和地线22的电路线以常规的方式形成在印刷电路板16上。
在图示的实施例中，功能性地显示了单个信号线24，从层14的上表面26和它的下表面28之间的层14垂直地穿过。单个线24由延伸穿过层的通孔形成。通孔为钻出的穿孔，或其它方式形成，并填充有导电材料。
焊料球32设置在形成在印刷电路板16上的信号线24和信号线18之间。焊料球32形成允许射频信号在信号线18和信号线24之间导通的信号路径。
这里为八个的多个地线34也功能地显示在图中。线34同样延伸在层14的上和下表面26和28之间。每个地线34径向地与信号线24分离。在图示的实施例中，每个地线34与信号线24间隔相同的径向距离，由此设置在共同的圆周周围。地线34基本上在径向方向内环绕信号线18。由此，地线34在信号线24周围形成屏蔽。
焊料球36设置在层14的地线34和形成在电路板16上的地线22之间。焊料球36使地线34与地线22电互连。以类似于地线34相对于信号线18径向间隔地形成的方式，焊料球36同样与焊料球32径向地隔开。因此，以地线34基本上环绕信号线18的类似方式，焊料球36基本上环绕焊料球32。由此，焊料球36形成焊料球32周围的屏蔽。
电路器件10的操作期间，射频信号沿信号线18穿过焊料球32并沿着信号线24导通，作为所述导通的副产物产生电磁能。由于设置基本上环绕信号线18的地线34和基本上环绕焊料球32的焊料球36形成的屏蔽，所以电磁能被所述地线和焊料球屏蔽。电磁能减弱，由电磁能辐射造成的干扰基本上减少了。在其它地方产生的电磁能类似地减弱，对射频信号导通的干扰减小。
在图示的实施例中，焊料球36通过如焊接材料等的导电材料38进一步电连接在一起。所述导电材料38可确保每个焊料球36和与各焊料球耦连的地线34保持在相同的电位。导电材料38同样在径向方向内完全环绕焊料球32。
导电材料的涂层选择性地形成在隔离介质材料的层14的上表面26上。涂层通过例如厚膜电镀工艺施加。涂层包括在上表面26开出信号线24的位置处施加的中心地设置的导电部分42。类似地，导电材料的多个周边地设置的涂层44形成在上表面26上开孔地线34的位置处。涂敷部分44每个以与涂敷部分42相同的距离与涂敷部分42径向地相距，由此周边地设置在涂敷部分42的周围。由此，涂敷部分44基本上环绕涂敷部分42。
虽然未在图中示出，但与形成部分层14的信号线24和地线34类似，信号线和地线也延伸穿过层12。涂敷部分42和44分别电连接所述信号线和地线，对应于延伸穿过层14的信号线和地线24和34中的一个。以此方式，射频信号可以在信号线18和延伸穿过层12的信号线之间穿过焊料球32、穿过信号线24、穿过涂敷部分42导通。由于焊料球36、地线34和涂敷部分44基本上环绕地穿过电路器件10形成的信号路径，作为射频信号沿信号路径导通的副产物产生的电磁能减弱，并可能减小对电路器件10的电路元件的操作干扰。类似于层12和14的方式，也可以多层串联叠置。类似地形成信号路径延伸穿过所述隔离介质材料的附加层。可以类似地形成延伸穿过周边地设置的导电地线。作为射频信号导通通过延伸穿过所述附加电路层形成的信号线的副产物产生的电磁能由设置在周围并径向地间隔的地线形成的屏蔽所减弱。
图2示出了本发明的一个实施例也形成其一部分的电路器件，通常由100表示。这里，器件由这里为陶瓷材料的隔离介质材料层(这里为层14)形成。形成信号线24的信号通孔在上表面26和下表面28之间延伸。通过钻孔形成信号线24的信号通孔，或其它方式形成穿过层14的穿孔并用导电材料填充穿孔。由此施加到例如上或下表面26和28上信号线的射频信号线穿过层14导通。
形成地线34的多个地线通孔同样形成为延伸穿过层14。以形成信号线24的信号通孔的类似方式形成地线34的通孔。形成地线34与信号线24径向地间隔开。每个地线34以基本上类似的间距与信号线24径向地间隔开，由此周边地设置在信号线24的周围。在示出的实施例中，八个地线34设置在信号线24的周围，由此基本上环绕信号线。作为沿信号线24的射频信号导通的副产物产生的电磁能由地线34减弱。由于所述减弱，基本上减少了由电磁能引起的干扰。虽然仅在图2显示的示例性实施例中示出了一个信号线24，但可以形成大量的信号线并与对应的地线径向间隔开。
图3示出了本发明的一个实施例形成其一部分的电路器件部分，这里通常由200表示。这里显示了隔离介质材料的层14的上表面26。中心地设置的涂敷部分42通过例如厚膜工艺形成在上表面26上。每个涂敷部分42形成在例如图1和2中所示的信号线24的端部。
也可以类似地在上表面26上形成多个涂敷部分44。涂敷部分44形成在上表面26上，对应于如图1和2中所示的地线34的端部。涂敷部分44周边地设置在涂敷部分42的周围。分立的涂敷部分44借助周边地延伸的导电材料涂层连接在一起。周边地延伸的导电材料涂层52也可以通过例如厚膜工艺形成。
由电磁能的辐射引起的干扰被径向地与涂敷部分42间隔开的材料减弱。
图4示出了本发明的一个实施例也形成其一部分的电路器件300。电路器件300包括串联叠置地安装在印刷电路板16上的层14、12、66、68和72。层14、12、66、68和72由隔离介质材料形成。
信号线18和地线22形成在印刷电路板16上。如以前针对图1中示出的电路器件100所介绍的，形成信号线24和地线34的通孔形成为延伸穿过电路层14。中心地设置的焊料球32使信号线18和信号线24互连。类似地，周边地设置的焊料球36互连地线22和地线34。由此射频信号沿信号线18、焊料球32以及信号线24形成的信号路径导通。
电路器件300还包括形成在层12和14之间的中心地设置的涂敷部分42和周边地设置的涂敷部分44。涂敷部分42和44分别电连接信号线24和地线34，对应于这里类似地标记延伸穿过电路层12的线。
以类似的方式，形成涂敷部分42和44设置在电路器件300的其他串联叠置的层之间。如图所示，涂敷部分42和44设置在电路层12和66之间、电路层66和68之间、以及电路层68和72之间。电路层66、68和72也包括延伸穿过的信号线和地线24和34。作为射频信号沿信号线24和涂敷部分42形成的信号路径导通的副产物产生的电磁能由地线34和涂敷部分44减弱。外部产生的电磁能类似地减弱，由此不会干扰延伸穿过器件形成的信号路径的信号的导通。
图3示出了中心地设置的涂敷部分42和周边地设置的涂敷部分44和52之间的关系。焊料球32和36之间的关系类似地示出。信号线24和地线34之间的关系类似地示出。
涂敷部分42的直径为d。由涂敷部分44和52形成的径向包围定义为直径D。适当地选择各直径产生组合结构的阻抗特性，这里形成相邻设置的层的线24和34之间的连接。以类似的方式，焊料球32和36形成将线24和34连接到形成在印刷电路板16上的线的接插件。类似地，中间设置的层的线24和34使分别对应于设置在所述中间设置的层的上面和下面的电路层的线24和34互连。
同轴地形成涂敷部分42和径向地延伸的包围。由于所述同轴的性质，由以上提到的方式限定的组件显示出由下面的方程定义的阻抗特性： Z 0 = ( 60 / ϵ r ) ln ( D / d )
如方程所显示的，通过适当地选择各直径的数值，形成的接插件的特性阻抗Z0可以是任何需要的值。例如，如果接插件的部分电路器件定义为50欧姆的特性阻抗，那么适当地选择各直径可使接插件的特性阻抗也显示出50欧姆的特性阻抗。通过匹配特性阻抗，沿延伸穿过电路器件的信号线导通的射频信号的信号损失可以最小化。
图5示出了本发明的一个实施例的方法步骤，以80表示。方法80将射频电路器件的第一电路元件部分和第二电路元件部分连接在一起，允许第一和第二电路元件部分之间的射频信号隔离导通。首先，如方框82所示，中心地设置的导电元件设置在第一电路元件部分和第二电路元件部分之间。中心地设置的导电元件形成第一和第二电路元件部分之间射频信号导通的信号路径。
此外，如方框84所示，多个周边地设置的导电元件设置在中心地设置的导电元件周围，所述周边地设置的导电元件与中心地设置的导电元件间隔开。周边地设置的导电元件一起基本上包围了径向延伸的方向内中心地设置的导电元件。周边地设置的导电元件减少了射频信号导通穿过中心地设置的导电元件形成的信号路径的期间产生的电磁能辐射。
通过本发明的一个实施例提供的连接减弱了作为射频信号沿信号路径导通的副产物产生的电磁能。向外产生的电磁能类似地减弱，由此不干扰沿信号路径导通的射频信号。将连接的特性阻抗选择为任何需要的阻抗，由此使连接的阻抗与连接在一起的电路器件的电路部分的阻抗匹配。由此，可以使导通信号的信号损失最小化。
以上说明为实现本发明的优选实施例，但本发明的范围不受所述说明的限制。本发明的范围由下面的权利要求书限定。

Claims (14)

1.在具有第一电路元件部分和第二电路元件部分的射频电路器件中，一种改进的接插件，用于将第一电路元件部分和第二电路元件部分连接在一起，使第一和第二电路元件部分之间射频信号分别屏蔽地导通，所述接插件包括：
中心地设置的导电元件，设置在第一电路元件部分和第二电路元件部分之间，所述中心地设置的导电元件分别形成第一和第二电路元件部分之间射频信号导通的信号路径；以及
多个周边地设置的导电元件，设置在所述中心地设置的导电元件的周围，并相互间隔开，所述多个周边地设置的导电元件沿径向延伸的方向一起基本上包围了所述中心地设置的导电元件。
2.根据权利要求1的接插件，其中至少选择的所述多个周边地设置的导电元件相互隔开，所述接插件还包括设置在所述中心地设置的导电元件周围并径向地相互间隔的导电周边连接器，所述导电周边连接器将所述多个周边地设置的导电元件以相同的电位电连接在一起，沿径向延伸的方向完整地包围所述中心地设置的导电元件。
3.根据权利要求1的接插件，其中第一电路元件部分和第二电路元件部分由隔离介质材料层隔开，其中所述中心地设置的导电元件包括延伸穿过隔离介质材料层形成的中心地设置的通孔。
4.根据权利要求3的接插件，其中所述多个周边地设置的导电元件包括延伸穿过隔离介质材料层形成的周边地设置的通孔。
5.根据权利要求1的接插件，其中第一电路元件部分包括可表面安装的电路器件，其中第二电路元件部分包括其上可安装可表面安装的电路器件的基板，其中所述中心地设置的导电元件包括设置在可表面安装的电路器件和基板之间的中心地设置的焊料球。
6.根据权利要求5的接插件，其中所述多个周边地设置的导电元件包括设置在可表面安装的电路器件和基板之间的周边地设置的焊料球。
7.根据权利要求6的接插件，其中至少选择的所述多个周边地设置的导电元件相互隔开，所述接插件还包括设置在所述中心地设置的导电元件周围的导电周边连接器，所述导电周边连接器将所述多个周边地设置的导电元件以相同的电位电连接在一起，沿径向延伸的方向完整地包围所述中心地设置的导电元件。
8.根据权利要求6的接插件，其中所述中心地设置的焊料球具有选择的中心地设置的焊料球直径，多个周边地设置的焊料球选择性地设置以形成由中心的焊料球直径限定的基本上包围的区域，和周边地设置的焊料球形成的包围的直径，以限定特性阻抗。
9.根据权利要求1的接插件，其中第一电路部分和第二电路部分串联叠置地相互设置其上，其中所述中心地设置的导电元件包括导电材料的中心地设置的涂层。
10.根据权利要求9的接插件，其中所述多个周边地设置的导电元件包括导电材料的周边地设置的涂层。
11.根据权利要求10的接插件，其中所述周边地设置的涂层和所述周边地设置的导电元件包括厚膜涂层。
12.在具有第一电路元件部分和第二电路元件部分的射频电路器件中，一种改进的接插件，用于将第一电路元件部分和第二电路元件部分连接在一起，允许第一和第二电路元件部分之间射频信号分别导通，所述接插件包括：
中心地设置的导电元件，设置在第一电路元件部分和第二电路元件部分之间，所述中心地设置的导电元件分别形成第一和第二电路元件部分之间射频信号导通的信号路径；以及
多个周边地设置的导电元件，设置在所述中心地设置的导电元件的周围，并相互间隔开，所述多个周边地设置的导电元件沿径向延伸的方向一起基本上包围了所述中心地设置的导电元件，所述多个周边地设置的导电元件和所述中心地设置的导电元件相距的距离至少部分分别确定了所述中心地设置和所述多个周边地设置的导电元件的特性阻抗，选择的距离使特性阻抗为选择的值。
13.在具有第一电路元件部分和第二电路元件部分的射频电路器件中导通射频信号的方法中，一种将第一电路元件部分和第二电路元件部分连接在一起的改进方法，使第一电路元件部分和第二电路元件部分之间的射频信号隔离导通，所述方法包括以下步骤：
在第一电路元件部分和第二电路元件部分之间设置中心地设置的导电元件，中心地设置的导电元件分别形成第一和第二电路元件部分之间射频信号导通的信号路径；以及
在所述中心地设置的导电元件的周围设置多个周边地设置的导电元件，并相互间隔开，所述多个周边地设置的导电元件沿向延伸的方向一起基本上包围了所述中心地设置的导电元件。
14.在射频下操作的电路组件，所述电路组件包括：
具有形成其上的至少一个信号线和地线的基板；
具有上表面和下表面的至少第一层隔离介质材料，下表面安装在所述基板上；
第一信号通孔，分别形成为在所述第一层隔离介质材料的下和上表面之间延伸，所述第一信号通孔用于导通所述第一层隔离介质材料的下和上表面之间射频信号；
多个地线通孔，分别形成为在所述第一层隔离介质材料的下和上表面之间延伸，所述多个地线通孔周边地形成在所述第一信号通孔周围并径向地设置，由此基本上包围了所述第一信号通孔，所述多个地线通孔减少了射频信号沿所述径向方向中的所述第一信号通孔的导通期间在所述多个地线通孔以外产生的电磁能；
在所述第一信号通孔和所述基板的信号线之间中心地设置的焊料球，所述中心地设置的焊料球用于导通所述基板和所述信号通孔的信号线之间的射频信号；以及
设置并电连接形成在所述基板上的地线和延伸穿过所述第一层隔离介质材料的所述地线通孔之间的多个周边地设置的焊料球，所述多个周边地设置的焊料球在径向方向设置在所述中心地设置的焊料球周围，由此基本上包围了所述中心地设置的焊料球，在射频信号沿所述中心地设置的焊料球的导通期间，在射频信号在所述基板和所述信号通孔的信号线之间的导通期间，所述多个周边地设置的焊料球屏蔽所述中心地设置的焊料球。
CN97181678A 1996-12-16 1997-12-12 用于射频电路器件的接插件及相关的方法 Pending CN1245630A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/768,179 1996-12-16
US08/768,179 US5842877A (en) 1996-12-16 1996-12-16 Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device

Publications (1)

Publication Number Publication Date
CN1245630A true CN1245630A (zh) 2000-02-23

Family

ID=25081775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97181678A Pending CN1245630A (zh) 1996-12-16 1997-12-12 用于射频电路器件的接插件及相关的方法

Country Status (8)

Country Link
US (1) US5842877A (zh)
CN (1) CN1245630A (zh)
AU (1) AU736048B2 (zh)
BR (1) BR9714026A (zh)
CA (1) CA2275614A1 (zh)
DE (1) DE19782183T1 (zh)
GB (1) GB2335083B (zh)
WO (1) WO1998027793A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388206B2 (en) * 1998-10-29 2002-05-14 Agilent Technologies, Inc. Microcircuit shielded, controlled impedance “Gatling gun”via
FR2789232A1 (fr) * 1999-01-28 2000-08-04 Cit Alcatel Module de circuit hyperfrequence et son dispositif de connexion a un autre module
US6788073B2 (en) * 1999-12-23 2004-09-07 Dell Products L.P. Data processing systems having mismatched impedance components
JP2001185918A (ja) * 1999-12-24 2001-07-06 Kyocera Corp 高周波用配線基板
US6730860B2 (en) * 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
JP4197234B2 (ja) * 2001-12-28 2008-12-17 三菱電機株式会社 光通信器
CN100544559C (zh) * 2004-03-09 2009-09-23 日本电气株式会社 用于多层印刷电路板的通孔传输线
JP4413680B2 (ja) * 2004-04-16 2010-02-10 株式会社フジクラ 電気コネクタ
DE102004060962A1 (de) 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
US20060226928A1 (en) * 2005-04-08 2006-10-12 Henning Larry C Ball coax interconnect
US20070159930A1 (en) * 2006-01-06 2007-07-12 Donald Montgomery Thumb anchored watch for runners
TWI286049B (en) * 2006-04-04 2007-08-21 Advanced Semiconductor Eng Circuit substrate
CN113194598A (zh) * 2018-03-15 2021-07-30 华为技术有限公司 连接板、电路板组件及电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE426894B (sv) * 1981-06-30 1983-02-14 Ericsson Telefon Ab L M Impedansriktig koaxialovergang for mikrovagssignaler
US5019945A (en) * 1983-05-31 1991-05-28 Trw Inc. Backplane interconnection system
JPS615549A (ja) * 1984-06-20 1986-01-11 Hitachi Micro Comput Eng Ltd 半導体装置
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
US4816791A (en) * 1987-11-27 1989-03-28 General Electric Company Stripline to stripline coaxial transition
JPH04802A (ja) * 1990-04-17 1992-01-06 Mitsubishi Electric Corp トリプレート線路形基板間接続素子
JPH04340732A (ja) * 1991-05-17 1992-11-27 Toshiba Corp 実装回路装置
JPH05206678A (ja) * 1992-01-28 1993-08-13 Nec Corp 多層配線基板
US5302923A (en) * 1992-07-16 1994-04-12 Hewlett-Packard Company Interconnection plate having high frequency transmission line through paths
JP3110922B2 (ja) * 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
JP2605653B2 (ja) * 1995-02-28 1997-04-30 日本電気株式会社 プリント基板間の同軸線路接続構造
CA2189233A1 (en) * 1995-03-02 1996-09-06 Norman L. Greenman A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
GB9515233D0 (en) * 1995-07-25 1995-09-20 Cinch Connectors Ltd Co-axial connector system

Also Published As

Publication number Publication date
AU5352398A (en) 1998-07-15
BR9714026A (pt) 2000-05-09
DE19782183T1 (de) 1999-11-18
GB9913936D0 (en) 1999-08-18
AU736048B2 (en) 2001-07-26
CA2275614A1 (en) 1998-06-25
US5842877A (en) 1998-12-01
WO1998027793A1 (en) 1998-06-25
GB2335083A (en) 1999-09-08
GB2335083B (en) 2001-11-28

Similar Documents

Publication Publication Date Title
KR100242669B1 (ko) 적층관통형 콘덴서어레이
US10375838B2 (en) Sleeved coaxial printed circuit board vias
JP5003359B2 (ja) プリント配線基板
US4904967A (en) LC composite component
JP5326455B2 (ja) プリント配線基板及びその製造方法
US5262590A (en) Impedance controlled flexible circuits with fold-over shields
CN1245630A (zh) 用于射频电路器件的接插件及相关的方法
EP1945010B1 (en) Multi-layer substrate and electronic device having the same
US7518884B2 (en) Tailoring impedances of conductive traces in a circuit board
KR101508796B1 (ko) 회로 기판을 위한 강화되고 국부화된 배분적인 캐패시턴스
CN101112135B (zh) 改进的匹配阻抗表面贴装技术基底面
EP0193156B1 (en) Flexible cable and method of manufacturing thereof
US7193324B2 (en) Circuit structure of package substrate
US5910755A (en) Laminate circuit board with selectable connections between wiring layers
EP0849793A2 (en) Improvements in or relating to integrated circuit device packages
US20040188138A1 (en) Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards
JP3087495B2 (ja) コンデンサおよびシールドケース
CN1842910A (zh) 复合电子部件
US7088000B2 (en) Method and structure to wire electronic devices
JPH08242079A (ja) プリント回路アセンブリ
JPH06224562A (ja) 多層基板およびその製造方法
US6160461A (en) Multilayer noise filter including integral damping resistor
KR102040790B1 (ko) 무선통신용 연성회로기판
JPH0637412A (ja) プリント配線板
CN1163959C (zh) 表面安装元件和表面安装元件的安装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned