CN1238845A

CN1238845A - 绝对值求和发生器

Info

Publication number: CN1238845A
Application number: CN97199956A
Authority: CN
Inventors: 迈克尔·哈尔莱普; 艾米尔·弗雷塞特; 艾雷兹·思柏林; 吉尔·司高莱茨吉
Original assignee: ZAPEX TECHNOLOGIES (ISRAEL) Ltd
Current assignee: ZAPEX TECHNOLOGIES (ISRAEL) Ltd
Priority date: 1996-10-23
Filing date: 1997-10-20
Publication date: 1999-12-15
Also published as: WO1998018073A1; EP0972236A4; US5793655A; EP0972236A1; IL129525A0; CA2269494A1; AU4636597A; JP2000502481A

Abstract

公开了一种用于处理绝对差之和(SAD)的设备(10)。公开了一个新颖电路，它不需要取得中间部分和值结果的绝对值。只在最后求和级(70)之后才需要绝对值函数。减法单元(12)取得每对待处理值之间的差。每个求和单元(20)将其两个输入求和并保持它们之和的幅值。决定于输入中的一个的符号，这两个输入或彼此相加或彼此相减。检验两个输入的符号位以确定是加还是减。

Description

绝对值求和发生器

本发明一般涉及用于完成移动估计的电路，并更具体地涉及SAD处理方法和电路。

两个值或两组值之间的绝对差值求和(SAD)是许多信号处理应用中常用的函数。通常计算该函数时首先求出两组输入量之差，求它们的绝对值，然后再将所有绝对值加在一起。然而此技术的缺点是它需要大量硬件来完成功能，当求两个大组值的差时尤其如此。大组值的通常应用例如视频信号处理，其中使用移动估计技术以将减率视频信号编码(例如MPEG编码)。在这些应用中经常需要求两组数据之间绝对差值之和，每组数据例如有256个值。在此情况下，需要256个绝对值操作。然后将这些绝对值相加以产生最后SAD结果。

因此，本发明的一个目的是提供一个能克服现有技术限制和缺点的SAD发生器。

本发明的另一个目的是提供一个在最后求和步骤之前不需要绝对值操作的SAD发生器。

本发明又一个目的是提供一个不论以前结果的符号如何都保留中间求和结果幅值的SAD发生器。

本发明还有一个目的是提供一个能用于视频移动估计系统的SAD发生器。

公开了用于处理绝对差求和(SAD)的设备。公开了新颖电路，它不需要求中间部分求和结果的绝对值。只在最后求和阶段之后才需要绝对值操作。减法单元求每对待处理值之间的差。减法单元输出量是第一级双输入求和单元的输入量。如第一级中有多个求和单元，则这些求和单元的输出量成为第二级求和单元的输入量。每一级的单元数是前一级的一半，直至最后一级只具有一个单元。将最后单元的绝对值用作最后SAD结果。每个求和单元将其两个输入量求和，同时保留它们的和的幅值。决定于输入量的符号，两个输入量或彼此相加或彼此相减。检验两个输入量的符号位以确定是加还是减。此外，本发明可实施为用于将任何类型的值而不仅是差值求和的绝对值求和(SA)发生器。SA发生器同样地保留部分求和结果的幅值，因而只在最后求和单元之后需要一个绝对值函数。

因此根据本发明优选实施例提供了用于求多个绝对值之和的绝对值求和(SA)发生器，该发生器包括多级，每级包括多个求和单元，每个求和单元具有第一和第二输入端和一个输出端，第一级内每个求和单元的第一和第二输入端连至多个输入量中的一个，每个连续级内每两个减法单元的输出端连至一个求和单元的第一和第二输入端，两个求和单元的输出端连下一连续级中的求和单元的第一和第二输入端，直至有一级只有一个最后求和单元，每个求和单元运行以将其第一和第二输入端处的值求和并同时保留其幅值而不管其符号如何，以及绝对值发生器具有一个输入和一个输出，最后求和单元的输出端连至绝对函数发生器输入端，绝对函数发生器的输出形成SA发生器的输出。

此外，求和单元包括一个加法/减法器。加法/减法器包括一个加法器，它具有第一和第二输入，一个输入进位和一个输出，求和单元的第一输入端连至加法器第一输入端，加法器输出形成求和单元输出，一个2至1多路转换器具有第一和第二输入，一个输出和一个控制输入，多路转换器的第一输入连至求和单元第二输入，一个反相器具有一个输入和一个输出，求和单元第二输入连至反相器输入，反相器输出连至多路转换器第二输入，以及一个XOR门具有两个输入和一个输出，求和单元第一和第二输入的符号位连至XOR门的输入，XOR门的输出连至多路转换器的控制输入和连至加法器输入中的进位端。

求和单元包括用于不管求和单元第一和第二输入端的幅值符号如何而将它们求和的装置。

还根据本发明优选实施例提供用于将第一组和第二组值的绝对差值求和的绝对差求和(SAD)发生器，它包括多个减法单元，每个减法单元具有第一和第二输入和一个输出，每一组值连至多个减法单元的第一输入，第二组值连至多个减法单元的第二输入，多个级中每一级包括多个求和单元，每个求和单元具有第一和第二输入和一个输出，第一级内每两个减法单元的输出连至每个连续级中求和单元的第一和第二输入，两个求和单元的输出连至下一连续级中求和单元的第一和第二输入，直至一个级只有一个最后求和单元，每个求和单元不管其第一和第二输入的值符号如何都将它们求和并保留其幅值，及一个绝对值发生器具有一个输入和一个输出，最后求和单元的输出连至绝对函数发生器输入，绝对函数发生器输出形成绝对差求和发生器的输出。

此外，减法单元包括一个减法器。减法单元包括用于计算减法单元第一和第二输入端的值之间的差的装置。求和单元包括一个具有控制输入的加法/减法器，及XOR门具有两个输入和一个输出，求和单元的第一和第二输入量的符号位连至XOR门输入，XOR门输出连至加法/减法器的控制输入。

加法/减法器包括一个加法器，它具有第一和第二输入，一个输入进位和一个输出，求和单元第一输入连至加法器第一输入，加法器输出形成求和单元的输出，一个2至1多路转换器具有第一和第二输入，一个输出和一个控制输入，多路转换器的控制输入形成加法/减法器的控制输入，多路转换器的第一输入连至加法单元第二输入，及一个反相器具有一个输入和一个输出，求和单元第二输入连至反相器输入，反相器输出连至多路转换器第二输入。

求和单元包括用于不管求和单元第一和第二输入端的值的符号如何都将它们的幅值求和的装置。

另外，根据本发明优选实施例提供一种绝对差求和(SAD)处理系统，该处理系统将第一组和第二组值之间的绝对差值求和，这些值由象素块导得，该系统包括多个减法单元，每个减法单元具有第一和第二输入和一个输出，第一组值连至多个减法单元的第一输入，第二组值连至多个减法单元的第二输入，多级中每级包括多个求和单元，每个求和单元具有第一和第二输入和一个输出，第一级内每两个减法单元的输出连至求和单元的第一和第二输入，每个连续级内两个求和单元的输出连至求和单元的第一和第二输入，直至一个级只具有一个最后求和单元，一个绝对值发生器具有一个输入和一个输出，最后求和单元的输出连至绝对函数发生器的输入，绝对值发生器的输出形成绝对差之和，以及用于从自视频信号导得的象素块中确定至少一个SAD结果的装置。

至少一个SAD结果包括来自一块具有移动向量0,0的象素的绝对差的和；一段象素块上的最小SAD；或一个对应于等于当今最小SAD值的当今SAD值的零检测信号。

视频信号包括一个个别顶域或一个个别底域。

此外，该系统还包括用于确定绝对差结果之和的装置，该绝对差结果来自顶视频域和底视频域之绝对差之和的组合。

另外还根据本发明优选实施例提供一种用于生成第一组和第二组值之间绝对差之和的方法，该方法包括以下步骤：自第一组的相应值中减去第二组中的值，该减法可能产生正和负差值两者；不管其符号如何将差值求和并且保留每个差值幅值；生成一个最后求和结果；以及确定最后求和结果的绝对值。

还有，根据本发明优选实施例提供一种用于生成多个值的绝对值之和的方法，该方法包括以下步骤：不管每个个别值的符号如何求多个值之和并且保留每个个别值的幅值，以及确定最后求和结果的绝对值。

此外，求和单元包括第三输入，第四输入和用于根据第三和第四输入值确定是将第一输入加至第二输入还是自第一输入中减去第二输入确定装置，第三输入连至求和单元第一输入量的最高有效位，该求和单元所在的级直接位于现有级之前，它的输出连至求和单元的第一输入，第四输入连至求和单元第一输入量的最高有效位，该求和单元所在的级直接位于现有级之前，它的输出连至求和单元的第二输入，该确定装置运行以减少现有级内求和单元的传送延迟。

此处参照附图通过例子说明本发明，附图中：

图1是阐述本发明SAD生成单元的高级框图；

图2是阐述SAD生成单元的减法单元部分的高级框图；

图3是阐述SAD生成单元的求和单元部分的高级框图；

图4是更详细地阅述求和单元的加法/减法器部分的高级框图；

图5是阐述本发明的SAD处理单元的高级框图，该处理单元应用于一个用于计算两组256个值之间的绝对差值之和的电路；

图6是阐述求和单元的选代实施例的高级框图，该求和单元能够更快地确定加还是减；

图7是阐述本发明SA生成单元的高级框图；

图8是阐述应用于移动估计系统的本发明SAD处理单元的高级框图；以及

图9是阐述图5SAD处理单元的高级框图，该处理单元应用于移动估计系统的范围内视频信号的顶域和底域。

图1显示阐述本发明的一般参照为10的SAD生成单元的高级框图。绝对差求和(SAD)生成单元的功能是完成成对输入值的差值计算的求和。为有助于理解本发明原理，将在例如MPEG的视频编码帧中使用的移动估计系统的范围内说明SAD处理器。但这丝毫不限制本发明应用于其它场合。

处理视频信号以生成MPEG编码输出的一项要求是计算连续信号帧之间的差。只发送帧间之差而不发送整帧，可减小很多带宽。其假设是通常只有帧的一小部分是真正移动的。因此计算并发送差值可以显著地减少编码信号带宽。这些差值称为移动向量。将帧内每个16×16象素块的个别移动向量进行计算。本发明的电路可直接用于计算移动向量值。

图1中显示一个根据本发明原理构成的SAD生成单元的例子。图1中所示例子能够计算两组四个值之间的绝对差之和。当然，可利用图1中阐释的原理构成用于计算任意数目的值之间的绝对差之和的SAD发生器。下面将说明，应用图1中所示电路于较大SAD电路以便在两个16×16象素块之间计算SAD。

参照图1,SAD生成单元10包括四个减法单元12，三个求和单元20和一个绝对值发生器70。减法单元12计算一组输入值S,U,W和Y与一组输入值T,V,X和Z之间的差。一组值S和T输入至第一减法单元，它用于生成差值A。一组值U和V输入至第二减法单元，它用于生成差值B。一组值W和X输入至第三减法单元，它用于生成差值C。一组值Y和Z输入至第四减法单元，它用于生成差值D。

差值A和B输入至求和单元20，它用于计算α值。差值C和D输入至第二求和单元，它用于计算β值。α和β两个值输入至第三求和单元，它生成最后和值。最后求和单元的输出然后输入至绝对值发生器70。绝对值发生器70的输出是最后SAD值。

重要的是应该注意，本发明的SAD电路只在最后求和单元之后需要一个绝对值函数。不必计算中间和值的绝对值。下面将更详细地说明求和单元20。

图2显示阐释SAD生成单元的减法单元部分12的高级框图。减法单元12包括一个减法器60，它具有表示如A和B的两个输入并生成一个表示A-B的输出。注意到为达到输出值的满量值，输出值在两个输入值A和B的位数之外必须具有一个附加位。因此，例如，如A和B是八位值，则输出值必须用九位表示，以便处理可能输出值的满量程。

图3显示阐释SAD生成单元的求和单元部分20的高级框图。求和单元20能够不管两个数的符号如何都求它们幅值之和。求和单元包括一个加法/减法器63，它包括用于确定是加还是减的必要逻辑。一个XOR门68连至加法/减法器63、XOR门的两个输入连至加法/减法器输入的MSB、XOR门的输出确定加法/减法器是加还是减。此决定基于两个输入的符号。重要的是应注意，该求和单元的操作不管两个输入值的符号如何都保留和值幅值。

图4显示阐释求和单元的加法/减法器部分的高级框图。求和单元20的加法/减法器部分63包括一个加法器62，一个2至1多路转换器(mux)66和一个反相器64。为明了起见也显示了XOR门68。

两个输入中的一个A输入至加法器62的输入端中之一个。两个输入中的另一个B输入至多路转换器66的输入端中之一个及反相器64的输入端。反相器64的宽度与输入B的宽度匹配。因此，如B为八位宽，则反相器亦为八位宽。反相器的输出为多路转换器的第二输入。A和B两者的最高有效位(MSB)为XOR门68的输入。多路转换器的控制输入为XOR门的输出。XOR门的输出亦为加法器输入中的进位输入(C_IN)。加法器62的输出形成求和单元20的输出。

加法/减法器的操作如下。如前所述，加法/减法器单元不管A和B的符号如何都将它们的幅值相加。因此，如A和B为正，则A和B只是简单相加。如A和B都为负，则A和B也应加在一起，得到负数而具有恰当幅值。另一方面，如A为正和B为负，则为保留输出的正确幅值，必须自A中减去B而不是加至它上面，也即须完成A-B。类似地，如A为负而B为正，则也应自A中减去B以保留加法/减法器输出的恰当幅值。下表阐释这些关系。

加法器完成的计算
加法器完成的计算				正B(B+)	负B(B-)
正A(A+)	A+B	A-B		正B(B+)	负B(B-)
正A(A+)	A+B	A-B	负A(A-)	A-B	A+B

图3的求和单元20(即加法/减法器63)完成这些计算。如A为正和B为正，则XOR门输出为0及非反相B加至A。如A为正和B为负，则XOR门输出为1及反相B加至A。为正确地完成减法，必须计算B的补码。这要求在值的反码上加‘1’。通过加法器的CIN加上此‘1’，只当B值要减去时(即A-B)CIN才为‘1’。如A为负和B为正，则XOR门输出为1及反相B加至A以生成A-B。最后，如A为负和B为负，则A加至非反相B上。因此，求和单元保留和值幅值，但能根据输入值输出正值或负值。

求和单元的多级可以彼此相叠以生成任何任意数目的值的绝对差之和。在所有这些电路中只需要在生成最后值之后一个绝对值操作。这是对的，因当和数从这级到那级传送时保留了所有部分和值的幅值。

图5显示阐释用于计算两组256个值之间的绝对差之和的电路所应用的本发明的SAD处理单元的高级框图。在此电路中，计算各具有256个值的两个阵列D和R之间的绝对差之和。阵列D中的值表示如D0,D1…D255及阵列R中的值表示如R0,R1…R255。如图4中最上一行所示，每个阵列中对应位置处的值输入至一个减法单元12，即D0和R0输入至一个减法单元，D1和R1输入至另一个减法单元，等等。每两个减法单元的输出量输入至一个求和单元20。因此，128个求和单元形成1级。1级的求和单元的输出是2级的64个求和单元的输入。在每个连续的级上，求和单元的数量减半，因每个单元自前一级接收两个输出。因此，3级包括32个求和单元，4级包括16个求和单元，5级包括8个求和单元，6级包括4个求和单元，7级包括2个求和单元及8级包括一个求和单元。8级中最后求和单元输出是绝对值函数70的输入以生成最后SAD值。注意，与图1电路类似，图4电路只需要最后求和单元之后一个绝对值函数。

图6显示阐释求和单元的选代实施例的高级框图，该实施例能更快地确定是加还是减。如前所述，图3的求和单元20利用加法/减法器的两个输入的MSB来确定是加还是减。假设当前级之前一级中使用脉动加法器，当进位位必须由和值的LSB一直传送至MSB时，出现最坏的时间延迟情况。因此在最坏情况下，当前级的两个输入的MSB都可能被延迟，其延迟时间为通过前一加法器的整个传送时间。

观看上面介绍过的加法器所完成的计算表后，可发现如输入A为正则输出和值亦为正值，不管输入B符号如何都如此。类似地，如输入A为负，则不管输入B符号如何，输出和值也总是负。因此，在当前级之前的两个相邻级的输入‘A’的符号位可向前传送以减少由求和过程造成的传送延迟。

在图6中所示例子中，两个求和单元84和86分别具有输入A,B和输入C,D。它们相应的输出连至第三求和单元88的输入E和输入F。求和单元84的XOR门68的输入是输入A和B的MSB。类似地，求和单元86的XOR门68的输入是输入C和D的MSB。求和单元88的XOR门68的输入是输入A和C的MSB。将两个MSB向前送是用于消除求和单元84,86的脉动加法器的传送延迟。

在一个选代实施例中，本发明用于计算绝对值之和(SA)而不首先生成差值。换言之，求和单元可用于将任何类型的带符号输入值求和，而不仅求差值。图7显示阐释一个一般参照为80的绝对值求和发生器的高级框图。图7的SA发生器80包括具有输入A,B,C,D的多个求和单元20和一个单个绝对值函数70。其操作与图1的SAD生成单元完全相同，唯一差别是输入A,B,C,D可为任何值。如同在图1的SAD生成单元一样，SA发生器在最后求和单元之前一直保留部分和值的幅值。只有最后求和单元的结果输入至绝对值函数。

图8显示阐释应用于移动估计系统的本发明的SAD处理单元的高级框图。在移动估计系统中，使用不同技术以估计自一帧视频至下一帧的象素块的相对移动。这减少传送视频信号所需总带宽。每一帧分为象素块，通常每块是16×16象素的阵列。处理算法试图找到一块给出最小SAD结果的块以找出何处移动了一块象素。每块最好匹配块具有一个相关移动向量(MV)和一个SAD值，它在所有被搜索的块中被发现为最小SAD。该移动向量用于确定下一帧中的新块相对位置。

编码过程中使用SAD值生成编码视频输出信号。如前所述，通过一批移动向量完成对每块的搜索。进行搜索以便确定给出最小SAD结果的移动向量。因此最小SAD是一个有用量。此外，对于编码算法，知道等于0,0的移动向量的SAD值是有用的。换言之，位于前一帧中完全相同位置处的下一帧的象素块的SAD。对于编码算法，知道何时当前SAD等于当前最小SAD也是有用的。图8的SAD处理单元30可用于确定所有这些值。

参照图8,SAD处理单元30包括锁存器44,32,34和38，减法器42,AND门36和零检测电路40。此外，控制器46用于生成由SAD处理单元使用的不同时钟和允许信号。SAD是由使用本发明原理构成的SAD生成单元所生成的。SAD结果通过时钟信号CLOCK_2送入锁存器44。

为了给0,0移动向量生成SAD，由控制器46决定，只当锁存器44中SAD对应于0,0移动向量时才通过CLOCK_0将锁存器44中保持的SAD送入锁存器32。

将当今SAD自当今最小SAD中减去，如它小于当前最小SAD，则将它存为新的最小值，这样做即可确定最小SAD。保存于锁存器34中的当今最小SAD是输入至减法器42的一个输入。另一个输入是来自锁存器44的当今SAD。如果由差值的MSB确定减法结果为负，则当今SAD成为新最小值。减法器输出量的MSB为AND门36的输入，及当由ENABLE_0允许操作时，它用作锁存器34的时钟。注意到，用于包含当今最小SAD的锁存器34最初都用1赋值，以使初始当今最小值是最大可能SAD值。显示出一个PRESET输入信号输入至锁存器34。这是必要的，以便将有效最小SAD值存于锁存器34内。

此外，来自减法器42的差值结果的MSB用于通知控制器已找到一个新最小SAD。只当当今SAD小于当今最小SAD时该MSB才有效。

为检测零SAD差，使用CLOCK_1时钟信号将来自减法器的差值结果送入并输入至零检测电路40。当当今最小SAD等于锁存器44中保持的当今SAD时(即它们之间差值为零)，零检测电路输出一个信号。

图8的SAD处理单元可用于视频处理系统，其中为隔行扫描视频信号的顶域，底域和组合全帧计算SAD。图9显示阐释图8的SAD处理单元的高级框图，该处理单元应用于移动估计系统范围内的隔行扫描视频信号。两个SAD生成单元10为顶域和底域的每个域计算SAD。加法器50将这些结果组合以生成一个全帧SAD。顶域和底域SAD结果输入至SAD处理单元30，后者分别生成顶域和底域SAD结果。加法器50输出为用于生成全帧SAD结果的第三SAD处理单元30的输入。

虽然结合了有限数量实施例说明本发明，但应理解可以做出本发明的许多变动，修改和其它应用。

Claims

1．一种用于将多个值的绝对值求和的绝对值求和发生器，包括：

多个级，每级包括多个求和单元，每个求和单元具有第一和第二输入和一个输出，第一级内每个所述求和单元的所述第一和第二输入连至所述多个输入中的一个，每两个所述减法单元的所述输出连至求和单元的所述第一和第二输入，在每个连续级内两个所述求和单元的所述输出连至下一个连续级内求和单元的所述第一和第二输入，直至一个级只有一个最后求和单元，每个所述求和单元运行以求其第一和第二输入端的值之和并不论其符号如何都保留其幅值；以及

一个具有一个输入和一个输出的绝对值发生器，所述最后求和单元的所述输出连至所述绝对函数发生器的所述输入，所述绝对函数发生器的所述输出形成所述绝对值求和发生器的输出。

2．根据权利要求1的绝对值求和发生器，其中所述求和单元包括一个加法/减法器。

3．根据权利要求2的绝对值求和发生器，其中所述加法/减法器包括：

一个具有第一和第二输入，一个输入进位和一个输出的加法器，所述求和单元的所述第一输入连至所述加法器的所述第一输入，所述加法器的所述输出形成所述求和单元的输出；

一个具有第一和第二输入，一个输出和一个控制输入的2至1多路转换器，所述多路转换器的所述第一输入连至所述求和单元的所述第二输入；

一个具有一个输入和一个输出的反相器，所述求和单元的所述第二输入连至所述反相器的所述输入，所述反相器的所述输出连至所述多路转换器的所述第二输入；以及

一个具有两个输入和一个输出的XOR门，所述求和单元的所述第一和第二输入的符号位连至所述XOR门的所述输入，所述XOR门的所述输出连至所述多路转换器的所述控制输入和所述加法器的所述输入进位。

4．根据权利要求1的绝对值求和发生器，其中所述求和单元包括用于不论所述求和单元的所述第一和第二输入端的值的符号如何都生成所述值的幅值之和的装置。

5．一种用于将第一组和第二组值之间的绝对差求和的绝对差求和发生器，包括：

多个减法单元，每个减法单元具有第一和第二输入和一个输出，所述第一组值连至所述多个减法单元的所述第一输入，所述第二组值连至所述多个减法单元的所述第二输入；

多个级，每级包括多个求和单元，每个求和单元具有第一和第二输入和一个输出，在第一级内每两个所述减法单元的所述输出连至求和单元的所述第一和第二输入，在每个连续级内两个所述求和单元的所述输出连至下一个连续级内求和单元的所述第一和第二输入，直至一个级只有一个最后求和单元，每个所述求和单元运行以便将第一和第二输入端的值求和并且不论其符号如何都保留其幅值；以及

一个具有一个输入和一个输出的绝对值发生器，所述最后求和单元的所述输出连至所述绝对函数发生器的所述输入，所述绝对函数发生器的所述输出形成所述绝对差求和发生器的输出。

6．根据权利要求5的绝对差求和发生器，其中所述减法单元包括一个减法器。

7．根据权利要求5的绝对差求和发生器，其中所述减法单元包括用于计算所述减法单元的所述第一和第二输入端的值之间的差的装置。

8．根据权利要求5的绝对差求和发生器，其中所述求和单元包括：

一个具有一个控制输入的加法/减法器；以及

一个具有两个输入和一个输出的XOR门，所述求和单元的所述第一和第二输入的符号位连至所述XOR门的所述输入，所述XOR门的所述输出连至所述加法/减法器的所述控制输入。

9．根据权利要求8的绝对差求和发生器，其中所述加法/减法器包括：

一个具有第一和第二输入，一个输出和一个控制输入的2至1多路转换器，所述多路转换器的所述控制输入形成所述加法/减法器的所述控制输入，所述多路转换器的所述第一输入连至所述求和单元的所述第二输入；以及

一个具有一个输入和一个输出的反相器，所述求和单元的所述第二输入连至所述反相器的所述输入，所述反相器的所述输出连至所述多路转换器的所述第二输入。

10．根据权利要求5的绝对差求和发生器，其中所述求和单元包括用于不论所述求和单元的所述第一和第二输入端的值的符号如何都生成所述值的幅值之和的装置。

11．一种绝对差求和处理系统，所述处理系统将第一组和第二组值之间绝对差求和，所述值自象素块中导得，所述系统包括：

多个级，每级包括多个求和单元，每个求和单元具有第一和第二输入和一个输出，在第一级内每两个所述减法单元的所述输出连至求和单元的所述第一和第二输入，在每个连续级内两个所述求和单元的所述输出连至求和单元的所述第一和第二输入，直至一个级只具有一个最后求和单元；

一个具有一个输入和一个输出的绝对值发生器，所述最后求和单元的所述输出连至所述绝对函数发生器的所述输入，所述绝对值发生器的所述输出形成绝对差之和；以及

用于从自视频信号导得的象素块中确定至少一个绝对差求和结果的装置。

12．根据权利要求11的系统，其中所述至少一个绝对差求和结果包括具有0,0移动向量的象素块的绝对差之和。

13．根据权利要求11的系统，其中所述至少一个绝对差求和结果包括一组象素块内的最小绝对差之和。

14．根据权利要求11的系统，其中所述至少一个绝对差求和结果包括一个对应于等于当今最小绝对差求和值的当今绝对差求和值的零检测信号。

15．根据权利要求11的系统，其中所述视频信号包括一个单独顶域。

16．根据权利要求11的系统，其中所述视频信号包括一个单独底域。

17．根据权利要求11的系统，其中所述系统还包括用于根据顶视频域和底视频域的绝对差之和的组合以确定绝对差结果之和的装置。

18．一种生成第一组和第二组值之间绝对差之和的方法，所述方法包括以下步骤：

自所述第一组中相应值中减去所述第二组中的值，所述减法可能产生正差和负差两者；

将所述差求和并且不论所述差符号如何都保留每个差的幅值；

生成一个最后和值结果；以及

确定所述最后和值结果的绝对值。

19．一种生成多个值的绝对值之和的方法，所述方法包括以下步骤：

将所述多个值求和并且不论每个个别值符号如何都保留其幅值；

生成一个最后和值结果；以及

确定所述最后和值结果的绝对值。

20．根据权利要求1的绝对值求和发生器，其中求和单元包括第三输入，第四输入以及用于根据所述第三和第四输入的值确定是将所述第一输入加至所述第二输入还是自所述第一输入中减去所述第二输入的确定装置，所述第三输入连至直接在当前级之前的一级内的求和单元第一输入的最高有效位，而上一级求和单元的输出连至所述求和单元的所述第一输入，所述第四输入连至直接在当前级之前的一级内的求和单元第一输入的最高有效位，而上一级求和单元的输出连至所述求和单元的所述第二输入，所述确定装置运行以减少当前级内所述求和单元的传送延迟。