CN1237609C - 掩模式只读存储器的制造方法 - Google Patents
掩模式只读存储器的制造方法 Download PDFInfo
- Publication number
- CN1237609C CN1237609C CN02140505.0A CN02140505A CN1237609C CN 1237609 C CN1237609 C CN 1237609C CN 02140505 A CN02140505 A CN 02140505A CN 1237609 C CN1237609 C CN 1237609C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- mask
- insulating barrier
- manufacture method
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 39
- 238000000059 patterning Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000007669 thermal treatment Methods 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 230000008569 process Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- UFJGIUWOXJVKPV-UHFFFAOYSA-N C(C)C(CC)(CC)CC.[Si] Chemical compound C(C)C(CC)(CC)CC.[Si] UFJGIUWOXJVKPV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种掩模式只读存储器的制造方法。首先，形成一第一绝缘层于一具有多平行位线的基底。接着，形成多平行沟槽于上述第一绝缘层中，用以定义多字元线。依序形成一栅极氧化层、一多晶硅层于上述多平行沟槽底部，用以形成多平行字符线。然后，全面性形成一第二绝缘层。接着，利用一多条状光致抗蚀剂，蚀刻上述第二绝缘层，以形成多沟道区于上述字符线上的相邻两位线之间。最后，利用一孔洞图案光掩模在选择的沟道区进行编码。
Description
技术领域
本发明涉及一种半导体制造过程的方法，且特别涉及一种掩模式只读存储器(mask read-only memory；mask ROM)的制造方法。
背景技术
以下请参照图1A--1C显示传统MASK ROM的部分制造流程。
首先，请参照图1a，在一半导体基底10上，形成由MOS晶体管所构成的多个内存单元，如图1a所示。其中，标号20表示隔离结构，一般系由LOCOS法所形成的场氧化层。标号30表示MOS晶体管的多晶硅栅极(图中并未显示栅极氧化层)。标号40则表示MOS晶体管的源/漏极(在此为n+扩散区)。
接着，请参照图1B，使用编码光掩模(code mask)(未图标)进行光刻制造过程，而形成图案化光致抗蚀剂层50，如图1B所示。在此，MOS晶体管的栅极露出于光致抗蚀剂层50开口的内存单元，系预定在后续制造过程中编码为“0”。反的，栅极被光致抗蚀剂层50所覆盖的内存单元，系预定在后续制造过程中编码为“1”。
接着，请参照图1C，进行一离子布植60，利用调整MOS晶体管的临限电压(threshold voltage)，而达到将MASK ROM的内存单元完成编码的目的。
然而，传统的掩模式只读存储器的编码过程系利用一孔洞状的编码光掩模，随着产品积极度的提高，使得光刻制造过程曰益困难，编码光掩模孔洞必需精确对准欲编码的沟道区，且尺寸大小也必需精确掌控，否则会发生错位(mis-aligned)的情形，导致只读存储器储存数据失真。因此，现有技术的制造过程容许度(process window)受限，增加了制作上的困难。
发明内容
本发明主要目的在于提供一种屏蔽幕式只读存储器的制造方法，可提升编码光掩模对准的精确度。
本发明的目的在于提供一种掩模式只读存储器的制造方法，可提升编码光掩模尺寸容许度。
本发明的目的在于提供一种掩模式只读存储器的制造方法，可避免编码时发生错位的情形。
为达到上述的目的，本发明提出一种掩模式只读存储器的制造方法，此方法的步骤主要包括：
首先，提供一具有多平行位线的基底。接着，可利用化学气相沉积法形成一材质例如为氧化物的第一绝缘层于上述基底表面。然后，图案化上述第一绝缘层，以形成多平行沟槽于上述第一绝缘层中，用以定义多字元线，其中上述多字元线大体上垂直于上述多平行位线。接着，依序形成一栅极氧化层、一栅极层于上述多平行沟槽底部，用以形成多平行字符线，其中上述字符线的表面高度低于上述第一绝缘层的表面高度。接着，全面性形成一材质例如为氧化物的第二绝缘层。接着，形成一多条状光致抗蚀剂于上述位线上方的上述第二绝缘层表面。然后，以上述多条状光致抗蚀剂为掩模，蚀刻上述第二绝缘层，直到露出部分上述栅极层表面，以形成多沟道区于上述字符线上的相邻两位线之间。最后，选择至少一上述沟道区实施一离子布植程序，以完成编码。
如前所述，形成上述第一绝缘层后，更可利用化学气相沉积法形成一掩模层，以做为蚀刻上述第二绝缘层时的蚀刻终止层。
如前所述，上述栅极氧化层可利用热氧化法形成。并且，上述栅极层包括一多晶硅层与一导电层。其中，上述多晶硅层可利用化学气相沉积法形成，再利用化学机械研磨法或回蚀法进行平坦化处理。又，上述导电层的材质可为利用快速热处理过程(RTP)形成的硅化金属层。
如前所述，上述离子布值程序使用一孔洞状光致抗蚀剂为掩模。
如前所述，图案化上述第一绝缘层的步骤中，利用一多平行条状光掩模定义图案。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1a至图1c为现有的掩模式只读存储器制造过程剖面图。
图2a至图2G为根据本发明的掩模式只读存储器制造过程剖面图。
图3A至图3F为根据本发明的掩模式只读存储器制造过程俯视图。
符号说明：
20～隔离结构； 30～栅极；
40～源/漏极； 50～光致抗蚀剂层；
60～离子布植； 10、100～半导体基底；
II～平行位线； 102～第一绝缘层；
104～掩模层； 106～第一图案化光致抗蚀剂；
108～平行沟槽； 110～栅极氧化层；
112～硅导电层； 114～导电层；
I～字符线； 116～第二绝缘层；
118～第二图案化光致抗蚀剂； 120～沟道区；
120a～编码区； 122～编码光致抗蚀剂。
具体实施方式
为求清楚起见，请同时参照图2a至图2G的剖面图与图3A至图3F的俯视图。
首先，提供一半导体基底100，其中上述半导体基底100表面具有多平行位线II，如图3A所示。上述位线II利用离子掺杂程序形成。
接着，请参照图2a，以适当程序，例如：化学气相沉积法，形成一第一绝缘层102于上述基底100表面，上述第一绝缘层102的材质为氧化物，例如：SiO2、硼磷硅玻璃BPSG(boro--phospho silimte glass)或四乙基甲烷硅盐TEOS(tetraethylorthosilicate)。再以适当沉积法，例如：化学气相沉积，形成一掩模层104于上述第一绝缘层102表面，上述掩模层的材质例如为氮氧化硅(SiON)。
接着，请参照图2B，形成一第一图案化光致抗蚀剂106于上述掩模层104部分表面。其中，上述第一图案化光致抗蚀剂106沿着垂直于上述位线II的方向延伸，如图3B所示。
请参照图2C，利用上述第一图案化光致抗蚀剂106为掩模，施行适当蚀刻程序，例如：非等向性干蚀刻法，依序蚀刻上述掩模层104、上述第一绝缘层102，以形成多平行沟槽108。
再请参照图2D，依序形成一栅极氧化层110、一硅导电层112以及一导电层114于上述多平行沟槽108的底部。其中上述栅极氧化层110可利用热氧化法形成。接着，例如以化学气相沉积法形成材质例如为多晶硅的硅导电层112，再实施化学机械研磨(CMP)或回蚀(etch back)程序使上述硅导电层112形成平坦的单层于上述栅极氧化层110表面。接着，可利用快速热处理过程(rapid thermal processing；RTP)形成材质例如为金属硅化物(salicide)的导电层114。上述硅导电层112与上述导电层114即为栅极层。如此一来，上述栅极氧化层10、上述硅导电层112与上述导电层114便形成多平行字符线I，如图3C图所示。控制上述栅极氧化层110、上硅导电层112与上述导电层114的厚度总和，使上述字符线I的表面高度低于上述掩模层104的表面高度，用以在后续编码制造过程中，垂直于字符线方向具有自动对准(self-aligned)的功能。
接着，请参照图2E，以例如化学气相沉积法全面性形成一第二绝缘层116，上述第二绝缘层116的材质为氧化物，例如：SiO2、BPSG(boro-phosphosilicate glass)或TEOS(tetra-ethyl-oz-tho-silicate)。
接着，形成一第二图案化光致抗蚀剂118于上述第二绝缘层116的部分表面上并且对准上述位线II，如图3D所示。
然后，请参照图2F，以上述第二图案化光致抗蚀剂118为掩模，蚀刻上述第二绝缘层116，直到露出导电层114表面。用以在后续编码制造过程中，垂直于字符线方向具有自动对准(self-aligned)的功能，如图3E所示。如此一来，沟道区120便形成在字符线I上的相邻位线II所间隔的区域。
最后，选择部分上述沟道区120以作为多编码区120a，并且以一编码光致抗蚀剂122为掩模，对上述编码区120a进行离子布植以完成编码，如图3F所示。图2G显示在图3F中沿线段cc’的剖面图。相较于传统制造过程，在进行编码过程中可使用孔洞尺寸较上述编码区120a大的图案光致抗蚀剂122，仍不会有错位对准(mis-aligned)的问题发生。
综合上述，本发明具有下列优点：
一、根据本发明，字符线的定义系使用多条状光致抗蚀剂，可提升光刻制造过程的临界尺寸，光刻制造过程容许度大。并且，条状光掩模的制备较现有的孔洞状光掩模简单，可降低成本。
二、根据本发明，由于并且沟道区之间以预先形成的第一绝缘层以及掩模层做为区隔，因此可容许较大的编码光掩模尺寸差异，且不会有错位对准(mis-aligned)的问题发生。
三、根据本发明，采用一掩模层不仅可做为蚀刻沟道区的蚀刻终止层，亦可以在编码过程做为遮蔽，避免编码错位。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作等效变化与修改，因此本发明的保护范围以权利要求为准。
Claims (20)
1.一种掩模式只读存储器的制造方法，其特征在于，包括：
提供一具有多平行位线的基底；
形成一第一绝缘层于上述基底表面；
图案化上述第一绝缘层，以形成多平行沟槽于上述第一绝缘层中，用以定义多字元线，其中上述多字元线大体上垂直于上述多平行位线；
依序形成一栅极氧化层、一栅极层于上述多平行沟槽底部，用以形成多平行字符线，其中上述字符线的表面高度低于上述第一绝缘层的表面高度；
全面性形成一第二绝缘层；
以光致抗蚀剂图案化上述第二绝缘层，直到露出部分上述栅极层表面，以形成多沟道区于上述字符线上的相邻两位线之间；以及
选择至少一上述沟道区实施一离子布植程序，以完成编码。
2.如权利要求1所述的掩模式只读存储器的制造方法，其特征在于，上述第一绝缘层的材质为氧化物。
3.如权利要求1所述的掩模式只读存储器的制造方法，其特征在于，形成上述第一绝缘层后，更包括：形成一掩模层于上述第一绝缘层表面。
4.如权利要求3所述的掩模式只读存储器的制造方法，其特征在于，上述掩模层系做为蚀刻上述第二绝缘层时的蚀刻终止层。
5.如权利要求1所述的掩模式只读存储器的制造方法，其特征在于，上述栅极氧化层系利用热氧化法形成。
6.如权利要求1所述的掩模式只读存储器的制造方法，其特征在于，上述栅极层包括一多晶硅层与一导电层。
7.如权利要求1所述的掩模式只读存储器的制造方法，其特征在于，上述多晶硅层利用化学气相沉积法形成，再利用化学机械研磨法或回蚀法进行平坦化处理。
8.如权利要求6所述的掩模式只读存储器的制造方法，其特征在于，上述导电层的材质为硅化金属层。
9.如权利要求8所述的掩模式只读存储器的制造方法，其特征在于，上述导电层系利用快速热处理过程形成。
10.如权利要求1所述的掩模式只读储存器的制造方法，其特征在于，上述第二绝缘层为氧化物。
11.如权利要求1所述的掩模式只读存储器的制造方法，其特征在于，上述离子布值程序使用一孔洞状光致抗蚀剂为掩模。
12.一种掩模式只读存储器的制造方法，其特征在于，包括：
提供一具有多平行位线的基底；
形成一第一绝缘层于上述基底表面；
形成一掩模层于上述第一绝缘层表面；
图案化上述第一绝缘层、上述掩模层，以形成多平行沟槽于上述第一绝缘层中，用以定义多字元线，其中上述多字元线大体上垂直于上述多平行位线；
依序形成一栅极氧化层、一栅极层于上述多平行沟槽底部，用以形成多平行字符线，其中上述字符线的表面高度低于上述第一绝缘层的表面高度；
全面性形成一第二绝缘层；
图案化上述第二绝缘层，直到露出部分上述栅极层表面，以形成多沟道区于上述字符线上的相邻两位线之间；以及
选择至少一上述沟道区实施一离子布植程序，以完成编码。
13如权利要求12所述的掩模式只读存储器的制造方法，其特征在于，上述第一绝缘层的材质为氧化物。
14.如权利要求12所述的掩模式只读存储器的制造方法，其特征在于，上述掩模层系做为蚀刻上述第二绝缘层时的蚀刻终止层。
15.如权利要求12所述的掩模式只读存储器的制造方法，其特征在于，上述栅极氧化层是利用热氧化法形成。
16.如权利要求12所述的掩模式只读存储器的制造方法，其特征在于，上述栅极层包括一多晶硅层与一导电层。
17.如权利要求16所述的掩模式只读存储器的制造方法，其特征在于，上述导电层的材质为硅化金属层。
18.如权利要求17所述的掩模式只读存储器的制造方法，其特征在于，上述导电层利用快速热处理过程形成。
19.如权利要求12所述的掩模式只读存储器的制造方法，其特征在于，上述第二绝缘层为氧化物。
20.如权利要求12所述的掩模式只读存储器的制造方法，其特征在于，上述离子布植程序使用一孔洞状光致抗蚀剂为掩模。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02140505.0A CN1237609C (zh) | 2002-07-05 | 2002-07-05 | 掩模式只读存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02140505.0A CN1237609C (zh) | 2002-07-05 | 2002-07-05 | 掩模式只读存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1466196A CN1466196A (zh) | 2004-01-07 |
| CN1237609C true CN1237609C (zh) | 2006-01-18 |
Family
ID=34147599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02140505.0A Expired - Fee Related CN1237609C (zh) | 2002-07-05 | 2002-07-05 | 掩模式只读存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1237609C (zh) |
-
2002
- 2002-07-05 CN CN02140505.0A patent/CN1237609C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1466196A (zh) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1237607C (zh) | 于衬底上制造集成电路的方法 | |
| CN1302087A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1481016A (zh) | 制造氮化硅只读存储器的方法 | |
| CN1235377A (zh) | 半导体存储器件及其制造方法 | |
| CN1788352A (zh) | 位线结构及其制造方法 | |
| CN1469434A (zh) | 接触孔的形成方法 | |
| CN1855447A (zh) | 闪存器件的制造方法 | |
| CN1216401A (zh) | 制造多电平掩模只读存储器的方法 | |
| CN1466196A (zh) | 罩幕式只读存储器的制造方法 | |
| CN1286178C (zh) | 存储器件的结构及其制造方法 | |
| US6660604B1 (en) | Method of forming double junction region and method of forming transfer transistor using the same | |
| CN1409389A (zh) | 扁平单元结构的掩膜只读存储器制造方法 | |
| CN1291491C (zh) | 半导体元件及其制作方法 | |
| CN1231962C (zh) | 抑制存储器阵列位线间漏电的方法 | |
| CN1423319A (zh) | 平面单元存储元件的硅化物膜制造方法 | |
| CN1212468A (zh) | 自对准漏接触p沟mos快速存储器及其制造工艺 | |
| CN1193420C (zh) | 具有理想栅极轮廓的半导体器件及其制造方法 | |
| KR20010061785A (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| CN1542919A (zh) | 具有局部蚀刻栅极的半导体结构及其制作方法 | |
| CN1290172C (zh) | 镶嵌结构的位元线接触窗插塞的制作方法 | |
| CN1303671C (zh) | 罩幕式只读存储器的结构与制造方法 | |
| CN1926686A (zh) | 半导体装置及其制造方法 | |
| CN1063288C (zh) | 与非逻辑非晶硅只读存储器及其制造方法 | |
| CN1287440C (zh) | 部分自行对准接触窗的制造方法 | |
| CN1286167C (zh) | 掩模式只读存储器的结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060118 Termination date: 20190705 |