CN1233031C

CN1233031C - 测试沟槽电容器中埋入层掺杂浓度是否异常的元件及方法

Info

Publication number: CN1233031C
Application number: CN02131613.9A
Authority: CN
Inventors: 吴铁将; 黄建章; 丁裕伟; 姜伯青; 郭泽绵
Original assignee: Nanya Technology Corp
Current assignee: Nanya Technology Corp
Priority date: 2002-09-11
Filing date: 2002-09-11
Publication date: 2005-12-21
Anticipated expiration: 2022-09-11
Also published as: CN1482659A

Abstract

一种测试沟槽电容器中埋入层掺杂浓度是否异常的元件及方法，该测试元件设置于一晶片的切割道中，包括一沟槽电容器，其包括一电极层具有一第一掺杂浓度、一第一导电层具有一第二掺杂浓度以及一第二导电层具有一第三掺杂浓度；一隔离区，贯穿第二导电层且延伸至第一导电层中，将第二导电层区分成一第一部分及一第二部分；一第一接触插塞，耦接第二导电层第一部分的一侧；一第二接触插塞，耦接第二导电层第一部分的另一侧；及一第三接触插塞，耦接第二导电层的第二部分。借由第一接触插塞和第二接触插塞间测得的第一电阻值，及第二接触插塞和第三接触插塞间测得的第二电阻值，以监控沟槽电容器中埋入层的掺杂浓度是否异常。

Description

测试沟槽电容器中埋入层掺杂浓度是否异常的元件及方法

技术领域

本发明是有关于一种半导体元件的测试元件(test key)及测量方法，特别是有关于一种检测沟槽电容器(deep trench capacitor)中埋入层(buried layers)的掺杂浓度是否有异常的测试元件及测量方法。

背景技术

沟槽电容器为一种动态随机存取存储器(dynamic random accessmemory；简称DRAM)中常见的电容器结构，其形成于半导体硅基底中，并借由增加沟槽电容器于半导体硅基底中的深度可以增加其表面积，以增加其电容量。

图1所示是传统的沟槽电容器的布局图。沟槽电容器10配置在路过字元线(passing wordline)下方。晶体管14经由扩散区18电性耦接至沟槽电容器10的储存节点16。另一扩散区20连接至接触插塞22，而接触插塞22则连接至位元线(未绘示)，以借由晶体管14来读取或写入至储存节点16。晶体管14是借由字元线12来驱动。当电压施加至字元线12时，字元线12下方的通道会导通，而于两扩散区18和20之间产生电流并流入或流出储存节点16。

图2是图1的A-A剖面图。当沟槽电容器10完成后，会于基底和沟槽电容器中形成浅沟槽隔离28，以定义主动区(Active Area，AA)，并用以隔离将形成的路过字元线12和沟槽电容器10。之后，于基底上形成字元线12。再配合以字元线和浅沟槽隔离28为离子植入罩幕，于字元线两侧的主动区形成作为源极/漏极的掺杂区18和20。然而，晶体管14的通道长度L，是与字元线12的尺寸及晶体管源极18/漏极20的轮廓大小有关。而且源极18/漏极20的轮廓大小，与沟槽电容器10的储存结点16的掺杂浓度有关，其中储存结点16是由一第二导电层L13、第一导电层L12及一电极层L11所构成，L12外有介电领圈26。因此，若储存结点16的第二导电层L13、第一导电层L12及电极层L11的掺杂浓度有异常时，会影响所形成的掺杂区18和20的大小，进而影响晶体管14的通道长度L。如此会使得相邻的记忆单元产生漏电流，或记忆单元无效，因而造成制程合格率的下降。

因此，若能控制沟槽电容器10的储存结点16的掺杂浓度在可允许的范围内，则可提高记忆单元的可靠度及制程的合格率。

发明内容

有鉴于此，本发明要解决的首要技术问题在于提供一种可检测沟槽电容器(deep trench capacitor)中埋入层(buried layers)的掺杂浓度是否有异常的测试方法。

根据上述目的，本发明提供一种检测沟槽电容器中埋入层的浓度异常的方法，包括：提供一晶片，该晶片至少具有一切割道和一记忆单元区；于上述晶片的切割道形成一测试元件，并同时于上述晶片的记忆单元区形成多个记忆单元；借由第二导电层的第一部分上的第一、第二接触插塞测量得一第一电阻值；借由第二导电层的第一部分上的该第二接触插塞，与第二导电层的第二部分上的该第三接触插塞，测量得一第二电阻值；根据第一与第二电阻值分别和一第一既定电阻值与一第二既定电阻值比较，判断测试元件中沟槽电容器的电极层、第一导电层以及第二导电层的掺杂浓度是否正常；以及借由测试元件上的沟槽电容器中电极层、第一导电层以及第二导电层的掺杂浓度是否正常，判别记忆单元区的记忆单元中沟槽电容器的电极层、第一导电层以及第二导电层的掺杂浓度是否正常。

此外，本发明要解决的另一技术问题在于提供一种可检测沟槽电容器(deep trench capacitor)中埋入层的掺杂浓度是否有异常的测试元件。

根据上述目的，本发明提供一种用于检测沟槽电容器中埋入层的掺杂浓度是否异常的测试元件，设置于一晶片的切割道中。上述测试元件包括一沟槽电容器，设置于上述切割道中，上述沟槽电容器包括一电极层具有一第一掺杂浓度、一第一导电层具有一第二掺杂浓度、一第二导电层具有一第三掺杂浓度；一隔离区，设置于沟槽电容器中，贯穿第二导电层且延伸至第一导电层中，将第二导电层区分成一第一部分及一第二部分；一第一接触插塞，耦接第二导电层的第一部分的一侧；一第二接触插塞，耦接第二导电层的第一部分的另一侧；以及一第三接触插塞，耦接第二导电层的第二部分。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1是已知DRAM电容器的布局图。

图2是图1沿线段A-A’的剖面图

图3为本发明的检测沟槽电容器中埋入层的掺杂浓度是否异常的测试元件的布局图。

图4是图3沿线段B-B’的剖面图。

图5是图3沿线段C-C’的剖面图。

图6a、图6b是本发明的测试元件单元的等效电路图。

具体实施方式

请参照图3-图5，用以说明本发明的一实施例。其中图3为本发明的检测沟槽电容器中埋入层的掺杂浓度是否异常的测试元件的布局图，其中测试元件设置于切割道中。图4是图3沿线段B-B’的剖面图，而图5是图3沿线段C-C’的剖面图。

首先在一晶片100上的切割道区域100上设置一沟槽电容器110。其中沟槽电容器110包括一电极层L1具有一第一掺杂浓度、一第一导电层L2具有一第二掺杂浓度以及一第二导电层L3具有一第三掺杂浓度构成的储存结点116。举例来说，该电极层L1为多晶硅材质所构成，电极层L1的第一掺杂浓度，即阻值测量约为每单位面积250欧姆(ohm/Ω)，而该第一导电层L2也为多晶硅材质所构成，该第一导电层L2的第二掺杂浓度，即阻值测量约为每单位面积350欧姆(ohm/Ω)，且该第二导电层L3为多晶硅材质所构成，该第二导电层L3的第三掺杂浓度，即阻值测量约为每单位面积600欧姆(ohm/Ω)。

另外，以浅沟槽隔离的方式，设置一隔离区128于该沟槽电容器110中，贯穿该第二导电层L3且延伸至该第一导电层L2中，将该第二导电层L3区分成一第一部分L3a及一第二部分L3b。

以及，设置一第一接触插塞CS1，耦接该第二导电层的第一部分L3a的一侧、一第二接触插塞CS2，耦接该第二导电层的第一部分L3a的另一侧、一第三接触插塞CS3，耦接该第二导电层的第二部分L3b。

其中本发明的测试元件还包括设置于该沟槽电容器110上方两侧的一第一路过字元线和一第二路过字元线112

请参见图4，所示为图3沿线段BB’的剖面图。其中该第一接触插塞CS1和该第二接触插塞CS2之间，用以测得由电阻R3、电阻R2a及电阻R1a并联而成的一第一电阻值RT1，如图6a中所示。而该第二接触插塞CS2和该第三接触插塞CS3之间，用以测得由电阻R2b及电阻R1b并联而成的一第二电阻值RT2，如图6b中所示。

在一般情况中，若该电极层L1的第一掺杂浓度、该第一导电层的第二掺杂浓度以及该第二导电层L3的第三掺杂浓度皆为正常时，由该等电阻R3、电阻R2a及电阻R1a并联而成的第一电阻值RT1会等于一第一既定电阻值，大约为290欧姆，而由该电阻R2b及电阻R1b并联而成的第二电阻值RT2会等于一第二既定电阻值，大约为310欧姆。

然而，当该第二导电层L3的第三掺杂浓度过浓时，该第一电阻值RT1会低于该第一既定电阻值，而该第二电阻值RT2则会大体上与该第二既定电阻值相等。若是该第一导电层L2的第二掺杂浓度过浓时，则该第一电阻值RT1会低于该第一既定电阻值，且该第二电阻值RT2也会低于该第二既定电阻值。因此，可借由测量该测试元件中该等接触插塞之间的第一、第二电阻值RT1、TR2，来监控制程中电极层、第一导电层及第二导电层的掺杂浓度是否产生异常。

本发明提供的检测沟槽电容器中埋入层的浓度异常的方法，包括下列步骤，首先提供一晶片，该晶片至少具有一切割道和一记忆单元区。

接着，于该晶片100的该切割道160形成一测试元件，并同时于该晶片100的该记忆单元区形成多个记忆单元，其中该测试元件的构造如图3所示，且该记忆单元的结构如图1、图2所示，。

然后，借由该第二导电层的第一部分L3a上的该第一、第二接触插塞CS1、CS2测量得一第一电阻值RT1。并借由该第二导电层的第一部分L3a上的该第二接触插塞CS2，与该第二导电层的第二部分L3b上的该第三接触插塞CS3，测量得一第二电阻值RT2。

之后，根据该第一与该第二电阻值RT1、RT2，判断该测试元件中沟槽电容器110的该电极层L1、第一导电层L2以及第二导电层L3的掺杂浓度是否正常。最后借由该测试元件上的沟槽电容器110中该电极层L1、第一导电层L2以及第二导电层L3的掺杂浓度是否正常，判别该记忆单元区150的该等记忆单元中沟槽电容器10的电极层L11、第一导电层L1 2以及第二导电层L13的掺杂浓度是否正常。

由于实行离子掺杂制程时，无论是记忆单元区或是切割道上的测试元件均会产生一致的浓度，因此，借由切割道上的测试元件，可以反应出记忆单元中沟槽电容器的电极层、第一导电层以及第二导电层的掺杂浓度是否正常。

因此，本发明的测试元件与测试方法，可以快速地检测沟槽电容器中埋入层的掺杂浓度是否有异常。

此外，本发明的测试元件与测试方法，将测试元件设置于切割道上，可以同步与记忆单元区进行相同制程，监控沟槽电容器中埋入层的掺杂浓度是否有异常，且避免占据记忆单元区的空间。

虽然本发明已以较佳实施例公开如上，然其并非用以限制本发明，任何熟习此项技术者，在不脱离本发明的精神和范围内，当可做更动与润饰，因此本发明的保护范围当视权利要求书的内容为准。

Claims

1.一种用于检测沟槽电容器中埋入层的掺杂浓度是否异常的测试元件，设置于一晶片的切割道中，该测试元件包括：

一沟槽电容器，设置于该切割道中，该沟槽电容器包括一电极层具有一第一掺杂浓度、一第一导电层具有一第二掺杂浓度以及一第二导电层具有一第三掺杂浓度；

一隔离区，设置于该沟槽电容器中，贯穿该第二导电层且延伸至该第一导电层中，将该第二导电层区分成一第一部分及一第二部分；

一第一接触插塞，耦接该第二导电层的第一部分的一侧；

一第二接触插塞，耦接该第二导电层的第一部分的另一侧；以及

一第三接触插塞，耦接该第二导电层的第二部分。

2.如权利要求1所述的用于检测沟槽电容器中埋入层的掺杂浓度是否异常的测试元件，其特征在于包括一第一路过字元线和一第二路过字元线，设置于该沟槽电容器上方两侧。

3.如权利要求1所述的用于检测沟槽电容器中埋入层的掺杂浓度是否异常的测试元件，其特征在于该第一接触插塞和该第二接触插塞之间用以测得一第一电阻值，以及该第二接触插塞和该第三接触插塞之间用以测得一第二电阻值，其中若该第一电阻值低于一第一既定电阻值时，则该第二导电层的掺杂浓度有异常。

4.如权利要求1所述的用于检测沟槽电容器中埋入层的掺杂浓度是否异常的测试元件，其特征在于该第一接触插塞和该第二接触插塞之间用以测得一第一电阻值，以及该第二接触插塞和该第三接触插塞之间用以测得一第二电阻值，若该第一电阻值低于一第一既定电阻值，且该第二电阻值低于一第二既定电阻值时，则该第一导电层的掺杂浓度有异常。

5.一种用于检测沟槽电容器中埋入层的浓度异常的测量方法，包括下列步骤：

提供一晶片，该晶片至少具有一切割道和一记忆单元区；

于该晶片的该切割道形成一测试元件，并同时于该晶片的该记忆单元区形成多个记忆单元，

其中该测试元件包括：

一第一接触插塞，耦接该第二导电层的第一部分的一侧；

一第三接触插塞，耦接该第二导电层的第二部分；

借由该第二导电层的第一部分上的该第一、第二接触插塞测量得到一第一电阻值；

借由该第二导电层的第一部分上的该第二接触插塞，与该第二导电层的第二部分上的该第三接触插塞，测量得到一第二电阻值；

根据该第一与该第二电阻值分别和一第一既定电阻值与一第二既定电阻值比较，判断该测试元件中沟槽电容器的该电极层、第一导电层以及第二导电层的掺杂浓度是否正常；以及

借由该测试元件上的沟槽电容器中该电极层、第一导电层以及第二导电层的掺杂浓度是否正常，判别该记忆单元区的各该记忆单元中沟槽电容器的电极层、第一导电层以及第二导电层的掺杂浓度是否正常。

6.如权利要求5所述的用于检测沟槽电容器中埋入层的浓度异常的测量方法，其特征在于所述的测试元件还包括一第一路过字元线和一第二路过字元线，设置于该沟槽电容器上方两侧。

7.如权利要求5所述的用于检测沟槽电容器中埋入层的浓度异常的测量方法，其特征在于若该第一电阻值低于该第一既定电阻值时，则该第二导电层的掺杂浓度有异常。

8.如权利要求5所述的用于检测沟槽电容器中埋入层的浓度异常的测量方法，其特征在于若该第一电阻值低于该第一既定电阻值，且该第二电阻值低于该第二既定电阻值时，则该第一导电层的掺杂浓度有异常。