CN1230058A - 计算m序列的相移系数的方法 - Google Patents

Abstract

一个与相移α的数值相对应的n位二进制值分配给SREG,并执行移位操作。一个与十进制值“1”相对应的n位矢量值作为初始化值分配给LAT6。此后,连续地存贮从SW的输入。对LAT的输出MUL执行加罗瓦域GF(2ⁿ)内的平方操作。对MUL的输出DBL执行加罗瓦域GF(2ⁿ)内的加倍操作。根据从SREG的MSB侧输出值SW选择MUL和DBL输出中的一个。而后执行n次的移位操作和锁存操作,把LAT的n位输出作各自的相移系数b₀至b_n-1的输出。

Description

计算M序列的相移系数的方法

本发明涉及由任意指定相位产生伪随机噪声序列的方法，它适用于采用扩频调制方法的通信系统。

在采用扩频调制的通信系统中，通过采用码分多址(CDMA)可以在一个宽带上扩展许多信号频谱的多路复用和传输。图1表示一个CDMA通信系统配置的原理图。

在CDMA发送901侧，扩频调制单元905扩频调制来自传输信号源903输出的这个传输信号，例如，通过利用由扩展编码产生单元904产生的扩展编码进行频率调制或相位调制，并把这个合成的传输信号发送到传输线906。

在CDMA接收902侧，一个解扩解调单元908必须通过利用解扩编码具有与在发送侧的扩展编码相同序列和相位的解扩编码来解扩(解调)一个接收信号，并在与发送侧的定时同步中从解扩编码产生单元907输出解扩编码。

因此，解扩编码产生单元907必须具有根据定时同步信号(即，这个信号是在CDMA接收器902内从一个接收信号自动地产生)产生任意相位的序列编码的能力。

在CDMA通信系统中，用于扩展频谱的扩展编码(和解扩编码)除了扩展编码必须是一个宽带信号的条件之外，它必须满足下列条件：

(1)为了允许编码分配给许多用户，扩展编码的类型数量必须是很大的；

(2)为了允许识别出来自不同的用户扩展编码，扩展编码的交叉-相关必须是很小的；

(3)为了保证对本地位置的信号地址严格地同步，自-相关必须被准确地识别；

(4)为了增加通信信号的保密性，扩展编码必须是具有尽可能随机和难于解码的长周期序列。

通常，PN(伪随机噪声)序列是众所周知能满足这样条件的编码。

由于PN序列可由移位寄存器产生，所以它的产生过程不是真正的随机而确定的。但是，这个PN序列是具有下面随机性特征的一个编码。因此，作为要求上述条件的CDMA通信的扩展编码是适合的。

特性1：平衡特性

在一个序列周期中“1”和“0”各自出现次数仅仅是1的不同。

特性2：运行特性

在一个周期中包含有1的运行和0的运行，当分类运行的分类数是1/2时，每个运行的长度是“1”；当分类运行的分类数量1/4时，每个运行的长度是“2”；当分类运行的分类数为1/8时，…。也就是说，这是一个具有数量K的运行的运行{(运行的分类数)×(1/2K)}的数。注意，运行数比1小的运行变成无意的运行。

特性3：相关特性

如果序列是作成的周期，并在每个状态中的相应的两个序列数字的各自的编码值之间进行比较时，数字的数值与那个编码值匹配和与那个编码值不匹配仅仅1的不同。

通常把M序列(最长序列)作为一个典型PN序列满足这样的特性。利用图2表示的包括n级移位寄存器的电路产生M序列。

图2中，n级移位寄存器的每个级的输出与一个系数f_i(0或1)相乘，并把相乘的结果经异-或电路(图中包围的+符号)反馈到移位寄存器的输入侧。

如果系数f₁满足特性条件，当初始状态中移位寄存器各级的值不是“0”时，从移位寄存器的序列a_i输出的周期将变成n级移位寄存器可以产生的最长周期(2ⁿ-1)。把这样的序列称为M序列。

图2中表示的电路可由下面方程式表示： $\underset{j=0}{\overset{n}{\mathrm{\Σ}}}{f}_j{a}_{i+j}=0----(1)$ 如果把这个等式的f_n=1，可以获得下列方程式： $a_{i+n}=\underset{j=0}{\overset{n-1}{\mathrm{\Σ}}}{f}_j{a}_{i+j}----\left(2\right)$

把上述等式(1)和(2)称作线性递归方程式。如果一个滞后运算子X赋值满足a_i+1=x^ja_i，方程式(2)变成下列： $\left(\underset{j=0}{\overset{n}{\mathrm{\Σ}}}{f}_j{x}^j\right)a_i=0---\left(3\right)$

把由上述方程式(3)的左侧项表示为下列方程式的多项式f(x)称为特征多项式。 $f(x)=\underset{j=0}{\overset{n}{\mathrm{\Σ}}}{f}_j{x}^j-----(f_0\≠0,f_n=1)---\left(4\right)$

如果包含在方程式(4)中的系数f_i拥有加罗瓦(Galois)域GF(2)，并且，如果f(x)是由加罗瓦域GF(2ⁿ)的一个原始元素α表示的最低限度的多项式，众所周知图2中表示的包括n级移位寄存器电路可以产生具有最大周期(2ⁿ-1)的M序列。把这个最小限度多项式称为K次原始多项式。例如，它的细节可参阅由J.Kashiwagi著和Shokdo发行的资料“侧向/识别丛书Vol8,M序列和它的应用pp16”中。

在这个资料的pp171到191中描述了能够计算这个原始多项式，并在这个资料引证的某些论文中获得上述原始多项式的许多类型。

例如，包括在方程式(4)和对应于加罗瓦域GF(2⁴)的原始多项式的系数f_i成为f₀=1,f₁=1,f₂=f₃=0,f₄=1。其结果，基于图2中表示的电路可以构成图3表示的M序列产生电路。

这里，M序列x^ddi相位将通过从M序列的输出a_i的d位移位来获得。如果提供一个预定的n级(图3中为4级)移位寄存器的初始化状态时，M序列的全部状态是继承初始化状态确定的。因此，其结果表明由移位寄存器各级输出的线性组合获得的M序列具有随机的相位，如下列方程式(5)所示：

      x^da_i=b₀x⁰a_i+b₁x¹a_i+b₂x²a_i+…+b_n-1x^n-1a_i

                                                                                          …(5)

从而，用于由图3中表示的4级移位寄存器产生M序列的电路可以构成具有随机相位的电路，如图4所示。

图4中，在PN产生器(PNG)1201中4级移位寄存器的各级分配了初始值。由TAP1204提供相当于图3所示的反馈。提供给变量TAP(ATAP)1202中4个“与”门(ANDS)的电路。TAP信息(TAPINFO)1205分别对应于包含在方程式(5)中的系数b₀到b₃。从而，根据TAPINFO1205选择来自SR1203中间各级的输出加到通过“与”门电路(AND)1206和异或电路(EXOR)1207相对应的另一个输入输出，为此，作为加法运算的结果是M序列x^d _ai具有随机的相位输出。

省略了用于对SR1203提供初始值的方法和用于提供完成移位操作时钟的方法等，而且图4中也未表示。

接着提供的是解释关于计算包含在方程式(5)中的系数b₀到b₃和形成TAPINFO1205的原理。

在图4所示的PNG1201中，M序列x¹a_i到x³a_i是通过从M序列输出a_i的1到3位分别地移位，移位寄存器级SR₁至SR₄的第二到四级中自身输出的那个相位，如图5所示。

通过1位移位的输出：x¹a_i:b₁=1,b₀=b₂=b₃=0

通过2位移位的输出：x²a_i:b₂=1,b₀=b₁=b₃=0    …(6)

通过3位移位的输出：x³a_i:b₃=1,b₀=b₁=b₂=0接下，这个M序列x⁴a_i将认为是从M序列的输出a_i通过4位移位的那个相位。在这种情况下，如果原始多项式f(x)=x⁴+x+1被设置为

        f(x)=x⁴+x+1=0                              …(7)

由加罗瓦域中的操作满足下列方程式。

        x⁴=1+x                                     …(8)

        x⁴a_i=x⁰a_i+x¹a_i            …(9)

根据上述方程式(9)，M序列x⁴a_i是从M序列的输出a_i通过4位移位的相位，其结果是通过在输出a_i和通过1位移位输出x¹a_i的相位之间完成了异或操作表示的。即，M序列x⁴a_i是由在第一个移位寄存器级SR₀的输出和第二个移位寄存器级SR₁的输出之间完成了异或操作，可以得到输出a_i通过4位移位的相位，如图6所示。即

通过4位移位的输出：x⁴a_i:b₀=b₁=1,b₂=b₃=0      …(10)

于是，根据通过用x乘以方程式(9)的两侧，M序列x⁵a_i是在第二个移位寄存器的输出和第三个移位寄存器级的输出之间执行异或操作，能够获得M序列的输出a_i通过5位移位的相位，如图6所示。

        x⁵a_i=x¹a_i+x²a_i                               …(11)

即，通过5位移位的输出x⁵a_i:b₁=b₂=1,b₀=b₃=0    …(12)

因此，根据X乘以由方程式(11)的两侧获得下列方程式(13)，M序列x⁶a_i是由在第三个移位寄存器级SR₂的输出和第四个移位寄存器级SR₃的输出之间完成的异或操作，能够获得的，M序列的输出a_i通过6位移位的相位。

        x⁶a_i=x²a_i+x³a_i                               …(13)

即：通过6位移位的输出x⁶a_i:b₂=b₃=1,b₀=b₁=0    …(14)

根据上述法则，图7中表示的配置是作为已知的传统配置，它用于形成TAPINFO1205那种连续地输出系数b₀到b₃。

在这种配置中，使用和原始多项式f(x)=x⁴+x+1相一致的4级移位寄存器，并在移位寄存器级a₀的输出侧和移位寄存器级a₁的输入侧之间插入了异或电路1502,a₀和a₁分别对应于形成方程(9)的右侧和项1=x⁰和x=x¹。移位寄存器输出级a₃的输出(对应于方程式(9)左侧项x⁴)被反馈到异或电路1502。由于这个移位寄存器级a₀以前没有级，所以输出级a₃的输出直接反馈到移位寄存器级a₀的输入侧。

更典型地是移位寄存器的级数与使用的原始多项式f(x)的次数相对应。类似方程式(7)，通过设置f(x)为“0”形成的这个方程式，以便在左侧包括最高次项和在右侧包括其他次的项。然后，把一个异或电路插入到与形成这个方程式右侧的每个项相对应的移位寄存器级的输入侧，而移位寄存器输出级的输出(与方程式左侧的每个项相对应)被反馈到异或电路。

接下，“1”被分配给第一个移位寄存器级a₀，作SR1501的初始值；而把“0”分配给其余的移位寄存器级a₁到a₃，如图7中所示。

而后执行与要求的相移数量相对应的次数的移位操作，以便确定把如图4中表示形成TAP1205的各个系数b₀到b₃作为SR1501的各级的输出a₀到a₃。

然而，用图7中所示的传统方法，为了计算与要求的移相数量相对应的TAPINFO1205，移位操作必须执行与要求的相移数量相对应的移位次数操作。因此，如果M序列的周期变的很大时(例如，10分钟左右)，它就需要庞大的次数计算TAPINFO1205。

本发明是在上述背景下发展的，并针对与相移的每个数量相对应的抽头信息的每个段的快速计算。

假定本发明技术是打算对由n次多项式f(x)产生的M序列的输出a_i通过d位移位获得M序列x^da_i的相位，通过使用各自的M序列x⁰a_i到x^n-1a_i的线性组合。

        b₀x⁰a_i+b₁x¹a_i+b₂x²a_i+…+b_n-1x^n-1a_i从输出a_i通过0到n-1移位相位计算各自的相移系数b₀到b_n-1。

在本发明的第一步中，是输入相移d的数量的二进制值。

在第二步中，把与对应十进制值“1”的n-位矢量值作为初始输入矢量值设置。

在第三步中，把第一步中相移d输入的数量的二进制值最有效位被设置为目标位。

在第四步中，把原始元素α的矢量值与加罗瓦域GF(2ⁿ)内的输入矢量值相乘，如果目标位的值是“1”，就把相乘结果作为输出矢量值定义，如果目标位的值是“0”，把输入矢量值作为不改变输出矢量值定义。

在第五步中，为了获取第四步中的加罗瓦域GF(2ⁿ)内的输出矢量值执行平方操作。

第六步中，把目标位的位置移位到通过第一步中相移d输入的数量的二进制值中的1位，移位到最小有效值侧，并使用在五步中执行平方的结果作为一个重新输入矢量值，以此来执行第四和第五步。

在第七步中，当对第五步中相移d输入的数量的二进制值构成的所有位执行完第四和第五步时，对输出来说把获取的操作结果的各自的元素作为相移系数b₀到b_n-1。

根据本发明，相移系数可以通过重复执行当前矢量值与原始元素α的表示值相乘操作和平方矢量乘的结果，或不改变当前矢量值的平方操作简单地近似{log(d)/log(2)}次数计算得到。

在这个方法中，当M序列周期变大时，与传统方法相比可以有效地减少计算M序列的相移系数的重复次数。

图的概要描述：

通过优选实施例和附图的描述，可以更容易地理解本发明的论文中技术另外的目的和特征。图中：

图1表示CDMA通信系统配置的一个原理图；

图2表示用于产生M序列的电路配置；

图3表示用于产生一个4级M序列的电路配置；

图4表示用于产生具有任意的相位的M序列的电路配置；

图5是一个用于解释具有任意的相位M序列产生的原理结构图(No.1)；

图6是一个用于解释具有任意的相位M序列产生的原理结构图(No.2)；

图7是一个为了产生具有任意的相位M序列，表示用于产生抽头信息TAPINFO的传统电路配置的结构图；

图8表示包含对应原始多项式f(x)=x⁴+x+1的那个加罗瓦域GF(2⁴)的原始元素α的矢量表示和原始元素α幂的表；

图9表示根据本发明的操作原理；

图10表示根据本发明的优选实施例的电路配置；

图11是一个表示根据本发明的优选实施例的电路操作的定时图；

图12表示平方操作单元(MUL)的第一配置；

图13表示平方操作单元(MUL)的第二配置；

图14表示双重操作单元(DBL)的第一配置；

图15表示双重操作单元(DBL)的第二配置。

优选实施例的描述

下文，将参照图描述根据本发明的优选实施例的细节

<根据本发明优选实施例的原理>

首先提供的是关于根据本发明的优选实施例的原理。

例如，假定根据本发明的优选实施例的配置如图4所示，它包括一个4级移位寄存器(SR)1203并能产生一个具有任意的相位的M序列。

假定加罗瓦域GF(2ⁿ)的原始元素为α，在这种情况下，包含在上述方程式(5)中的每个系数b₀到b_n-1是如图4中所示的TAPINFO1205，它等于通过对表示原始元素α的那个n-位矢量在加罗瓦域(2ⁿ)内计算α^d获得的每位的值。

图8给出对应于原始多项式f(x)=x⁴+x+1加罗瓦域GF(2⁴)的原始元素α的矢量表示和原始元素α幂的矢量表示。在这种情况下，原始元素α的矢量表示是[0(高)，0,1,0(低)]。例如，在传统方法中，矢量表示α¹到α⁶各自的值通过使用上述方程式(6)、(10)、(12)和(14)与表示各自的系数值b₀至b₃匹配。

这里，α^d可以通过下列方程式(15)进行分解： ${\mathrm{\&alpha;}}^d{=}_{{\left({\mathrm{\&alpha;}}^s\right)}^2\&times;\mathrm{\&alpha;d}:\mathrm{odd}}^{{\left({\mathrm{\&alpha;}}^s\right)}^{2}d:\mathrm{even}}s=d/2\left(\mathrm{an\; integral\; part}\right)......\left(15\right)$

例如，通过由方程式(15)的分解操作获得在α^s项中用d替换S，并更进一步执行方程式(15)的分解操作的重发操作，α⁶可由下列方程式分解：

α⁶=(α³)²

   =((α)²×α)²

   =(((α⁰)²×α)²×α)²         …(16)

   =((1²×α)²×α)²

其结果，仅通过对α矢量表示值与当时矢量值相乘和平方这个矢量相乘结果重复地进行操作就能计算出α^d的矢量表示值。或者对从内部括号结构项连续地不变化的当时矢量值的平方操作，并在加罗瓦域(2ⁿ)内近似{log(d)/log(2)}次数分解方程式(16)的右侧。

如果对α矢量表示值与当时矢量值相乘和平方这个矢量相乘结果可以由硬件完成这个操作，它将成为能够计算元素α^d的矢量表示值，也就是说，若移位寄存器级数n比较大时，上述系数b₁至b_n-1所用的重复次数要比传统的执行移位操作要求的次数d变少。

如果提供的相移d是一个随机数，图9表示用于计算方程式(5)的系数b₀至b_n-1是图4中所示的TAPINFO 1205，它等同于上述重复操作的算法原理。

第一步：首先是输入相移α数量的二进制值。若相移的数量等于6，所对应4位二进制值变成如图9(a)所示的[0(高)，1,1,0(低)]。

第二步：把定义的n位[0(高)，0,0,1(低)]的矢量值(一个十进制的“1”)作为初始输入矢量。

第三步：把在第一步中相移d输入数值的二进制值的MSB(高位)定义为目标位。

第四步：如果目标位是“1”时，这个输入矢量值与加罗瓦域(2ⁿ)内的原始元素α的矢量值相乘，并利用它的结果作为图4中的输出矢量(操作Ⅰ)。例如，与原始多项式f(x)=x⁴+x+1相对的加罗瓦域(2⁴)的原始元素α的矢量值为[0(高)，0,1,0(低)]，即，图8中表示的十进制2。因此，在这种情况下，对输入矢量值执行1-位-移位操作。

如果目标位“0”，使用这个输入矢量值，把它作为图2中的输出矢量值。

第五步：在加罗瓦域(2ⁿ)内平方第四步中的输出矢量值，并把它的操作结果作为第五步的输出矢量值(操作Ⅱ)。特别是，如果设置第四步中输出矢量的“1”次元素a_i(0≤i≤n-1)时，在模加中这个元素a_i被归零，并把模2的“1”运算结果增加一个元素a_2i。利用这个加法结果作为第五步的输出矢量值。然而，注意如果zi等于或大于n时，通过加罗瓦域(2ⁿ)内的原始多项式f(x)确定相当于α²ⁱ由模2的“1”运算结果加入一个或多个元素αj，把这个相加的结果定义为第五步的输出矢量值。

第六步：根据在第一步中相移d输入数量的二进制值中目标位的位置向LSB侧移动1位，并把第五步的输出矢量值作为重新输入矢量值，然后，再次执行步骤四和五。

在对LSB执行步骤四和五结束时，使用步骤五中获得的每个输出矢量值的元素作为图4中表示TAPINFO1205。

使用由硬件提供在步骤1到6中的算法，由此快速地计算图4中表示TAPINFO1205的相移d的随机数。

图9(b)表示与图9(a)中所示的相移d=6相对应的相移(0(高),1,1,0(低))的4位执行上述步骤1到6的处理过程。

图9(c)表示图9(b)中所示的各自算法操作的结果。图9(c)中的最终操作结果α⁶=α³+α²与方程式(13)表示的传统的操作结果匹配。

根据本发明优选实施例的详细配置。

假定图10是图4中表示的电路，它包括4级移位寄存器(SR)1203，并能产生具有随相相位的M序列。这个图表示根据本发明的优选实施例预期的产生图4中所示的TAPINFO1205的电路配置。

图11是表示图10中的电路操作的定时图。如果原始多项式假定为f(x)=x⁴+x+1，这个信息将变成如同相移(SFTVAL)301的数量、一个锁存输出(LATOUT)306、一个平方操作单元输出(MULOUT)308和两位操作输出(DBLOUT)310等310等4位矢量值。

SFTVAL301预先对寄存器分配移位数量。这个操作与根据本发明优选实施例提出的上述原理中建议的操作算法的步骤1相对应。例如，在图11表示的例子中，相移d的数值等于6，并把它的4位二进制值(0(高)，1,1,0(低))分配给SREG302。

另外，把作为一个初始输入矢量值(LATINI)304的4位矢量值(0(高)，0,0,1(低))预先分配给锁存单元(LAT)305。这个操作与按照本发明实施例提出的上述原理中建议的操作算法的步骤2相对应。其结果，LATOUT306指示这个初始矢量值(0(高)，0,0,1(低))(一个十进制值“1”)。因而，从平方操作单元(MUL)307的MULOUT308输出也将变成相同的矢量值。

接下，SFTVAL301的二进制值(0(高)，1,1,0(低))的第4位值(MSB的值)从SREG302输出到开关(SW)303，作为图11中所示的定时T₀时刻的一个选择控制信号(SEL)311。这个操作与按照本发明实施例提出的上述原理中建议的操作算法的步骤3相对应。

如果SEL311的值为“0”时，SW303选择这个MULOUT308。通过SW303选择的MULOUT308的矢量值(0(高)，0,0,1(低))，在图11中所示的定时T₁时刻由LAT305锁存。当目标位为“0”时，这个操作与按照本发明实施例提出的上述原理中建议的操作算法的步骤4执行的过程相对应。

因此，LATOUT306指示这个矢量值(0(高)，0,0,1(低))(十进制值“1”)。从而，从MUL307输出的这个MULOUT308也将变成相同的矢量值。这个操作与按照本发明的实施例提出的上述原理中建议的操作算法的步骤5相对应。

接下，SEG302的内容被移位，并在如图11所示的定时T₂时刻从SREG302把SFTU303的二进制值(0(高)，1,1,0(低))的第3位值“1”作为SEL31输出到SW303。这个操作与按照本发明的实施例提出的原理中建议的操作算法步骤6相对应。

如果SEL311的值是“1”时，SW303选择DBLOUT310。这里，倍增操作单元309通过对MULOUT308的矢量值(0(高)，0,0,1(低))执行1-位-左移位操作为DBLOUT310的输出矢量值(0(高)0.1.0(低))。然后，在如图11所示的定时T₃时刻由LAT305锁存通过SW303选择的DBLOUT310的上述矢量值(0(高)，0,1,0(低))。当目标位的值是“1”时，这个操作与根据本发明的实施例提出的上述原理中建议操作算法的步骤4中执行过程相对应。

其结果，LATOUT306指示这个矢量值(0(高)，0,1,0(低))。从而，从MUL307输出这个MULOUT308指示矢量值(0(高)，0,1,0(低))。这个操作与根据本发明的实施例提出的上述原理中建议操作算法的步骤5相对应。

接下，SREG302的内容被移位，并在如图11所示的定时T₄时刻把SFTVAL301的二进制值(0(高)，1,1,0(低))的第2位“1”作为SEL311从SREG302输出到SW303。这个操作与根据本发明提出的实施例的上述原理中建议操作算法的步骤6相对应。

如果SEL311的值是“1”时，SW303选择DBLOUT310。这里，倍增操作单元(DBL)309通过对MULOUT308的矢量值(0(高)，1,0,0(低))执行1-位-左移位操作，作为DBLOUT310输出矢量值(1(高)，0,0,0(低))。然后，在定时T₅时刻通过LAT305锁存由SW303选择的DBLOUT310的上述矢量值。这个操作与当目标位是“1”时，根据本发明提出的实施例的上述原理中建议操作算法的步骤4中执行过程相对应。

因此，LATOUT306指示这个矢量值(1(高)，0,0,0(低))。从而，从MUL303的MULOUT308输出指示这个矢量值(1(高)1.0.0(低))。这个操作与根据本发明提出的实施例的上述原理中建议操作算法的步骤5相对应。

然后，SREG302的内容被移位，并在图11所示的定时T₆时刻把SFTVAL的二进制值(0(高)，1,1,0(低))的第1位(LSB)值“0”，作为SEL311从SREG302输出到SW303。这个操作与根据本发明提出的实施例的上述原理中建议操作算法的步骤6相对应。

如果SEL311的值是“0”时，SW303选择MULOUT308的矢量值(1(高)，1,0,0(低))。而后，在如图11所示的定时T₇时刻由LAT305锁存通过SW303选择的MULOUT308的上述矢量值。这个操作与根据本发明提出的实施例的上述原理中建议操作算法的步骤4中，当目标位是“0”时的执行过程相对应。

其结果，LATOUT306指示这个矢量值(1(高)，1,0,0(低))。然后，在与第8个定时的同步终止时，即定时T₇时刻，把获得与相移d的数量等于6相对应的LATOUT306的矢量值(1(高)，1,0,0(低))作为图4中所示的TAPINFO1205。

这个矢量值与图9(c)中所算的操作α⁶=α³+α²的结果匹配，或者与由方程式(13)表示的传统操作结果匹配。

<根据本发明的优选实施例MUL307的第一个配置>

图12表示在图10中所示的MUL307的第一个配置。

这个配置执行输入信号线a₀至a₃(图10中所示的LATOUT306)和输出信号线b₀至b₃(图10中所示的MULOUT308)之间的下列连接。

(1)如果对输入信号线a_i(0≤i≤n-1)的i≤[n/2](注：[x]是不超出X的整数)时，输入信中与线a_i被正常地连接到输出信号线b_2i。尤其，当输入信号线a_i经异或EXOR501被连接到输出信号线b₂时，输入信号线a₀经异或电路(EXORs)501中的一个被连接到输出信号线b₀。

(2)如果对输入信号线a_i(0≤i≤n-1)的i≥[n/2]时，输入信号线a_i被正常地连接到通过加罗瓦域GF(2ⁿ)内的原始多项式f(x)=x⁴+x+1确定的相当于α²ⁱ的一个或多个信号输出线b_j(注：0≤j≤n-1)。尤其，当输入信号线a₃经输出信号线b₃和EXOR501被连接到输出信号线b₂时，输入信号线a₂经输出信号线b₁和EXOR 501被连接到输出信号线b₀。

如上所述，当多个输入信号线被连接到一个输出信号线时，多个输入信号线经EXOR501被连接到一个输出信号线。采用上述配置，当硬件用1个时钟(运行)时，MUL307就可以完成对加罗瓦域(2ⁿ)内进行平方操作。

<根据本发明的优选实施例MUL307的第二个配置>

图13表示图10中所示的MUL307的第二个配置。

这个配置包括一个用于保存各自输入信号线a₀至a_n-1(图(13)中n=4)的信号值的输入寄存器601；一个用于存贮指示对应于加罗瓦域GF(2ⁿ)内原始元素α的每个操作值α⁰,α²,…,α²ⁿ系数值的分接表602；一个用于保存各自n-位信号值b₀至b_n-1的锁存器603，和n个异或电路(EXORs)，它用于在锁存器603的每个输出值和分接表602的每个输出值之间执行异或操作，并把操作的结果反馈到锁存器603的输入侧。

当操作被起动时，进入锁存器603的内容复位到0。

接下，在分配给输入寄存器601的输入信号线a₀至a_n-1(图10中所示的LATOUT306)的值中，连续地从输入信号线a₀到输入信号线a_n-1重复进行操作。

(1)读出与正在进行处理的输入信号线a_i的值相对应的存贮在分接表602中的系数值组，并把各自的系数值输入到各自的nEXORs604。锁存器603的各自的输出也输入到各自的EXORs604。

(2)EXORs604的各自的输出反馈到锁存器603的各自的输入。

(3)选择下一个输入信号线a_i+1，并重新执行上述(1)和(2)的操作。

(4)在对输入信号线a_n-1的(1)和(2)操作的结束，把各自的EXOR604的输出作为输出信号b₀至b₃(图10中所示的MULOUT308)的输出。

采用上述配置，当硬件用n个时钟的最大值运行时，MUL307能完成对如图10中所示的加罗瓦域GF(2ⁿ)内进行平方操作。

<根据本发明的优选实施例DBL309的第一个配置>

图14表示图10中所示的DBL309的第1个配置。

这个配置完成在输入信号线a₀至a₃(图10中所示的MULOUT308)和输出信号线b₀至b₃(图10中所示的DBLOUT310)之间下面的连接。

(1)如果对输入信号线a_i(0≤i≤n-1)的i＜n-1时，输入信号线a_i被正常地连接到输出信号线b_i+1。特别是，输入信号线a₀,a₁,a₂被分别地连接到输出信号线b₁,b₂,b₃。

(2)如果对输入信号线a_i(0≤i≤n-1)的i=n-1时，输入信号线a_i被正常地连接到由加罗瓦域GF(2ⁿ)内的原始多项式f(x)=x⁴+x+1确定的一个或多个输出信号线bj。尤其是输入信号线a₃经EXOR701连接到输出信号线b₁和输出信号线b₀。

如果多个输入信号线被连接到上述的一个输出信号线时，多个输入信号线经上述的EXOR701连接到输出信号线。

采用上述配置，当硬件用1个时钟运行时，DBL309能完成对图10中所示的加罗瓦域GF(2ⁿ)内执行倍增操作。

<根据本发明优选实施例的DBL309的第二个配置>

图15表示图10中所示的DBL309的第二个配置。

这个配置除了n级(图15中n=4)移位寄存器之外，还包括一个或多个异或电路(EXORS)802，每个异或电路通过在加罗瓦域(2ⁿ)内的原始多项式f(x)=x⁴+x+1，确定与一个或多个系数等于αⁿ的位置相应的一个或多个预定级的输出和SR801未级的输出之间进行异或操作，并把每个操作结果作为输入信号输出给每个预定的下一级。如图15所示，在SR801的第一和第二级a₀和a₁之间插入了一个EXOR802。

在起动操作时，输入信号(图10中所示的MULOUT308)输入到每个SR801的级，在对每级执行了移位操作之后，SR801的每个级的内容作为一个输出信号(图10中所示的DBLOUT310)输出。

采用上述配置，当硬件用1个时钟运行时，DBLOUT309能够完成如图10中所示的在加罗瓦域GF(2ⁿ)内执行倍增操作。

Claims (6)

1．一种M序列相移系数计算方法，用于计算各相移系数b₀至b_n-1，以通过利用各自的M序列x⁰a_i至x^n-1a_i的线性组合，其各自相位从输出a_i移位0到n-1，从由n次的原始多项式f(x)产生的M序列的输出a_i，通过d位移位获得M序列x^da_i，该方法包括：

第一步：输入相移d量的二进制值；

第二步：设置相对应于十进制值“1”的n位矢量值作为初始输入矢量值；

第三步：把在上述第一步中相移d的量输入的二进制值的最高有效位设置为目标位；

第四步：将输入矢量值与加罗瓦域GF(2ⁿ)的原始元素α的矢量值相乘，如果目标位为“1”时，并利用相乘结果作为输出矢量值，当目标位为“0”时，就定义这个输入矢量值作为不改变输出矢量值；

第五步：对在上述第四步中得到的输出矢量值执行加罗瓦域GF(2ⁿ)内的平方操作；

第六步：在上述第一步中输入的相移d量的二进制值中，通过1位移位把目标位的位置移向最低有效位侧，并通过利用在上述第五步中执行平方操作的结果作为一个重新输入矢量值执行上述的第四和第五步的操作；

第七步：当对在上述第一步中相移d输入jg构成的二进制值的所有位都执行了第四和第五步操作时，输出至此获得的运算结果的各自的元素作为各相移系数b₀至b_n-1。

2．一种M序列相移系数计算装置，用于计算各相移系数b₀至b_n-1，以通过利用各自的M序列x⁰a_i至x^n-1a_i的线性组合，其各自相位从输出a_i移位0到n-1，从由n次的原始多项式f(x)产生的M序列的输出a_i，通过d位移位获得M序列x^da_i，该装置包括：

n级移位寄存器电路，对其分配与相移d量相对应的n位二进制值，用于执行与时钟同步的移位操作，并把输出最高有效位侧作为开关控制信号输出；

锁存电路，把与十进制值“1”相对应的n位矢量值作为初始化矢量值分配给锁存电路，用于其后与时钟同步地顺序保持n位输入；

平方操作单元，用于对上述锁存电路的n位输出执行加罗瓦域GF(2ⁿ)内平方操作；

倍增操作电路，用于对上述平方操作电路的n位输出，在加罗瓦域GF(2ⁿ)内执行加倍操作；

开关电路，它根据开关控制信号选择上述平方操作电路的n位输出和上述倍增操作电路的n位输出中的任何一个，并把被选择的输出送给上述锁存电路，其中，在移位操作和锁存操作被执行了n次之后，把上述锁存电路的n位输出作为各相移系数b₀至b_n-1的输出。

3．根据权利要求2的M序列相移系数计算装置，其中，上述平方操作电路配置成，在n位输入信号线a₀至a_n-1和n位输出信号线b₀至b_n-1之间，

如果i是等于或小于不超过n/2的最大整数时，输入信号线a_i被连接到输出信号线b_2i；

如果i是比不超过n/2的最大整数大时，输入信号线a_i通过加罗瓦域GF(2ⁿ)内原始元素α拥有的原始多项式f(x)，确定连接到等于α²ⁱ值的一个或多个输出信号线bj(0≤j≤n-1)；

如果是多个输入信号线被连接到单个输出信号线时，多个输入信号线经“异或”电路(XOR)连接到单个输出信号线。

4．根据权利要求2的M序列相移系数计算装置，其中，上述平方操作电路包括：

输入寄存器电路，用于保存n位输入信号线的各值；

分接表存贮电路，用于存贮通过加罗瓦域GF(2ⁿ)内原始元素α表示原始多项式f(x)确定指示各自的操作值α⁰,α²,…α²ⁿ的系数值；

锁存电路，用于保存n位的各信号值；

n个“异或”电路，每个“异或”电路在上述锁存电路的每个输出值和上述分接表存贮电路的每个输出值之间执行“异或”操作，并把每个操作结果反馈到上述锁存电路的输入侧，其中：

在上述锁存电路的内容全部被清“0”之后，当操作被激活时，读出存储在上述分接表存贮电路中与正在进行处理的输入信号线的信号值相对应的系数值组；

各自的系数值输入到上述n个“异或”电路；和

从最低有效位的输入信号线的信号值开始到最高有效仿的输入信号线的信号值，对在上述输入寄存器电路中保存的输入信号线的各信号值，顺序和重复地执行使上述锁存电路执行锁存操作的操作。

5．根据权利要求2的M序列相移系数计算装置，其中上述倍增电路配置成，在n位输入信号线a₀至a_n-1和输出信号线b₀至b_n-1之间；

如果i比n-1小时，输入信号线a_i连接到输出信号线b_i+1；

如果i=n-1时，输入信号线a_i通过加罗瓦域GF(2ⁿ)内原始元素α表示的原始多项式f(x)，确定连接到等于αⁿ值的一个或多个输出信号线b_j(0≤j≤n-1)；

如果多个输入信号线连接到单个输出信号线时，多个输入信号线经“异或”电路连接到单个输出信号线b_j(0≤j≤n-1)。

6．根据权利要求2的M序列相移系数计算装置，其中上述倍增操作电路包括：

n级移位寄存器电路；和

一个或多个“异或”电路，通过由加罗瓦域(2ⁿ)内原始元素α表示的原始多项式f(x)确定一个或多个系数等于值αⁿ的位置，在与αⁿ位置相对应的上述寄存器电路的一个或多个预定级输出和上述移位寄存器电路的未级输出之间执行“异或”操作，并把每个操作结果的输出作为下级各自预定级的输入信号，其中，当操作被起动时，n位输入信号被输入到上述移位寄存器电路的各自的级，并把上述移位寄存器电路的各级的内容作为n位输出信号输出。

Images