CN1630225A - 扰乱码及序文产生装置 - Google Patents

Abstract

本发明提供了一扰乱码与序文的产生装置(1)，该扰乱码用以扰乱在一移动式的无线系统的物理信道中传送的二进制信号，而该序文乃于一物理信道中传送以使控制对该特定的物理信道之接取，该装置(1)具有一扰乱码产生器(13)，其用以产生扰乱码且具有至少一用以发射该扰乱码的输出；一序文产生器(15)，用以产生非扰乱的序文，其具有至少一用以发射该非扰乱序文的输出；以及至少一乘法器(16，17)，用以利用相关联的扰乱码来扰乱该非扰乱序文，其中，各该乘法器(16，17)具有一连结到该扰乱码产生器(13)之该输出的第一输入、连结到该序文产生器(15)之输出的一第二输入、以及用以发射该序文的一输出。

Description

扰乱码及序文产生装置

技术领域

本发明系与用以产生扰乱码与序文之一装置有关，特别是该扰乱码的产生系用以扰乱在一移动式无线系统之物理信道中所传送的二进制信号，而序文的产生系传送于一物理信道中，以用于为了控制对某个特定的物理信道的接取。

背景技术

一移动式无线系统之一现在的实施例系为通用移动式通信系统(UMTS)。一UMTS移动式无线系统的基本架构在其它配件之外，具有移动站(使用者设备(UE))以及一无线接取网络(UMTS陆地上的无线接取网络(UTRAN))。该无线接取网络包含用以藉由无线电波传送数据的组件，例如基地站，该基地站在UMTS移动式无线系统中系与一B节点有关。每一该基地站供应一特定的区域或移动站可能座落于其中的一胞元。介于一移动站与一基地站之间的接口，系藉由无线电波所通信而并需要使用接线，且该接面系与一无线电波接口(Uu接口)有关。

接下来的内容包含部分的技术规格书3GPP TS 25.213，V5.4.0(2003年9月)、扩散与调变(FDD)以及技术规格书3GPP TS 25.211，V5.5.0(2003年9月)、物理信道与传送信道的映像(FDD)，用于第三代合作者项目(3GPP)，群组无线接取网络技术规格书等。

在一UMTS移动式无线系统中，所传送的数字数据系为所有经过信道编码的第一个信号。该数字数据在过程中系重复的被提供，而且在经由一可能遭受干扰的移动式无线信道中所传送期间系对误差有所防护，以及/或是在对应的数据接收器上也可能有误差的校正。该数字数据随后系藉由一多重的接取方法，而分布到在可提供的传送频宽之内的物理信道之间。该移动式无线信道更藉由双工器的方法而细分成传送模式与接收模式。

该用于该UMTS标准与3GPP(第三代合作者项目)标准的多重的接取方法系为该分码多任务接取(CDMA)方法，其中所传送的一双极数据比特流系藉由一电话客户端特定的双极编码序列以及/或是藉由一扩散码所复制并且传播。该扩散码的元素系与芯片有关，以为了能够获得它们与该数据比特流中的位之间的涵义区别。原则上，芯片系不仅有位而已。该数据比特流藉由芯片流所复制的结果又一次的引起了一双极数据流。普遍来说，该芯片流的速率系为该数据比特流的速率的倍数，而且被该扩散码的长度所支配，其系以一扩散因子(SF)来表示。该扩散因子对应该每位的芯片值。在介于传送器与接收器之间的无线传送路径中，假如该芯片速率是恒定的，那么在该芯片流中所代表的该数据位速率系只相关于该个别的电话客户端特定的扩散码。在UMTS移动式无线系统中，具有一变动的扩散因子(OVSF)的正交型的扩散码系被应用，以为了能够使用变得的数据速率。在这个情况下，该数据速率可能从每秒32kbits到每秒2Mbits的范围之间浮动。

在该UMTS移动式无线系统中所使用的调变方法系为正交相偏移键控(QPSK)调变方法，藉由这样的调变方法，在所传送的一芯片序列中每一组两个连续的芯片系组合形成一芯片对。每一该芯片对在一记号空间中系映划成一该复数平面上的一个记号，该记号系由该QPSK调变方法的一实部的同相之分支(I)以及一虚部的90度相位差之分支(Q)所构成，其中该记号具有四个元素。由于该四个值得调变方法，在每一个情况下的两个芯片系以个别的调变方法所传送。因此该总芯片速率系为该调变速率的两倍快。

在UMTS移动无线系统的情况中，该分时多任务(TDD)方法或者是该分频多任务(FDD)方法可以用来分离在一基地站或在一移动站的传送信号与接收信号，并且分离该从该移动站到该基地站之上行链路与从该基地站到该移动站之下行链路。在该FDD方法中，该站台各以不同的频宽来传送与接收。在这样的情况下，一站台的传送频宽系为其它站台的接收频宽，而反之亦然。

一宽频的分码多任务接取方法(WCDMA)已经被ETSI(欧洲电信标准协会)选为用于该FDD-UMTS无线接口(Uu接口)的基础，该表准允许了在传送方向与对称性的上行链路/下行链路操作上，以相同的数据速率来操作。根据此一UMTS标准，数据在该基地站与该移动站之间系以时框来传送。每一种情况下，每一时框具有15个时槽，其每一个包含2560个芯片。一时槽持续10ms的时间，所以一时框具有666μs的时间，而一芯片具有一大约持续0.2604μs的时间。该芯片速率系为每一时槽中，38400个芯片或者是每秒3.84个百万芯片。

该多任务接取方法系被用于所有的电话客户端以为了藉由一电话客户端特定的扩频码之方法而应用一指纹于它们所承载的数据上，因而允许所传送的信号能重新由接收信号的总和中重新产生。在该数据比特流中的位可以从在接收器上所接收的芯片序列藉由重复的复制程序而恢复。为了这个目的，该芯片流在修正相位中再次藉由已经在传送器所使用的相同的扩频码而被复制或相对应，因此再次的形成了所传送的数据比特流。

源自于一接收器并且意图要平行传送的不同的数据比特流系藉由不同的、相互垂直的扩频码所复制，并且随后在QPSK调变方法中加入于该实部的同相位分支与该虚部的90度相位差的分支。该合成的总和信号随后也将在该总和信号的合成复制的执行中，逐芯片并且根据该时框的，藉由一特定的合成扰乱码来扰乱。在UMTS移动式无线系统的该FDD模式中，该扰乱码系为站台特定的，也就是说，各该基地站以及各该移动站各使用不同的扰乱码。

对照该扩频码，该扰乱码并不是用来扩展该频宽，而是只用以正交编码。因此该扰乱码具有一刚好为38400芯片的固定的长度，这也精确的对应到一个时槽的长度。这些时槽的每一个都被逐芯片的藉由各该相关联的扰乱码所重复性地编码。由于在UMTS移动式无线系统中所使用之QPSK调变方法，两个比特流在同一时间同时被传送，而且每一个比特流系分别被编码。因此用于QPSK调变方法中的同相的分支与90度相位差的分支的一个「实部的」扰乱码与一个「虚部的」扰乱码两个扰乱码系分别在存在每一个情况中。每一个包含38400个芯片的2²⁴长扰乱码与每一个包含256芯片的2²⁴短扰乱码也存在其中。

图5表示一熟知的用以产生上行链路长扰乱码之产生器。在该扰乱码中之芯片系藉由移位寄存器来产生，在该上行链路中的每一个移位寄存器系使用25个连结序列的记号。在每一个情况的资料系藉由一3.84MHz的时脉信号而偏移了从一寄存器的一输出到下一个寄存器之一输入，该时脉信号的频率对应了每秒3.84Mchips的芯片速率。该寄存器系藉由模数-2的地址(MOD2)例如排他性的OR闸(XOR)而回授。

该长扰乱码C_long，1，n以及C_long，2，n系藉由逐位置的模数-2加上两个二进制编码序列x、y的38400个芯片片段而形成，该二进制编码序列x、y系藉由两个多项式的方法而产生。该x编码序列系利用一多项式x²⁵+x³+1所构成。该y编码序列系利用一多项式x²⁵+x³+x²+x+1所构成。因此该结果的编码系列形成一组黄金编码序列的片段。该长扰乱码C_long，2，n系为经过16 777 232芯片偏移的该长扰乱码C_long，1，n的一个版本。该扰乱码的二进制的24位的数字n的表示式系为n₂₃、n₂₂、...、n₀，其中n₀表示最不重要的位(LSB)而n₂₃系表示最重要的位(MSB)。该x编码序列取决于所选择的扰乱码数字n，而且与x_n相关。x_n(i)与y_n(i)分别系表示在该编码序列x_n与y中，第i个符号。该编码序列x_n与y系由随后的关系式所构成。

再该扰乱码开始产生时，该寄存器系以预先决定的位来初始化。该初始情况系为：

x_n(0)＝n₀，x_n(1)＝n₁，...，x_n(22)＝n₂₂，

x_n(23)＝n₂₃，x_n(24)＝1。(1)

y(0)＝y(1)＝...＝y(23)＝y(24)＝1      (2)

下列的回归定义应用到连续的符号：

x_n(i+25)＝x_n(i+3)+x_n(i)modulo 2，i＝0、...、2²⁵-27  (3)

y(i+25)＝y(i+3)+y(i+2)+y(i+1)

         +y(i)modulo 2，i＝0、...、2²⁵-27。(4)

该二进制黄金编码序列z_n系定义成：

z_n(i)＝x_n(i)+y(i)modulo 2，i＝0、1、2...、2²⁵-2。(5)

该实部的黄金编码序列z_n系为：

z_n(i)＝+1 if z_n(i)＝0 i＝0、1、k、2²⁵-2

z_n(i)＝-1 if z_n(i)＝1 i＝0、1、k、2²⁵-2    (6)

该实部的长扰乱码C_long，1，n与C_long，2，n系定义成：

C_long，1，n＝z_n(i)，i＝0、1、2、...、2²⁵-2      (7)

C_long，2，n＝z_n(i+16 777 232)modulo(2²⁵-1)，

              i＝0、1、2、...、2²⁵-2    (8)

该复数平面的长扰乱码最后定义成：

(9)

其中，i＝0、1、...、2²⁵-2，而且

系表示该数值i/2的整数部分。

图6系表示一熟知的用以产生上行链路的短扰乱码之产生器。该短扰乱码C_{short，1，n}(i)与C_{short，2，n}(i)系藉由来自周期性延展的S(2)编码群组的一编码序列所定义。该扰乱码的二进制的24位的数字n的表示式系为n₂₃、n₂₂、...、n₀。该第n阶的四元素组成的S(2)编码序列z_n(i)，0＝n＝16777215系由三个编码序列的模数-4(MOD4)加法所获得，其中三个编码序列系为一个四元素所组成的编码序列a(i)与两个二进制的编码序列b(i)与d(i)，该三个编码序列的初始化系从该扰乱码数字n中所获得。该长度为255的编码序列z_n(i)系利用下面关系式而产生：

z_n(i)＝a(i)+2b(i)+2d(i)modulo 4，i＝0、1、...、254。(10)

该四元素所组成的编码序列a(i)系分别藉由下列的回归多项式所产生：

g₀(x)＝x⁸+x⁵+3x³+x²+2x+1，其中

a(0)＝2n₀+1 modulo 4；

a(i)＝2n_i modulo 4，i＝1、2、...、7：

a(i)＝3a(i-3)+a(i-5)+3a(i-6)+2a(i-7)

      +3a(i-8)modulo 4，i＝8、9、...、254；(11)

该二进制编码序列b(i)藉由下列多项式回归产生：

g₁(x)＝x⁸+x⁷+x⁵+x+1其中，

b(i)＝n_8+i modulo 2，i＝1、2、...、7；

b(i)＝b(i-1)+b(i-3)+b(i-7)+b(i-8)modulo 2，

         i＝8、9、...、254；(12)

以及该二进制编码序列d(i)藉由下列多项式回归产生：

g₂(x)＝x⁸+x⁷+x⁵+x⁴+1其中，

d(i)＝n₁₆+i modulo 2，i＝0、1、2、...、7；

d(i)＝d(i-1)+d(i-3)+d(i-4)+d(i-8)modulo 2，

         i＝8、9、...、254；(13)

该编码序列z_n(i)系藉由设定z_n(255)＝z_n(0)以扩展到具有256芯片的长度。将z_n(i)映划到该短扰乱码C_{short，1，n}(i)以及C_{short，2，n}(i)的实部上，其中i＝0、1、...、255系整理如下列的表1。

表1

zn(i)	Cshort，1，n(i)	Cshort，2，n(i)
			0	+1	+1
1	-1	+1
			2	-1	-1

3

+1

- 1

该复数的短扰乱码C_short，n系定义成：

其中i＝0、1、2、...以及

系为该数值(i mod 256)/2的整数部分。

在上行链路中，资料将从该移动站透过一无线连结而传送到该基地站。来自不同的移动站的资料系利用该CDMA多重接取方法来编码，并且经由一共享的频率信道或无线信道而传送到这些基地站，而这些基地站系透过物理信道而与这些移动站以无线方式来接触，而这些物理信道系互相结合以形成一无线信号。在该FDD模式中，一物理信道系藉由该扩频码以及藉由该频率信道所定义。在该FDD的上行链路上，该物理信道也藉由所传送之信号的相位角来区别。因此该物理信道使用一余弦(cosine)或正弦(sine)震荡作为其传送信号。这系藉由传送一不同的物理信道经由该QPSK调变方法的同相位的实部分支(I)以及随后经由其虚部的90度相位差分支而到成。

通常在所谓专用的物理信道与共享物理信道之间，可以引出一个不同点。一专用的物理信道系为独占地用于一连结上，而且是在当设定一连结以及可能在该连结期间重新被指定。而共享物理信道系同步地或者是选择性地用于复数个连结上。

例如，在该FDD模式下的物理信道系为专用的物理数据信道(DPDCH)、专用的物理控制信道(DPCCH)、物理随机接取信道(PRACH)以及物理共享封包信道(PCPCH)。除了物理信道以外，指示符信道也存在于该FDD模式中。这些是单位元或者是双位的信息，其系藉由扩频码的方法来扩展并且在一特定的时间点来传送。一指示符信道其特征在于该扩频码、该频率信道以及该时间。指示符信道系用以通知以及用以指示特定的事件。一个物理信道的实施例系为撷取指示信道(AICH)。

该专用的物理资料信道(DPDCH)只存在于上行链路中，而且只用于经由编码与插入的承载数据的传送并且标记来自该UTRA协议栈更高层的资料。一个或两个或更多个平行的DPDCH可能会用于传送上。假如两个或两个以上的DPDCHs被使用时，所有的DPDCHs必须具有相同的扩频因子，而且最多的六个DPDCHs可以一起平行传送。在这样的情况下，该DPDCHs系尽可能的均匀分布在该QPSK调变方法的同相与90度相位差的分支之间。

该专用的物理控制信道系为一用以控制该数据于该UTRA协议栈物理层之伙伴实例之间的传送以用于该上行链路上。只有用于该物理层之资料，例如功率控制命令、传送规格指示符或者是前导位等，才藉由这一个链路所传送。只有一个DPCCH和每一个第一层的连结有关。

该物理随机接取信道PRACH系用于随机接取，而且只存在于上行链路中。该PRACH系用来传送该UTRA协议栈之用于随机接取重输信道(RACH)之信息。该RACH在这个情况下可能会用于设定一胞元以及用于小数据封包之传送。一个典型用于该PRACH之运作系为例如当一移动站系设定到一电话胞元时，在一移动式的无线系统中用于无线资源之请求。因为在一胞元中所有的移动站共同地利用该PRACH以为了发送一信号到该需要无线资源的移动式无线系统中，当接取该PRACH时，一个特定的方法必须用来确保该冲突不会发生在不同的移动站之间。该用以确保这个情况的方法系为该时框化的ALOHA方法。对该PRACH的随机接取也许会发生在所定义的时间内，也就是接取的时框中。该接取的时框对应该5120个芯片的持续时间，也就是说，该接取时框系为一普通的时框的两倍时间长，也就像是在DPDCH的时框时间。15接取的时框存在于20ms之间而且每一个时框定义一接取信道。该随机接取更分割成一竞争的相位以及一传送的相位。在该竞争的相位中，该移动站在一接取时框期间内，藉由一PRACH序文的传送而使用该时框化的ALOHA方法来接取该PRACH。而在该传送的相位中，一PRACH信息部分随后系被传送。

依据带有碰撞检测的载波侦测多任务接取(CSMA/CD)，该共享物理封包信道PCPCH系最终用于在该UTRA协议栈中之共享封包传输信道(CPCH)之共享数据封包的传送。对比于该物理随机接取信道PRACH，该移动站可以以一特定的接取时框开始在该PCPCH的传送。该移动站所传送的接取时框取决于当下系统的系统框号。

该用以扰乱该上行链路上的物理信道DPCCH/DPDCH之扰乱码可以是一长扰乱码或者是一短扰乱码。当该扰乱码产生时，构成该扰乱码的不同编码序列系用于接下来内容中定义的该长扰乱码与该短扰乱码。当该长扰乱码被使用时，在该物理信道DPCCH/DPDCH上第n阶的上行链路长扰乱码，系与S_dpch，n有关，而该S_dpch，n系定义成：S_dpch，n(i)＝C_long，n(i)，i＝0、1、...、38399       (15)

而当该短扰乱码被使用时则定义成：

S_dpch，n(i)＝C_short，n(i)，i＝0、1、...、38399   (16)

在每一个情况下，该最低阶的指数i系对应该最初及时传送的芯片。

为了扰乱该物理信道PRACH，该扰乱码必须被产生以用于扰乱在该PRACH中之PRACH信息部分与该PRACH序文。该用于物理信道PRACH的信息部分的该扰乱码系历经10ms，并且具有8192个不同定义的PRACH信息扰乱码。而与该S_r-msg，n(其中，n＝0、1、...、8191)有关的第n阶PRACH信息部分扰乱码系根据该长扰乱码，而且其系定义成：

S_r-msg，n(i)＝C_long，n(i+4096)，其中i＝0、1、...、38399；(17)

其中该最低阶指数i系对应该最初及时传送的芯片。该PRACH信息部分扰乱码对应到一用于该PRACH序文之扰乱码，或者是对应到一PRACH序文扰乱码。相同的扰乱码数字系用于一PRACH之两个扰乱码，也就是说，假如该PRACH序文扰乱码为S_r-pre，n，那么该PRACH信息部分扰乱码系为S_r-msg，n，其中该扰乱码数字n在两个扰乱码中是相同的。该PRACH序文C_pre，n系为一从该PRACH序文扰乱码S_r-pre，n与一PRACH序文特征标记(signature)所形成之复数序列，其系定义成：

$C_{\mathrm{pre},n,s}\left(i\right)=S_{r-\mathrm{pre},n}\left(i\right)\×C_{\mathrm{sig},s}\left(i\right)\×e^{j(\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}i)},---\left(18\right)$

其中，i＝0、1、2、3、...、4095；

而i＝0系对应该最初及时传送的芯片。

该PRACH序文扰乱码系由该长扰乱码所形成。总共具有8192个PRACH序文扰乱码。该第n阶个PRACH序文扰乱码，n＝0、1、...、8191系定义为：

S_r-pre，n(i)＝C_long，1，n(i)，i＝0、1、...、4095。(19)

该PRACH序文特征标记(signature)包含一特征标记P_s(n)的256个副本，其具有16个芯片长度，其中n＝0...15。其定义如下：

C_sig，s(i)＝P_s(i modulo 16)，i＝0、1、...、4095。(20)

该具有特征标记数s之特征标记P_s(n)系由一组长度16的16个哈达玛所形成。因此具有16个不同的PRACH序文，每一个都具有4096个芯片用于各该接取时槽中，因此16个平行接取信道系可提供给每一个时槽，而藉由这样的方法，各该移动站可以没有任何冲突的得到接取。

一个想要接取该PRACH的移动站选择一可获得的接取时槽以及随后该16个PRACH序文的其中一个。该PRACH序文随后系被以一低传送功率被传送，而该站台系等候一接收来自该指示信道AICH的确认通知。假如没有确认通知被从该基地站所接收，或者是该移动站接收一否定的确认通知，那么其随后选择一新的接取时槽以一新的PRACH序文，并且以一稍微较高的传送功率来传送。这个程序不断地进行，直到一个最大值的尝试已经达到而没有接收到任何一个正面的确认通知为止。当一成功的竞争相发生时，也就是说具有一正面的确认通知时，该移动站以一延迟三个或四个时槽来传送其PRACH信息。该PRACH信息位系经由该QPSK调变方法的实数同相分支(I)来传送。

一PCPCH接取传送具有一个或多个具有4096个芯片的PCPCH接取序文、具有4096个芯片的一PCPCH冲突侦测序文、具有0或8个时槽长度的一PCPCH功率控制序文以及具有可变长度N×10ms的一PCPCH信息部分。该组具有一10ms的长度且用于该PCPCH信息部分的扰乱码，系为胞元特定的，而且各该PCPCH信息部具有扰乱码对应该特征标记与该用PCPCH接取序文所用的接取信道组件。长扰乱码与短扰乱码可以被使用以为了扰乱该PCPCH信息部。在该上行链路上的每一个胞元定义了64个扰乱码，而在系统中则定义了32768个不同的PCPCH扰乱码。

当场扰乱码使用时，与该S_c-msg，n(n＝8192、8193...、40959)有关之第n阶PCPCH信息部分扰乱码系基于该长扰乱码，而且其系定义成：

S_c-msg，n(i)＝C_long，n(i)，i＝0、1、...、38399    (21)

当该短扰乱码使用时，与该S_c-msg，n(n＝8192、8193...、40959)有关之该第n阶PCPCH信息部分扰乱码系基于该短扰乱码，而且其系定义成：

S_c-msg，n(i)＝C_short，n(i)，i＝0、1、...、38399    (22)

该最低的指数i系对应该最初及时传送的芯片。

该用于PCPCH功率控制序文的扰乱码系与该PCPCH信息部分扰乱码相同。该扰乱码之相位系选择成使得该编码终止能与在该PCPCH功率控制序文终止的该时框边界密切配合。

该PCPCH接取序文C_{c-acc，n，s}系类似该PRACH序文，为复数序列。该PCPCH接取序文系由该PCPCH序文扰乱码S_c-acc，n所形成并且形成一PCPCH序文特征标记C_sig，s，其系定义如下：

$C_{c-\mathrm{acc},n,s}\left(i\right)=S_{c-\mathrm{acc},n}\×C_{\mathrm{sig},s}\left(i\right)\×e^{j(\frac{\mathrm{\π}}{4}+\frac{\mathrm{\π}}{2}i)},---\left(23\right)$

其中i＝0、1、2、3、...、4095

该PCPCH接取序文扰乱码系由该长扰乱码所形成。总共具有40 960个PCPCH接取序文扰乱码。该第n阶PCPCH接取序文扰乱码，n＝0、...、40959系定义成：

S_c-acc，n(i)＝C_long，1，n(i)，i＝0、1、...、4095    (24)

该PCPCH接取序文使用和那些用于PRACH相同的16特征标记，虽然所定义的编码序列用于该PCPCH相较于那些用于该PRACH可以有较少的数字。该PCPCH接取序文扰乱码也可以与该PRACH序文扰乱码相同。

一个想要首先接取该PCPCH的移动站在传送该实际的信息之前，使用该接取时槽以传送该PCPCH接取序文。如同在PRACH中所描述过的，这些PCPCH接取序文系以一增加的功率等级来传送，直到来自该基地站且经由该AICH的一确认通知被接收为止。

在UMTS移动式无线系统中，各该基地站(B节点)供应一个或多个该移动站可能位在其中的胞元。这些基地站处理接收来自基地站环境中的无线信号。这个处理包含其它事物以外、经由该信道编码的错误修正、参照该CDMA多任务接取方法之扩频以及缩频、根据该QPSK调变方法之扰乱以及调变与解调。在UMTS移动式无线系统中的为了达成这个目的的这些基地站以及这些移动站，每一个都具有专用的数据处理以及至少一个中央数据处理组件。该专用的数据处理组件系彼此互相连结而且连结到该中央数据处理组件以使得他们可以互相交换数据。

该中央数据处理组件、该专用的数据处理组件等通常系提供于一基频的芯片上。例如，在该UMTS移动式无线系统中的基地站与移动站的情况下，该中央数据处理组件系为一数字信号处理器(DSP)以为了实行在一通信协议内的复数计算函数。该DSP规划该专用数据处理组件以凭借着内部区域可获得的寄存器或内存的协助来实行特定的定义函数，其中该内存系被提供用于参数的储存。该专用的数据处理组件，例如在UMTS移动式无线系统的情况中，具有一RAKE接收器、一个搜寻装置或是搜寻器、一信道译码器以及一传送部。一传送(TX)调变器系为在一UMTS移动站中之该传送部之一中央区块。该传送调变器系用以产生该OVSF扩频码以及扰乱码，用以扩频以及处理该扩频信号。该传送调变不仅处理该专用物理数据信道DPDCH而且也处立该专用的物理控制信道DPCCH，而且产生该扰乱码，用于该物理信道PRACH以及PCPCH。

该用于该专用的物理数据信道DPDCH以及专用的物理控制信道DPCCH的扰乱码S_dpch，n通常系利用方程式15、16式来产生，而用于物理随机接取信道PRACH与共享物理封包信道PCPCH的序文C_pre，n，s以及C_{c- acc，n，s}系利用方程式18与23式，在一移动站的基频芯片上的不同的组件中来产生。利用方程式20式，在该数字信号处理器DPS本身，该序文系被制造成个别的特征标记C_sig，s的函数，并且随后被传送到该传送调变器。

虽然在不同的组件上产生该扰乱码与该序文系较有利于各该组件的独立控制性，但是在不同的组件上产生该扰乱码与该序文的劣势在于其复杂性，例如，以在一基频芯片上所占有的芯片面积的数量为例，其也是相当庞大的。

在不同的组件上产生该扰乱码与该序文的更进一步的缺点在于在该DSP上的该特征标记以及序文的产生，而且他们藉由一附加的数据传送而传送到调变器的传送系与该传送功率以及控制的复杂性有关。

发明内容

本发明的目的系在于提供一用以产生扰乱码以及一序文之装置，其中该装置系具有较低的复杂度而且能减少数字信号处理器以及传送调变器之间的数据传送。

这样的目的以系由如权利要求1之装置所实现。

本发明所根据之概念系包含下列知识：如前面所述之用于短、长扰乱码之方程式15、16、17、21以及22式系与同样用于物理信道DPDCH、DPCCH、PRACH以及PCPCH；来自方程式17式之PRACH信息部分扰乱码可以由藉由来自其它物理信道的扰乱码藉由偏移4096个芯片而推导出；根据方程式19式之PRACH序文扰乱码以及根据方程式24式之PCPCH序文扰乱码可以直接由该长扰乱码C_long，n根据方程式第9式而推导出。

这个知识允许用于该物理信道DPDCH、DPCCH、PRACH以及PCPCH之扰乱码以及用于物理信道PRACH与PCPCH之序文被产生并且在一单一的共享装置(例如一硬件区块)上被处理，而且这个知识也表示该基本的扰乱码只需要透过物理信道PRACH中4096个芯片的偏移。

本发明创造一装置，用以产生用于扰乱在一移动式无线系统的物理信道中被传送的二进制信号之扰乱码，并且用以产生一序文，该序文系被传送于一物理信道中以为了控制该特定的物理信道之接取，该装置具有一扰乱码产生器，用以产生扰乱码，其具有至少一输出，用以发射该扰乱码；一序文产生器，用以产生非扰乱的序文，其具有至少一输出，用以发射该非扰乱序文；以及至少一乘法器，用以利用相关联的扰乱码扰乱该非扰乱序文，各该乘法器具有一第一输入，连结到该扰乱码产生器之该输出，一第二输入，连结到该序文产生器之输出，以及一输出，用以发射该序文。

根据本发明之构想，该装置之一优势在于该扰乱码与该序文的基本上系发生于没有任何前导时间(lead time)，而且一数据传送率，例如从一DSP到一传送调变器之数据传送率，系被降低。这主要是由于该序文不在该数字信号处理器DSP中产生而是与在一单一装置或一单一产生器中与该扰乱码一起被产生，因此不需要被传送到该传送调变器中。

本发明之装置的一更进一步的优势在于尽可能很多的组件系联合地用于在物理信道DPDCH、DPPCH、PRACH以及PCPCH的传送上，而且用于该PRACH/PCPCH序文的产生。特别是，该PRACH/PCPCH序文扰乱码S_r-pre，n以及S_c-acc，n系利用方程式19与24式来产生，而该用于物理信道DPDCH、DPPCH、PRACH以及PCPCH之扰乱码S_dpch，n，S_r-msg，n以及S_c-msg，n系根据第15、16、17、21以及22式，利用相同的扰乱码产生器来产生。

本发明之装置的一更进一步的优势在于该装置并没有操作在比该UMTS芯片时脉更快的速度，因此避免了额外的功率消耗。前面所提及之编码系定义在UMTS芯片的基础上而且因此具有一3.84MHz的数据速率。该时脉或时脉供应不需要任何额外的时脉，也就是说，整个装置系以3.84MHz的时脉在操作。

本发明之装置的一更进一步的优势在于用以制造该序文以及该扰乱码所需要的所有演算操作系藉由本发明的装置中初级位(elementary bit)的方法有效地实行。该PRACH/PCPCH序文制造的复杂度系相当低，因为，例如，在用于该PRACH序文C_pre，n，s以及用于PCPCH序文C_{c-acc，n，s}的方程式18与23式中所包含的指数项可以藉由使用简单位运算而直接产生。

本发明之装置的一更进一步的优势在于该初级位运算的多数系在硬件中执行，例如，在与专用的硬件有关的一特定的指定电路。个别的AND、OR或者是XOR电路等，可以在一个像这样的电路中分别被定义。因此，在所有的逻辑连结中，精确地定义该用于计算目的位数目是可能的。而因为该扰乱码、该扩频码以及该序文系均为复数信号而可以假设成只有-1或1的值，因此可以直接以二进制的型态来处理，这也是具有优势的。除此之外，初级位运算例如位反转本质上在硬件中会比在一DSP中更具有效率。

优势发展以及在权利要求1所详细说明之装置的改善系包含于相关的权利要求中。

根据本发明之一较佳实施例的发展，该扰乱码产生器具有一用以产生长扰乱码之扰乱码产生器，以及一用以产生短扰乱码之扰乱码产生器。

这个较佳发展的一个优势系为一单一扰乱码产生器，以一硬件区块的实施例来说，该单一扰乱码产生器系用以产生该短扰乱码与该长扰乱码，而这代表了一个简单化。

根据一更进一步的较佳发展，该用以产生长扰乱码之扰乱码产生器具有一装置用以及时偏移二进制编码序列之组件，该扰乱码系从该编码序列中所形成，其中，该组件及时偏移该二进制编码序列以作为相关联的物理信道之一功能。

根据一更进一步的较佳发展，该用以制造该长扰乱码之扰乱码产生器具有一位移寄存器用以该制造该二进制编码序列。

根据该装置之一更进一步的较佳发展，该用以及时偏移该二进制编码序列之组件具有寄存器，用以读取位表(bit tables)；以及AND电路，用于该编码序列与该位表内之位的逐位AND连结，以为了及时偏移该编码序列；其中，该AND电路具有用以连结到该寄存器与该位移寄存器之输出的输入，以及具有用以发射该偏移的编码序列之输出。

这个发展的一个优势在于，该基本扰乱码经由该用于产生该扰乱码所需要的4096个芯片的偏移系藉由受控制的寄存器与AND电路的使用而容易的、直接的而且没有任何时间损失的被实行，这是因为该偏移程序系藉由寄存器屏蔽与位表所实行，其中该寄存器屏蔽与位表系分别用以驱动该寄存器与AND电路。

根据该装置之一更进一步的较佳发展，该用以制造该长扰乱码之扰乱码产生器具有一组件，用于从该编码序列中合成该扰乱码，而该组件具有输出，连结到该AND电路之输出，以及具有至少一用以发射该扰乱码之输出。

根据该装置之一更进一步的较佳发展，该用以从该编码序列中建构该扰乱码具有一排他性的OR(XOR)电路。

根据该装置之一更进一步的较佳发展，该物理信道系经由一利用正交相偏移键控(QPSK)之调变方法之实部同相位的分支以及/或是虚部90度相位差之分支来所传送。

根据该装置之一更进一步的较佳发展，与该QPSK调变方法之同相位的分支相关联的扰乱码产生器之其中一输出，系连结到各该乘法器的第一输入。

根据该装置之一更进一步的较佳发展，该装置系用于一移动式无线系统之一传送/接收站。

根据该装置之一更进一步的较佳发展，该传送/接收站系为在一UMTS移动式无线系统中之一移动站。

根据该装置之一更进一步的较佳发展，该物理信道系为在该UMTS移动式无线系统中之物理信道DPDCH、DPCCH、PRACH以及PCPCH，而该二进制编码序列系藉由该组件而及时偏移，以使得该用于物理信道PRACH之长扰乱码及时偏移4096芯片。

这个发展的一个优势举例来说在于该PRACH/PCPCH序文不是藉由该DSP所产生，而且藉由根据本发明之装置在一传送调变器中而产生。这大幅度的降低从DSP到该传送调变器的数据传送量，而基本上只有该特征标记之数目被传送，这个传送较佳系直接藉由一控制寄存器所执行。

附图说明

本发明的较佳具体实施例将藉由下面的文字说明以及配合所附加的图标，俾使能够获得一更清楚得说明，这些图是：

图1系为根据本发明之一用以产生扰乱码与序文之装置的具体实施例；

图2系为根据本发明之一扰乱码产生器；

图3系为根据本发明之一用以产生长扰乱码之扰乱码产生器；

图4系为根据本发明之一用以产生非扰乱序文的序文产生器之图标说明；

图5系为一先前技术中用以产生该用于上行链路中之长扰乱码的产生器；

图6系为一先前技术中用以产生该用于上行链路中之短扰乱码的产生器。

具体实施方式

图1系为根据本发明之一用以产生扰乱码与序文之装置的具体实施例。这样的一装置1中，像是一产生器可用于一移动中之一传动调变器而且其具有一数据接口2、一缓冲储存器3、一扩频码产生器4、乘法器5、6与7、一增益因子产生器8、另外的乘法器9、10与11、一加法器12、一扰乱码产生器13、一另一个乘法器14、一序文产生器15、另一组乘法器16与17、一选择组件18以及一控制参数接口19。

该装置1系经由该数据接口2而连结到数字信号处理器DSP(没有呈现于图上)的一数据总线，以为了传送数据，例如1-位数据信号到该装置1，其中该信号系于该数字信号处理器中经由该物理信道DPDCH₁、DPDCH₂与DPDCH等而产生。该数据接口2之输出系连结到该缓冲储存器3之输入，其中该缓冲储存器3系暂时储存从该数据接口2以一特定的数据速率所供应之数据，并且转换该数据速率成一芯片速率。该扩频码产生器4系用以产生OVSF扩频码。该缓冲储存器3之输出与该扩频码产生器4之输出系连结到各该用以藉由OVSF扩频码在该物理信道DPDCH₁、DPDCH₂与DPDCH中多重复制该二进制信号之乘法器5、6与7，以为了在扩频在各该物理信道中之个别信号并且在该些乘法器5、6与7的输出产生1-位数据信号。

该增益因子产生器8系用以产生特定信道增益因子，而该增益因子系以未命名的4-位暗号的型式所量化，并且用于补偿各该信道使用不同的扩频码因子时，介于各该物理信道之间的功率差异，以及为了利用一适当的方法来权量该些物理信道。该增益子产生器8与该乘法器5、6与7之输出系连结到该用以藉由个别的增益因子在该物理信道DPDCH₁、DPDCH₂与DPDCH中多重复制该扩频二进制信号之乘法器9、10与11，以为了在该乘法器9、10与11之输出产生5-位输出信号。

接下来的加法器12将该物理信道DPDCH中之扩频与加权后的二进制信号(被供应到该加法器12之一输入)加上该物理信道DPDCH₂中之扩频与加权后的二进制信号(被供应到该加法器12之另一输入)，以在该加法器的一输出产生一6-位的输出信号。该物理信道DPDCH₁与DPDCH₂因此均匀的分布于该QPSK调变方法的同相分支(I)与90度相位差分支(Q)上。

在这个具体实施例中，该扰乱码产生器13产生用于该物理信道DPDCH与DPCCH以及用于该物理信道PRACH与PCPCH之序文的扰乱码。该扰乱码产生器13在其两个输出分别产生用于该QPSK调变方法的同相位分支(I)与90度相位差分支(Q)的1-位输出信号，并且该扰乱码产生器13系连结到该乘法器14之输入上。该乘法器14藉由复数扰乱码多重复制该来自该物理信道的扩频与加权二进制信号，以为了在该乘法器14之相关的输出中产生以QPSK调变方法的同相位分支(I)与90度相位差分支(Q)扰乱的8-位输出信号。

该序文产生器15产生用于该物理信道PRACH与PCPCH之非扰乱序文，也就是说该序文的特征标记根据方程式18与23式中之乘上一指数项，并且在该序文产生器之输出产生两组用于该QPSK调变方法的同相分支(I)与90度相位差分支(Q)的8-位输出信号。该序文产生器15系藉由其本身的输出而连结到该乘法器16与17的第一输入，而该扰乱码产生器13系藉由其本身的输出(与该同相分支(I)实部分支有关的输出)而连结到该乘法器16与17的另一个输入。该乘法器16与17利用根据方程式19与24式之实部的序文扰乱码C_long，1，n扰乱该未经扰乱的序文，以为了在该乘法器16与17的输出产生参照方程式第18与20式之序文。该选择组件18系连结其输入到该乘法器14、16与17的输出上，并且选择输出该扰乱信号或是扰乱序文，并且在选择之后发射所选择的讯号。该选择装置18较佳系为一多任务器。

该装置1透过该控制参数接口19接收来自该数字信号处理器DSP控制参数。该控制参数接口19系藉由其上的一输出而连结到该缓冲储存器3之一输入并且供应该缓冲储存器3扩频因子，以为了实行该物理信道之数据速率与芯片速率之间的转化程序。该控制参数接口19系藉由其上之另一个输出而连结到该扩频码产生器4之一输入，而且同样的提供该扩频码产生器4一扩频因子，以为了扩频个别的物理信道。该控制参数接口19更藉由其上之更另一个输出而连结到该扰乱码产生器13之一输入，而且同样的提供该扰乱码产生器13一扰乱码数与一选择信号，以为了选择该长扰乱码或短扰乱码。最后，该控制参数接口19更藉由其上之另一个输出而连结到该序文产生器15之一输入，以为了供应该序文产生器15一特征标记数用以计算该序文。

图2系表示用以产生扰乱码之一扰乱码产生器13。该扰乱码产生器13具有一第一扰乱码产生器13’，用以产生该长扰乱码C_long，1，n与C_long，2，n、一第二扰乱码产生器13”，用以产生该短扰乱码C_{short，1，n}与C_{short，2，n}、一多任务器20、一乘法器21、一组件22以及一控制器23。

该第一扰乱码产生器13’具有输出，用以发射该长扰乱码C_long，1，n与C_long，2，n。该第二扰乱码产生器13’具有输出，用以发射该短扰乱码C_{short，1， n}与C_{short，2，n}。各该第一与第二扰乱码产生器13’与13”之输出系连结到该多任务器20之输入，其中根据提供到该多任务器20之一输入并且用以选择该长或短扰乱码之编码选择信号24，该多任务器20系在其第一输出发射该第一长或短扰乱码C_logn，1，n与C_{short，1，n}，而在其第二输出发射该第二长或短扰乱码C_long，2，n与C_{short，2，n}。

该组件22系用以产生在方程式第9式与第14式中个别的虚部表示式

或

并且具有一多任务器25、一直接连结该组件22的输入到该多任务器25的一第一输入(0)的第一分支26以及一直接连结该组件22的输入到该多任务器25的一第二输入(1)的第二分支27。该第二分支27具有一延迟组件28以及一转换器29。该组件22系藉其本身的输入而连结到该多任务器20的第二输出。该在第二分支27上的延迟组件28系藉由其本身的一输入而直接连结到该组件22之输入，而且藉由其本身的一输出而连结到该转换器29之输入。相对的，该转换器具有一输出，该输出系连接到该多任务器25之第二输入(1)。

当在该用于扰乱码的方程式中的指数i为一偶数，那么该在该多任务器25之第一输入(0)的信号将被传递到该多任务器25或该组件22之一输出，而当该指数i为一奇数时，那么该在该多任务器25之第二输入(1)的信号将被传递到该多任务器25或该组件22之一输出。该多任务器25具有一另一个输入，而该控制器23则连结于这一个输入上。该控制器23系藉由一时框起始信号30而起始化或归零，该时框起始信号30系用以指示一时框的开始。该控制器23随后控制该多任务器25以使得该多任务器25之第一输入(0)系在该初始化程序之后被选择，而接着是其第二输入(1)，而再接着又是其第一输入(0)等一直持续交替。因此，由该多任务器25之第一输入开始，在该多任务器25之第一输入(0)的输入信号与在该第二输入(1)的输入信号系交替地从该多任务器25的输出所发射。

该多任务器20之第一输出系连结到该扰乱码产生器13的第一输出，以为了在该输出发射该长或短扰乱码C_logn，n、C_short，n的实部部分。该多任务器20之第一输出也连结到该乘法器21的第一输入，而该组件22之输出系连结到该乘法器21之第二输入。因此，该乘法器21将该个别的第一扰乱码C_long，1，n或C_{short，1，n}(其系分别代表在方程式第9与第14式的长或短复数扰乱码C_long，n或C_short，n的实部部分)乘上该虚部表示式

或

以为了产

生该长或短复数扰乱码C_long，n或C_short，n的虚部部分。该虚部部分系在该乘法器21的一输出所发射，而该乘法器之输出亦成为该扰乱码产生器13之一第二输出。

图3系为根据本发明之一用以产生长扰乱码之扰乱码产生器13’。该长扰乱码产生器13’具有两个位移寄存器31与32、一组件33，用以初始化、一组件34，用以补偿一位暗码、一组件35，用以提供一初始之状况、一内存36，其具有四个贴片屏蔽37、38、39与40、用于逐位AND连结的AND电路41、42、43与44、寄存器45、46、47与48以及XOR电路49、50、51、52、53与54。

该位移寄存器31与32系用以产生如前面所述以及如图5所图标说明的x编码序列与y编码序列。该用于y编码序列的移位寄存器32之一输入系连结到该用以初始化该位移寄存器32之该组件33的一输出，其中，该移位寄存器32为该方程式第2式的y值提供初始状态(25位)。该用于x编码序列的移位寄存器31之一输入系连结到该用以补偿一位暗码之组件34的一输出，其中，该一位暗码系用以初始化该用于x编码序列的位移寄存器31。该用以补偿一位暗码之组件34之一输入系连结到该组件35之一输出，其中该组件35系提供方程式第1式之x_n(24)之初始状态，而该组件34更接收一具有24位之扰乱码，以作为在其另外一个输入的的输入信号。该组件34利用该用于x_n(24)之初始状态以及该扰乱码数字以构成该用于x编码序列的位移寄存器31之初始化的位暗码，该位暗码随后以一具有25位之型态在该组件34之输出被发射。

该贴片屏蔽37、38、39与40系储存在该内存36中，而以位表的型态来储存。该贴片屏蔽37、38、39与40系被用以控制该AND电路41、42、43与44。其中，一第一与一第二贴片屏蔽37与38系与该用于产生x编码序列的位移寄存器31有关。而一第三与一第四贴片屏蔽39与40系与该用于产生y编码序列的位移寄存器32有关。该内存36较佳者更具有一只读存储器(ROM)，四个16×25位的位表系被储存于其中，也就是说25位系被提供给该x与y编码序列，而且16个可能的值可以被计算而用于一经过4096个芯片的偏移。该内存36的输出系连结到个别的寄存器45、46、47与48的一个输入，其中该第一与该第二个寄存器45与46系与该用于产生x编码序列的位移寄存器31有关，而该第二与该第三个寄存器47与48系与该用于产生y编码序列的位移寄存器32有关。该用于该第一屏蔽37的位表可以被写入该第一寄存器45，而该用于该第二屏蔽38的位表可以被写入该第二寄存器46。该用于该第三屏蔽39的位表可以被写入该第三寄存器47，而该用于该第四屏蔽40的位表可以被写入该第四寄存器48。该用于产生x编码序列的位移寄存器31之一输出以及分别位在该第一寄存器45与该第二寄存器46之输出系分别连结到一第一与一第二AND电路41与42的输入。该用于产生y编码序列的位移寄存器32之一输出以及分别位在该第三寄存器47与该第四寄存器48之输出系分别连结到一第三与一第四AND电路43与44的输入。该AND电路41、42、43与44系用于传递该x与y编码序列的位到AND电路41、42、43与44个别的一输出，并且利用它们以产生该长扰乱码，而且一相关的位系在该个别的贴片屏蔽37、38、39与40中被设定，用于例如相当于1。

在方程式17中经过4096芯片的偏移可以藉由在各该屏蔽37、38、39与40中适当的位选择而达成，而该扰乱码产生器13’可以不仅用于产生该用于物理信道DPDCH、DPCCH、与PCPCH的扰乱码而且也产生用于物理信道PRACH的扰乱码，而关于该图1中所示之序文产生器15不仅产生用于物理信道PCPCH之序文而且也产生用于该物理信道PRACH之序文。该位选择系导因于一多项式循环的一个计算并且例如针对该第一寄存器45系为0011111101110110011101110。

该第一AND电路41的一输出系连结到一用以XOR连结的一第一XOR电路49的一输入。该第二AND电路42的一输出系连结到一第二XOR电路50的一输入。该第三AND电路43的一输出系连结到一第三XOR电路51的一输入。该第四AND电路44的一输出系连结到一第四XOR电路52的一输入。该第一与该第三XOR电路49与51系连结到系连结到一第五XOR电路53之输入，而该第二与该第四XOR电路50与52系连结到系连结到一第六XOR电路54之输入。该介于XOR电路49、50、51、52、53与54之间的连结系用以产生一如方程式第5式之总和以及从AND电路41、42、43与44的25-位输出中藉由方程式第7式与第8式产生该长扰乱码C_long，1，n与C_long，2，n。

在该扰乱码产生器之操作期间，输入到该内存36的一信号55系用以在该内存的一输出指示该用以物理信道PRACH之长扰乱码或该序文是否应该产生以及该原先产生用于该物理信道DPDCH、DPCCH与PCPCH之扰乱码中的偏移是否需要。该偏移系从该DSP写入到一控制寄存器，该控制寄存器则是再每一时框的开始时再一次被读取。在这个情况下，该信号55较佳者更具有4位，用于16可能的偏移。除此之外，该时框之起始系经由时框起始信号30而指示到该位移寄存器31与32以及该寄存器45、46、47与48。该寄存器45、46、47与48的25-位内容系在每一芯片中被更新。

图4系图标说明一用以产生非扰乱序文的序文产生器15，也就是表示该特标标记C_sig，s，乘上如方程式第18式或23式之指数项。该序文产生器15具有一回馈寄存器56，一计数器57以及一加法器58、59与60。

该寄存器56在其一输出产生一根据方程式20的一16-芯片的序文特征标记C_sig，s，该特征标记系从i＝0、1、...、4095重复256次。该计数器57系不仅用于计算该序文的芯片长度以及增加该指数I而且用于产生一用于合成该指数函数(如方程式第18式与23式且以i为函数)的信号。该计数器57的两个位0与1系应用到该第一加法器58的两个输入。该第一加法器58之一输出系连结到该第二加法器59之一输入。该第二加法器59之一另一输入系连结到该寄存器56之一输出。该第二加法器59在其一输出产生如方程式第18式与第23式的C_sig，s(i)×exp(j(π/4+iπ/2))的实部部分。除此之外，该寄存器56之输出系连结到该第三加法器60之一第一输入。该计数器57之第二位(1)系被应用到该第三加法器60之一第二输入，而该第三加法器60在其一输出上系产生如方程式第18式与第23式的C_sig，s(i)×exp(j(π/4+iπ/2))的虚部部分。因此，该加法器58、59与60循环的产生该C_sig，s(i)×exp(j(π/4+iπ/2))的实部与虚部部分。

如同所看到的，该序文的产生在硬件上并没有实际上的复杂度。因此一序文产生器的使用相较于该数据从一DSP到一产生器的传送更具有相当的优势。参照在图1所示之装置1，这形成了一个相当优异的结构，其共享硬件的概念导致一更高的重复使用率，以及透过一控制寄存器之一简单的控制。

虽然本发明系以上面所描述之较佳具体实施方式来说明，然而其并不限制其应用而可以各种不同的方式任意修饰。

根据本发明之装置系可以可替换的具体实施例而应用在该物理信道与序文已被扰乱的任何想要的移动式无线系统中的传输/接收站。这样的传输/接收站系为，例如，在UMTS移动式无线系统中之一移动站、一基地站等。根据本发明之装置较佳系为整合于一在一基频基片上的传送调变器。在图3中，该贴片屏蔽、寄存器、AND电路与XOR电路的功能，也可能藉由其它以熟之于本领域的这些组件以及逻辑电路来执行。

Claims (12)

1.一种用以产生扰乱码与序文的装置(1)，该扰乱码用以扰乱在一移动式的无线系统的物理信道中传送的二进制信号，而该序文乃于一物理信道中传送以控制对该特定的物理信道的接取，该装置(1)具有：

一扰乱码产生器(13)，用以产生扰乱码，其具有至少一输出，而该扰乱码乃于该输出上发射；

一序文产生器(15)，用以产生非扰乱的序文，其具有至少一输出，而该非扰乱序文乃于该输出上发射；以及

至少一乘法器(16，17)，用以利用相关联的扰乱码来扰乱该非扰乱序文，各该乘法器(16，17)具有连结到该扰乱码产生器(13)的该输出的一第一输入、连结到该序文产生器(15)的输出的一第二输入、以及用以发射该序文的一输出。

2.如权利要求1之装置(1)，其特征为该扰乱码产生器(13)具有用以制造长扰乱码的一扰乱码产生器(13’)以及一用以制造短扰乱码的一扰乱码产生器(13”)。

3.如权利要求2之装置(1)，其特征为该用以制造该长扰乱码的该扰乱码产生器(13’)具有一组件(36，37，38，39，40，41，42，43，44，45，46，47，48)，用以及时偏移二进制编码序列，该扰乱码乃从该编码序列中所形成，通过该组件(36，37，38，39，40，41，42，43，44，45，46，47，48)及时偏移该二进制编码序列以作为相关联的物理信道之一函数。

4.如权利要求3之装置(1)，其特征为该用以制造该长扰乱码的该扰乱码产生器(13’)具有用以该制造该二进制编码序列的一位移寄存器(31，32)。

5.如权利要求4之装置(1)，其特征为该用以及时偏移该二进制编码序列之组件(36，37，38，39，40，41，42，43，44，45，46，47，48)具有下列特征：

寄存器(45，46，47，48)，用以读取位表(37，38，39，40)；以及

AND电路(41，42，43，44)，用于逐位AND连结该编码序列与该位表(37，38，40)的位，以便及时偏移该编码序列，该AND电路(41，42，43，44)具有连结到该寄存器(45，46，47，48)与该位移寄存器(31，32)之输出的输入，以及具有用以发射该偏移的编码序列的输出。

6.如权利要求5之装置(1)，其特征为该用以制造该长扰乱码之扰乱码产生器(13’)具有一组件(49，50，51，52，53，54)，其用于从该编码序列中合成该扰乱码，该组件(49，50，51，52，53，54)具有输入，其连结到该AND电路(41，42，43，44)之输出，以及具有至少一用以发射该扰乱码之输出。

7.如权利要求6之装置(1)，其特征为该用以从该编码序列中建构该扰乱码之组件具有排它的OR(XOR)电路(49，50，51，52，53，54)。

8.根据前面所述的权利要求其中之一，该装置(1)之特征为该物理信道乃经由一利用正交相偏移键控(QPSK)的调变方法的实部同相位的分支以及/或是虚部90度相位差之分支来所传送。

9.如权利要求8之装置(1)，其特征为与该QPSK调变方法之同相位的分支相关联的扰乱码产生器(13)的其中一输出乃连结到各该乘法器(16，17)的第一输入。

10.据前面所述的权利要求其中之一，该装置(1)之特征为该装置(1)用于一移动式无线系统中的一传送/接收站。

11.如权利要求10之装置(1)，其特征系为该传送/接收站为在一UMTS移动式无线系统中的一移动站。

12.如权利要求11之装置(1)，其特征为该物理信道为在该UMTS移动式无线系统中之物理信道DPDCH、DPCCH、PRACH以及PCPCH，而该二进制编码序列藉由该组件(36，37，38，39，40，41，42，43，44，45，46，47，48)而及时偏移，以使得该用于物理信道PRACH之长扰乱码及时偏移4096芯片。

Images