KR100401190B1 - 부호분할다중접속통신시스템의동기채널을이용한프레임동기장치및방법 - Google Patents

Abstract

동기채널의 슈퍼프레임 기간과, 슈퍼프레임 기간을 정수배로 분할한 복수개의 제1기간을 가지는 제1동기채널 프레임들과, 제1기간들을 정수배로 분할한 제2기간들을 가지는 제2동기채널 프레임들을 구비하여, 제2동기채널 프레임들을 통하여 동기채널신호들을 송신하는 부호분할다중접속 통신시스템의 기지국 송신장치가, 동기채널신호들을 발생하는 회로와, 각각의 제1동기채널 프레임 내의 제2동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 채널확산기를 구비한다.

Description

부호분할다중접속 통신시스템의 동기채널을 이용한 프레임 동기 장치 및 방법

본 발명은 부호부할다중접속 통신시스템의 동기장치 및 방법에 관한 것으로, 특히 확산부호를 이용하여 동기화 장치 및 방법에 관한 것이다.

도 1은 부호분할다중접속(Code Division Multiple Access: CDMA) 이동통신 시스템에 단말기에 채널 신호들을 전송하는 기지국의 순방향링크(forward link) 구조를 도시하고 있다. 상기 도 1은 IS-95 방식의 기지국 순방향 링크 구조를 도시하고 있다. 상기 도 1에 도시한 바와 같이 CDMA 방식의 이동통신 시스템에서 순방향 채널은 파일럿 채널(pilot channel), 동기 채널(sync channel), 페이징 패널(paging channel)을 포함한다. 그리고 상기 도1에 도시하지 않았으나, 사용자의 음성 및 데이터 등을 전송하기 위한 트래픽 채널(Traffic channel)이 있다.

상기 도 1을 참조하면, 파일럿채널 발생기110은 파일럿 채널에 모두 1(all one)을 발생하며, 곱셈기114는 직교부호 WO와 상기 파일럿신호를 곱하여 직교 확산 출력한다. 상기 파일럿채널 발생기110은 파일럿 신호를 입력하며, 월시부호 중에 미리 결정된 특정한 월시부호WO를 선택해서 확산한다. 곱셈기115는 상기 곱셈기114에서 출력되는 파일럿 채널신호와 PN시퀀스를 곱하여 대역확산된 파일럿 채널 신호를 발생한다.

동기채널 발생기120의 구성을 살펴보면, 부호기121은 입력되는 동기채널 데이타를 부호화하여 출력한다. 여기서 상기 부호기121이 부호화율이 1/2이며 구속장이 9인 길쌈부호기를 사용할 수 있다. 반복기(repeat 2 times)122는 상기 부호기121에서 출력되는 동기심볼들을 설정횟수(N=2) 반복하여 출력한다. 인터리버123은 버스트 에러 등의 발생을 방지하기 위하여 상기 반복기122에서 출력되는 심볼들을 인터리빙하여 출력한다. 상기 인터리버123은 블록 인터리버를 사용할 수 있다. 곱셈기124는 상기 동기채널신호와 할당된 특정 직교부호를 곱하여 직교 확산한다. 상기 동기채널은 기지국의 위치 정보, 표준시간 정보, 롱코드 정보등을 출력하며, 기지국과 이동국 간의 시스템 동기를 맞추기 위한 정보 등을 출력한다. 상기 동기채널 발생기120은 입력되는 동기채널 신호를 부호화한 후 월시부호 중에 미리 할당된 특정한 월시부호Wsync와 곱하여 직교 확산한다. 곱셈기125는 상기 곱셈기124에서 출력되는 동기 채널신호와 PN시퀀스를 곱하여 대역확산된 동기 채널 신호를 발생한다.

상기 페이징채널 발생기130의 구성을 살펴보면, 부호기131은 입력되는 페이징 채널 신호를 부호화하여 출력하며, 상기 부호기131은 부호화율이 1/2이며 구속장이 9인 길쌈부호기를 사용한다. 반복기(repeat 1 or 2 times)132는 상기 부호기131에서 출력되는 심볼들을 설정횟수(N=1 or 2) 반복하여 출력한다. 인터리버133은 버스트 에러 등의 발생을 방지하기 위하여 상기 반복기132에서 출력되는 심볼들을 인터리빙하여 출력하며, 블록 인터리버를 사용한다. 롱코드 발생기(longcode generator)141은 롱코드를 발생한다. 여기서 상기 롱코드는 각 가입자의 고유한 식별 코드로써 가입자 마다 다르게 할당된다. 데시메이터142는 상기 인터리버133에서 출력되는 심볼 레이트와 일치하도록 상기 롱코드를 데시메이션한다. 배타적 논리합기143은 상기 인터리버133에서 출력되는 부호화된 페이징신호와 상기 데시메이터142에서 출력되는 롱코드를 배타적 논리합하여 출력된다. 곱셈기134는 상기 배타적 논리합기143에서 스크램블된 페이징신호와 페이징채널에 할당된 직교부호를 곱하여 직교 확산한다. 곱셈기135는 상기 곱셈기134에서 출력되는 페이징 채널신호와 PN시퀀스를 곱하여 대역확산된 페이징 채널 신호를 발생한다.

상기와 같이 직교 확산된 각 채널의 송신신호들은 대역 확산 기능을 수행하는 PN 시퀀스(PN sequence)와 곱해져 대역확산된 후, RF 신호로 상승 변환되어 출력된다. IS-95에서는 I, Q축 두 개의 다른 PN 시퀀스에 의해 대역확산된다. 여기서 사용되는 PN 시퀀스들의 주기는 32768이다.

상기 도 1과 같은 구성을 갖는 순방향링크 구조에서 파일럿 채널은 데이터가 실리지 않은 채널이며, 항상 1인 데이터를 32768 주기의 PN 시퀀스로 확산하여 전송한다. 칩 전송률이 1.2288 Mcps(chip per second)인 시스템에서 PN 시퀀스 한 주기는 26.7msec (80/3 msec)에 해당한다. 단말기의 수신기는 초기에 전원이 켜지면, 상기 도 1과 같은 구조를 갖는 순방향 링크의 파일럿 채널신호를 포착하여 기지국과 동기를 잡는다.

도 2는 상기 도 1과 같은 구조를 갖는 기지국의 순방향링크 채널 신호들을수신하는 단말기의 수신기 구조를 도시하고 있다.

상기 도 2를 참조하면, RF수신기212는 상기 기지국에서 출력되는 RF신호를 수신하여 기저대역으로 변환한다. A/D변환기214는 상기 RF수신기212에서 출력되는 기저대역 신호를 디지털 데이타로 변환 출력한다. 탐색기(searcher)222는 상기 순방향 채널 신호들 중에서 파일럿 채널 신호을 포착하여 기지국과 동기하는 기능을 수행한다. 핑거(finger)231-23N은 다수 개로 구성되며, 순방향 링크의 각 채널신호들을 역확산하여 채널 신호의 상관 값을 검출하여 출력한다. 결합기(combiner)226은 상기 각 핑거231-23N의 출력 신호들을 결합하여 채널 신호들을 추출 및 출력한다.

상기 도 2에 도시된 바와 같이 단말기의 수신기는 탐색기(searcher)222, 핑거(finger)231-23N 및 결합기(combiner)226 등으로 등으로 구성되어 있으며, 파일럿 신호를 포착하는 동작은 수신기 내의 탐색기222에서 이루어진다.

도 3은 임의의 기지국에서 송신하는 순방향 채널 신호들의 타이밍을 도시한다. 상기 도 3에서 트래픽 채널의 프레임 오프셋(Frame offset)은 0이라고 가정하고 있다.

상기 도 3을 참조하면, 311은 기지국의 80ms 경계를 의미하며, GPS(Global Positioning System)의 2초 경계로 부터 구한다. 313은 기지국의 파일럿 오프셋(pilot offset)을 나타낸다. 315는 80ms 내에서 확산시퀀스의 한 주기의 경계를 나타내는 것으로, 확산시퀀스의 1주기가 26.7ms(80/3 ms) 임을 표시하고 있다. 여기서 확산 시퀀스는 PN시퀀스라고 가정한다. 이 확산시퀀스의 한 주기는 동기채널이 인터리빙되는 26.7ms 프레임 경계와 동기되어 있다. 여기서 상기 80ms는 제2프레임이라 칭하고, 26.7ms는 제1프레임이라 칭한다. 317은 동기 채널의 80ms 프레임 경계를 나타내며, 319는 페이징 채널 및 트래픽 채널들의 프레임 경계를 나타낸 것으로, 상기 트래픽 채널들은 각각 80ms 프레임 주기 내에 4개의 20ms 프레임들로 구성된다. 따라서 상기 도 3에 도시된 바와 같이 80ms 주기에서 동기 채널은 3개의 26.7ms 프레임들로 구성되며, 트래픽 채널은 4개의 20ms 프레임들로 구성됨을 알 수 있다.

도 4는 동기채널의 프레임 구조를 도시하는 도면이다.

상기 도 4를 참조하면, 상기 동기채널 신호는 도 4의 412에 도시된 바와 같이 80ms 프레임 주기에서 파일럿 시퀀스 주기에 따라 각각 설정된 동기 비트 SOM을 구비하는 3개의 26.7ms 프레임으로 구성된다. 즉, 상기 80ms 주기에서 최초 각 26.7ms 프레임 주기의 동기비트 SOM은 "1(또는 0)"로 결정되며, 이어지는 나머지 26.7ms 프레임들의 각 동기비트 SOM들은 "0(또는 1)"으로 결정된다. 따라서 상기 80ms 주기에서 동기채널의 동기비트가 "1(또는 0)"로 검출되면 80ms의 동기채널 신호가 검출되었음을 의미한다.

상기 도 3 및 도 4를 참조하여 기지국과 단말기 간의 동기 과정을 살펴보면, 기지국의 타이밍의 기준은 도 3의 311과 같이 GPS의 2초 경계로부터 얻는 80ms 경계로부터 나온다. 상기 기지국의 파일럿 신호는 이 GPS로부터 얻는 80 ms 경계에서 313과 같이 파일럿 오프셋(Pilot offset)만큼 틀어져 있다. 이는 같은 시퀀스들을 사용하는 기지국들을 구분할 시, 상기 기지국들의 PN 시퀀스의 오프셋을 다르게 설정하여 구분하기 위한 것이다. 상기 순방향링크의 파일럿 채널신호들은 이 시간 경계로부터 315와 같이 26.7ms의 주기로 반복된다. 동기채널(Synchronous channel)의 신호는 상기 도 4의 414와 같이 26.7ms 단위로 인터리빙/디인터리빙 되는데, 이 경계가 파일럿채널의 1주기(즉, PN시퀀스의 1주기)와 동기화 되어 있다. 그러므로 IS-95 이동통신 시스템의 단말기가 파일럿 채널 신호를 포착하면, 상기 도 4에 도시한 바와 같이 동기 채널의 인터리빙/디인터리빙 프레임 동기까지 정확히 잡을 수 있다. 즉, 여기서 상기 26.7ms는 PN시퀀스의 1주기(sync frame)를 나타내며, 80ms는 동기채널의 슈퍼프레임 주기(superframe of sync ch)를 나타낸다.

그 후 단말기는 317과 같이 동기채널의 80ms의 경계를 포착하여야 한다. 상기 순방향링크의 동기채널신호는 도 4의 414에 도시된 바와 같이 매 26.7ms 주기마다 동기 비트 SOM(Start of Message)들이 전송된다. 상기 SOM 비트는 80ms의 첫 26.7ms 프레임에는 1로 설정되어 있으며, 그 외 두개의 26.7ms 프레임에는 0으로 설정되어 있다. 상기 단말기의 수신기는 동기채널의 SOM 비트를 활용하여 80ms의 경계의 동기를 잡는다. 즉, 상기 단말기의 수신기는 파일럿 채널의 동기를 잡아 기지국과 동기를 맞춘 후, 26.7ms 마다 동기채널의 신호를 복호하며 복호된 SOM 비트가 1인 26.7ms 프레임을 80ms의 시작으로 결정한다.

그러나 상기 도 1과 같은 순방향링크의 구조와 도 3 및 도 4와 같은 동기화 과정은 칩 레이트(chip rate)가 1.2288 Mcps인 IS-95 이동통신 시스템을 대상으로 한 것이다. 그러나 IMT-2000 시스템에서는 고속의 데이터 전송과 효율적인 시스템 디자인을 위해 칩 레이트를 더 높여서 더 넓은 대역을 사용할 예정이다.

현재 표준화로 진행되고 있는 IMT-2000 이동통신 시스템에서는 칩 레이트를 종래의 IS-95시스템보다 3배, 6배, 12배까지 빠르게 하는 것이 검토 중이다. 여기서는 칩레이트가 3.6864 Mcps로 3배 빨라진다고 가정한다. 상기 칩 레이트가 3 배 빨라지는 경우, 종래의 IS-95 이동통신 시스템의 확산시퀀스와 같은 주기의 시퀀스를 사용한다면 PN 시퀀스의 한 주기가 80/9 ms로 1/3이 줄어들게 된다. 그런 경우, 동기채널의 80ms 동기를 맞추는 과정이 복잡해지게 된다. 즉, 단말기가 초기에 파일럿을 포착하여도 26.7ms 프레임의 경계를 알지 못하므로, 1.2288 Mcps의 협대역의 시스템에서 사용하였던 동기획득 과정을 그대로 사용할 수 없다. 따라서 종래의 26.7ms 단위로 인터리빙/디인터리빙 하는 과정과 SOM 비트 등을 이에 맞추어 재구성해야 하는 문제가 발생한다.

상기와 같은 문제를 해결하는 또 다른 방법은 칩 레이트가 빨라진 만큼 더 긴 주기의 확산시퀀스를 사용하는 것이다. 즉, 칩 레이트가 3배로 빨라졌다면 상기 확산시퀀스의 주기도 3배로 하여 확산 시퀀스의 한 주기가 26.7ms를 유지하도록 하는 방법이다. 그러나, PN 시퀀스의 길이를 3배로 하게 되면, 상기 단말기가 초기에 포착해야 하는 가정의 수가 3배로 증가하므로 초기 포착시간이 늘어나게 되는 단점이 있다.

따라서 상기와 같이 칩 레이트가 종래의 IS-95 시스템에 비해 늘어나는 경우, 초기 동기화를 위해 다른 방법이 필요하다.

따라서 본 발명의 목적은 확산대역통신방식의 통신시스템에서 수신기가 수신신호의 초기 포착 및 프레임 동기를 빠르게 수행할 수 있는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 부호분할다중접속방식의 통신시스템의 수신기에서 대역폭 확장시 동일한 프레임 경계를 갖는 확산시퀀스를 사용하면서 데이터 프레임의 동기를 신속하게 얻을 수 있는 장치 및 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 실시예는 동기채널의 슈퍼프레임 기간과, 상기 슈퍼프레임 기간을 정수배로 분할한 복수개의 제1기간을 가지는 제1동기 채널 프레임들과, 상기 제1기간들을 정수배로 분할한 제2기간들을 가지는 제2동기 채널 프레임들을 구비하여, 상기 제2동기채널 프레임들을 통하여 동기채널신호들을 송신하는 부호분할다중접속 통신시스템의 기지국 송신장치가, 상기 동기채널신호들을 발생하는 회로와, 각각의 상기 제1동기채널 프레임 내의 상기 제2동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 채널확산기를 구비한다.

도 1은 부호분할다중접속 방식 통신시스템의 순방향링크의 구조를 도시하는 도면

도 2는 부호분할다중접속 방식 통신시스템의 수신기의 구조를 도시하는 도면

도 3은 부호분할다중접속 방식 통신시스템의 순방향링크에서 기지국의 타이밍을 도시하는 도면

도 4는 동기채널의 SOM 비트를 도시하는 도면

도 5는 본 발명의 실시예에 따른 부호분할다중접속 방식 통신시스템의 순방향 링크 구조를 도시하는 도면

도 6은 본 발명의 실시예에 따른 동기채널 채널의 직교부호 집합 구성 예를 도시하는 도면

도 7은 본 발명의 실시 예에 따른 동기 채널의 구조 및 확산시퀀스의 구조를 도시하는 도면

도 8은 본 발명의 실시 예에 따라 단말기에서 동기채널을 수신하여 판정변수를 구하는 수신기의 구조를 도시하는 도면

도 9는 도 8과 같은 구성을 갖는 단말기 수신기의 타이밍제어기예서 파일럿신호에 따라 수신기의 동작을 제어하는 타이밍을 도시하는 도면

도 10은 본 발명의 또 다른 실시 예에 따라 동기채널의 인터리버 크기를 확장했을 때 기지국에서 전송하는 신호의 구조를 도시하는 도면

이하 본 발명의 바람직한 실시예 들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면 들 중 동일한 부품들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

또한 하기 설명에서 1.2288Mcps 및 3.6864Mcps 등과 같은 칩 레이트들, 26.7ms 및 8.89ms 등과 같은 PN시퀀스의 주기들 및 채널 확산부호 등과 같은 특정상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다.

본 발명의 실시예에서 칩레이트는 1.2288Mcps에서 3.3864Mcps로 빨라진다고 가정한다. 이런 경우 상기 PN시퀀스의 주기는 26.7ms에서 8.89ms로 빨라진다.

하기의 설명에서 동기채널의 슈퍼프레임은 초기 동기 포착 과정에서 프레임 동기를 이루기 위한 프레임을 의미하며, 본 발명의 실시예에서는 80ms라고 가정한다. 제1동기채널 프레임은 상기 슈퍼프레임 기간을 정수배로 분할한 프레임을 의미한다. 본 발명의 실시예에서는 상기 제1동기채널프레임은 상기 슈퍼프레임 기간을 3개로 분할한다고 가정하며, 이런 경우 상기 제1동기채널프레임은 26.7ms가 될 수 있다. 제2동기채널프레임은 상기 제1동기채널프레임을 정수배로 분할한 프레임을 의미한다. 본 발명의 실시예에서는 상기 제2동기채널프레임은 상기 제1동기프레임 기간을 3개로 분할한다고 가정하며, 이런 경우 상기 제2동기프레임은 8.89ms가 될 수 있다.

본 발명의 실시 예에 따라 기지국에서 순방향링크로 전송되는 채널의 구조는 도 5와 같이 구성한다. 그리고 본 발명의 실시 예에 따른 동기채널 프레임 기간은 도 7과 같이 8.89ms의 제2동기채널프레임 기간이 되며, 상기 제2동기채널 프레임 기간의 신호들은 도 6과 같은 다른 직교부호의 집합에 의해 신호가 구분된다.

본 발명의 실시 예에서 상기한 바와 같이 칩 레이트 (chip rate)가 3.6864 Mcps인 경우로 가정하여 설명한다. 따라서 본 발명의 실시예에서 사용한 PN 시퀀스는 주기는 2¹⁵(=32768) 칩이다. 따라서 상기한 바와 같이 본 발명의 실시예에서 PN 시퀀스의 한 주기는 8.89ms (80/9 ms)로써, 종래의 PN시퀀스 주기의 1/3로 가정한다. 이는 종래의 IS-95 이동통신 시스템의 대역폭에 대한 3배의 대역폭을 갖는 경우를 가정함을 의미한다. 본 발명의 실시 예에서는 상기한 바와 같이 26.7ms 프레임을 제1동기채널 프레임이라 칭하며, 80ms 프레임을 동기채널의 슈퍼프레임이라고 칭하며, 또한 8.89ms의 프레임을 제2동기채널 프레임이라 칭한다.

본 발명의 실시예에 따른 부호분할다중접속 이동통신시스템의 동기방법은, 기지국 송신기가 동기 채널의 짧은 PN 시퀀스의 한 주기(8.89ms) 단위로 일정 구간 또는 전 구간에서 직교성을 유지하고, 26.7ms 프레임 단위로 패턴이 반복되는 직교 부호 집합를 이용하여 확산 송신하며, 단말기의 수신기가 상기 동기 채널의 수신신호를 기지국 송신기에서 사용한 특정 직교 부호 집합을 사용하여 역확산하고 에너지를 구하여 26.7ms 프레임의 경계를 판정한 후, 상기 26.7ms 프레임의 경계 시점에서 동기채널의 동기비트들을 검색하여 80ms의 슈퍼프레임의 경계를 판정하여 초기화 동작을 수행한다.

제1실시예

도 5는 본 발명의 실시예에 따라 제1동기채널 프레임 기간에서 정수배로 분할되는 제2동기채널의 프레임을 송신하는 기지국의 송신기 구조를 도시하는 도면이다. 이하의 설명에서 직교부호, 채널확산부호 및 월시부호는 채널을 구분하기 위한 부호로써, 동일한 의미로 사용한다. 또한 PN시퀀스 및 확산시퀀스는 채널 확산된신호를 PN 마스킹하는 부호로써, 동일한 의미로 사용한다.

상기 도 5를 참조하면, 파일럿채널 발생기110은 파일럿 채널에 모두 1(all one)을 발생하며, 곱셈기114는 직교부호 W₀와 상기 파일럿신호를 곱하여 직교 확산 출력한다. 곱셈기115는 상기 곱셈기114에서 출력되는 파일럿 채널신호와 PN 확산시퀀스를 곱하여 대역확산된 파일럿 채널 신호를 발생한다.

동기채널 발생기120의 구성을 살펴보면, 부호기121은 입력되는 1.2 Kbps의 동기채널 데이타를 부호화하여 출력한다. 여기서 상기 부호기121이 부호화율이 1/3이며 구속장이 9인 길쌈부호기(convolutional coder)를 사용할 수 있다. 따라서 상기 부호기121에서 출력되는 부호화된 데이타의 심볼율은 3.6 Ksps(symbol per sec)가 된다. 반복기(repeat 2 times)122는 상기 부호기121에서 출력되는 동기심볼들을 설정횟수(N=2) 반복하여 출력한다. 이런 경우 상기 반복기122에서 출력되는 심볼율은 7.2Ksps가 될 수 있다. 인터리버123은 버스트 에러 등의 발생을 방지하기 위하여 상기 반복기122에서 출력되는 심볼들을 인터리빙하여 출력한다. 상기 인터리버123은 블록 인터리버를 사용할 수 있다. 신호변환기(I, Q signal mapping part)126은 상기 인터리버123에서 출력되는 0 및 1의 논리를 갖는 심볼 데이타를 각각 +1 및 -1의 레벨로 변환하고, 또한 I 및 Q 채널의 데이타로 분리하여 출력한다.

제1직교부호 발생기522 및 제2직교부호 발생기523은 각각 제1직교부호 Ws1 및 Ws2를 발생한다. 직교패턴 발생기521은 동기채널 발생기120의 출력신호를 채널확산하기 위한 직교 패턴을 발생한다. 스위치 제어기524는 상기 직교패턴 발생기521의 출력에 따라 상기 제1직교부호 Ws1 또는 제2직교부호 Ws2를 선택하여 동기채널의 직교부호Wsync를 발생한다. 곱셈기124는 상기 신호변환기126에서 출력되는 동기채널 발생기120의 출력신호와 상기 직교부호 Wsync를 곱하여 출력한다. 곱셈기124는 상기 신호변환기126에서 출력되는 I 및 Q채널의 동기채널신호와 할당된 특정 직교부호를 각각 곱하여 채널 확산한다.

이때 상기 스위치제어기가 26.7ms 프레임(제1동기채널 프레임)의 경계에서 시작되는 첫 번째의 8.89ms 프레임(제2동기채널 프레임) 기간 동안에서 상기 제1직교부호Ws1을 선택 출력하고, 나머지 두 번째 및 세 번째의 8.89ms 프레임 기간들에서 상기 제2직교부호Ws2를 선택 출력한다고 가정한다. 그러면 상기 상기 곱셈기124는 상기 제1동기채널 프레임 기간(26.7ms) 내에서 첫 번째 제2동기채널 프레임 기간(8.89ms)의 신호는 상기 제1직교부호Ws1으로 채널 확산하여 출력하고, 두 번째 및 세 번째의 제2동기채널 프레임 기간의 신호들은 상기 제2직교부호Ws2로 채널 확산하여 출력하는 채널 확산기가 된다. 따라서 상기 곱셈기124는 상기 26.7ms 기간을 단위로 상기와 같은 동작을 반복하면서 채널 확산된 동기채널 신호를 발생하며, 이로인해 26.7ms의 제1동기채널 프레임의 경계를 구분하는 채널 확산신호를 발생한다. 곱셈기125는 상기 곱셈기124의 출력과 상기 PN 확산시퀀스를 곱하여 대역 확산된 동기채널 신호를 발생한다.

상기 동기채널은 기지국의 위치 정보, 표준시간 정보, 롱코드 정보 등을 출력하며, 기지국과 이동국 간의 시스템 동기를 맞추기 위한 정보 등을 출력한다. 상기 동기채널 발생기120은 입력되는 동기채널 신호를 부호화한 후 미리 할당된 특정한 직교 부호 집합 Wsync[n]과 곱하여 직교 확산한다.

상기 페이징채널 발생기130의 구성을 살펴보면, 부호기131은 입력되는 9.6kbps 또는 4.8Kbps의 페이징 채널 신호를 부호화하여 출력하며, 상기 부호기131은 부호화율이 1/3이며 구속장이 9인 길쌈부호기를 사용할 수 있다. 따라서 상기 부호기131에서 출력되는 심볼율을 28.8Ksps 또는 14.4Ksps가 된다. 반복기(repeat 1 or 2 times)132는 상기 부호기131에서 출력되는 심볼들을 설정횟수(N=1 or 2) 반복하여 출력한다. 상기 반복기132는 28.8Ksps의 심볼율을 갖는 경우 반복 없이 출력하며, 14.4Ksps의 심볼율을 갖는 경우 2회 반복하여 28.8Ksps의 심볼율로 출력한다. 인터리버133은 버스트 에러 등의 발생을 방지하기 위하여 상기 반복기132에서 출력되는 심볼들을 인터리빙하여 출력하며, 블록 인터리버를 사용한다.

롱코드 발생기(long code generator)141은 롱코드를 발생한다. 여기서 상기 롱코드는 각 가입자의 고유한 식별 코드로써 가입자마다 다르게 할당된다. 데시메이터142는 상기 인터리버133에서 출력되는 심볼 레이트와 일치하도록 상기 롱코드를 데시메이션한다. 배타적 논리합기142는 상기 인터리버133에서 출력되는 부호화된 페이징신호와 상기 데시메이터142에서 출력되는 롱코드를 배타적 논리합하여 출력된다.

신호변환기(I, Q signal mapping part)136은 상기 배타적 논리합기143에서 출력되는 0 및 1의 논리를 갖는 심볼 데이타를 각각 +1 및 -1의 레벨로 변환하고, 또한 I 및 Q 채널의 데이타로 분리하여 출력한다. 곱셈기134는 상기 신호변환기136에서 출력되는 I 및 Q채널의 페이징신호와 페이징채널에 할당된 직교부호를 곱하여 채널 확산한다. 곱셈기135는 상기 곱셈기134에서 출력되는 페이징 채널신호와 PN 확산시퀀스를 곱하여 대역확산된 페이징 채널 신호를 발생한다.

상기 곱셈기114, 124, 134는 채널 확산기로써, 각각 설정된 직교부호로 채널들을 구분하는 확산신호를 출력한다. 또한 곱셈기115, 125 및 135는 PN확산기로써, 실제 구현시에는 상기 곱셈기114, 124, 134에서 출력되는 채널 확산신호들을 가산한 후, 상기 가산신호와 PN시퀀스들을 복소 곱셈하여 PN 확산신호를 발생한다. 본 발명의 실시예에서 상기 PN시퀀스는 3.6864의 빠른 칩레이트를 갖는다고 가정한다.

도 6은 본 발명의 실시예에 따른 동기채널의 직교부호 Wsync[n]을 설명하기 위한 도면이다. 여기서 상기 도 6은 제1직교부호 Ws1 및 제2직교부호 Ws2를 이용하여 Wsync1 및 Wsync2를 발생하는 예를 도시하고 있다.

상기 도 6을 참조하면, 상기 직교부호 Wsync[n]는 직교부호 발생기 522 및 523에서 출력되는 Ws1과 Ws2를 상기 직교 패턴 발생기521의 패턴에 따라 스위칭 제어기524가 스위칭 제어하여 새롭게 만들어낸 직교 부호 집합이다. 상기 직교패턴발생기521은 일정 구간 동안 직교패턴을 0 과 1 의 신호로 출력하며, 스위칭 제어기524는 상기 직교패턴발생기 521의 출력이 0 인 경우에는 Ws1을 선택하고, 1인 경우에는 Ws2를 선택하여 출력한다. 상기 직교 부호 Ws1 과 Ws2는 동기 채널을 확산하기 위한 직교부호로써, 서로 직교성을 유지하도록 길이가 짧은 서로 다른 직교부호를 조합하거나, 또는 같은 직교부호를 반전하여 새로 구성한 직교부호이다. 즉, 본 발명의 실시예에서는 수신기가 제2동기채널 프레임 기간(8.89ms) 내에서 선행하는 4심볼을 상기 직교부호로 역확산하며, 상기 역확산 결과에 따라 동기채널 프레임의 경계를 판별하는 예를 가정한다.

상기 직교부호 집합의 예로써, 본 발명에서는 도 6에 도시되어 있는 동기채널의 직교부호 집합을 사용한다고 가정한다. 상기 도 6에서는 동기채널의 4심볼에 사용되는 Wsync1은 Ws1,Ws1이고, Wsync2는 Ws2,Ws2인 경우를 가정하고 있으며, 상기 Ws1은 [~W'S'~W'S'~] 이고, Ws는인 경우를 가정하고 있다. 상기 도 6에서는 4개의 심볼만이 Wsync1 내에서 Ws2 채널부호로 확산되는 예를 설명하고 있다. 그러나 이런 확산은 임의의 심볼 수에도 적용이 가능한다. 즉, N 심볼들이 Wsync1 내에 Ws 채널부호에 확산될 수 있다.

도 7은 본 발명의 실시예에 따라 기지국 송신기에서 송신되는 PN시퀀스 및 동기채널의 구조를 도시하는 도면이다. 상기 도 7을 참조하면, 711은 8.89ms 주기로 발생되는 PN 시퀀스를 나타내며, 713은 직교확산된 동기채널의 구조를 도시한다. 따라서 상기 동기채널은 제1프레임 주기 동안 3회 전송되며, 이때 동기채널의 직교 확산부호는 각각 다른 직교 부호로 직교 확산됨을 알 수 있다. 상기 도 7에서는 상기 제1프레임 주기 마다 Wsync1, Wsync2, Wsync2의 직교부호가 반복 출력되는 경우를 가정하고 있다.

상기 도 5와 같은 구조를 갖는 기지국 송신기에서 동기채널 발생기120이 도 7과 같이 동기채널을 전송하는 동작을 살펴보면, 1.2Kbps 의 동기채널 신호는 부호기121에 의해 부호화되고, 반복기122와 인터리버123을 통해서 7.2Kbps의 신호가 되고, 다시 신호변환기126에 의해 +1, -1의 신호로 변환된 후, 곱셈기124에서 직교부호 집합 Wsync[n]과 곱해져 직교 확산된다. 이때 상기 직교부호 집합 Wsync[n]는 도 6에 도시된 바와 같은 방법으로 서로 직교하는 직교 부호 Ws1과 Ws2을 직교패턴 발생기521의 직교 패턴에 따라 짧은 PN 시퀀스 주기(8.89ms)의 일정 구간(또는 전구간) 동안 서로 직교성을 유지하도록 발생시킨다. 이렇게 발생된 직교 부호 집합 Wsync[n]은 도 7과 같은 제1확산 프레임에 동기를 맞추어 반복 되는 형태([Wsync1, Wsync2, Wsync2])로 동기 채널을 직교 확산시킨다. 곱셈기125에서 직교 확산된 동기 패널을 PN 시퀀스와 곱하여 전송한다.

상기 기지국이 상기와 같은 제1동기채널 프레임을 발생하면, 단말기의 수신기는 상기 동기채널을 수신하여 초기 포착 및 동기화 동작을 수행하게 된다. 이때 상기 단말기의 전원이 켜지면, 단말기의 수신기는 파일럿 채널의 신호를 수신하여 PN 확산 시퀀스의 포착을 실시한다. 상기 PN 시퀀스의 포착은 종래의 포착과 동일하게 수신신호와 국부적으로 발생한 PN 시퀀스와의 상관 값을 구해 상관 값이 큰 위치를 찾아나간다. 이때 종래의 IS-95 이동통신 시스템에서는 PN 확산시퀀스의 한 주기는 동기채널이 인터리빙되는 프레임과 일치하므로, 바로 동기채널을 복조하여 동기비트 SOM에 의해 80ms의 동기채널 슈퍼프레임의 동기를 잡는다. 그러나 칩 레이트가 3배 더 빨라지는 본 발명의 실시 예에서는 IS-95 방식과 같이 길이의 PN 확산 시퀀스를 그대로 사용한다면, 상기 PN 확산시퀀스의 한 주기가 동기 채널이 인터리빙되는 프레임의 길이인 26.7ms 보다 작아진다.

그러므로 본 발명의 시스템에서는 PN 시퀀스를 포착한 후, 동기 채널을 복조하기 전에 동기채널의 데이터가 인터리빙되는 제1동기채널 프레임의 경계를 맞출필요가 있다. 이는 동기 채널이 PN 시퀀스의 주기에 동기하여 일정구간(또는 전구간)이 직교성을 유지하는 직교 부호 집합에 의해 확산되어 있는 특성을 이용한다.

도 7은 본 발명의 실시예에 따라 빠른 PN시퀀스를 포착한 후, 제1동기채널의 프레임 경계를 검출하는 단말기의 동기채널 수신기의 구성 예를 도시하고 있다.

상기 도 7을 참조하면, 곱셈기812는 수신신호와 짧은 PN 시퀀스를 곱하여 수신신호를 역확산 출력한다. 곱셈기814는 상기 곱셈기812에서 PN 역확산된 신호와 스위치제어기824에서 출력되는 동기채널의 직교부호 Wsync를 곱하여 출력한다. 제1 직교부호 발생기820 및 제2직교부호 발생기822는 각각 제1직교부호 Ws1 및 제2직교 부호 Ws2를 발생한다. 직교패턴 발생기818은 타이밍 제어기816에서 출력되는 S1신호에 의해 설정된 직교 패턴을 발생한다. 스위치 제어기824는 상기 직교패턴 발생기824의 직교 패턴에 따라 상기 직교부호 Ws1 또는 Ws2를 선택하여 동기채널의 직교부호 Wsync로 출력한다. 여기서 상기 직교부호 발생기 820 및 822, 직교패턴 발생기818 및 스위치 제어기824는 기지국 송신기의 동기채널 발생기120과 동일하게 구성한다.

누적기 826은 동기 채널의 심볼 구간 만큼을 누적하여 동기 심볼을 복조해 낸다. 따라서 상기 누적기 826에서 출력되는 신호는 역확산 및 직교 복조된 동기 채널의 신호가 된다. 제곱기828은 상기 누적기826에서 출력되는 적분신호를 제곱하여 에너지 신호로 변환 출력한다. 누적기830은 상기 타이밍 제어기816에서 S2신호 발생시 구동되어 수신되는 신호를 적분하여 출력한다. 상기 타이밍 제어기616은 8.89ms의 시작을 나타내는 신호 S1신호와, 상기 S1신호으로 부터 4 심볼동안의 적분구간을 나타내는 신호 S2를 발생한다.

도 9는 상기 타이밍 제어기816과 직교 패턴 발생기818에서 출력되는 직교패턴 P(t)의 타이밍을 설명하기 위한 도면으로, 911은 PN 시퀀스의 경계를 나타내고 있으며, 913의 신호 S1은 상기 8.89ms의 경계에서 발생되는 PN 경계신호를 나타낸다. 915는 상기 S2신호의 특성으로써 8.89ms의 경계 시점에서 상기 S1 신호를 시작으로 4 심볼 구간동안 활성화되는 신호를 나타낸다. 상기 S2신호 구간은 역확산된 동기 채널을 적분하는 구간이 된다. 그리고 917의 신호 p(t) 는 직교 부호의 집합을 만들기 위한 직교패턴발생기818에 의해 발생하는 직교 패턴의 형태로써, 본 발명의 실시예에서는 직교 부호 집합 Wsync를 사용하므로 모든 구간에서 0 인 신호가 발생된다. 따라서 상기 직교 패턴 발생기818은 타이밍제어기816의 S1신호 발생시 구동되어 직교 패턴 신호를 발생하며, 누적기830은 상기 S2신호가 발생되는 4심볼 구간에서 제곱기828의 출력을 누적하여 출력한다.

상기 도 8 및 도 9를 참조하면, 수신기는 수신되는 신호를 PN 시퀀스와 동기 채널의 직교부호 집합 Wsync를 사용하여 일정 구간 동안 역확산을 하고, 이렇게 역 확산된 신호는 제곱기828과 누적기830에 의해 에너지가 구해지고, 이 값이 판정변수 Zn이 된다. 상기 타이밍 제어기816은 상기 도 9의 911와 같은 PN 시퀀스의 한 주기의 경계를 나타내는 S1신호와, 이 S1신호의 시작부터 N 심볼 구간동안 역확산하고 에너지를 누적하는 구간을 나타내는 S2신호를 발생한다. 상기 역확산 심볼의 에너지 누적 구간을 나타내는 신호 S2는 누적기830의 누적 구간을 제어한다. 그리고 PN 시퀀스의 한 주기를 나타내는 신호 S1은 직교 패턴 발생기818의 패턴의 시작위치를 지정한다.

본 발명의 실시 예에 따른 단말기의 동기채널 수신기가 상기 도 9에 도시된 바와 같이 구성된다고 가정한다. 즉, 상기 동기 채널은 911과 같은 8.89ms의 PN 시퀀스 경계에 동기하여 서로 다른 직교 부호 집합 Wsync1과 Wsync2에 의해 확산되어 있다. 그리고 상기 각각의 직교부호 집합은 도 6에 도시된 바와 같이 처음 4 심볼 동안 직교를 이루도록 되어 있다. 또한 상기 직교 부호들은 제1동기채널 프레임 경계에 동기하여 반복된다. 상기 도 6은 제1동기채널 프레임과 동기하여 직교 부호가 바뀌는 동기 채널의 형태를 도시하였다.

본 발명의 실시 예로부터 제1동기채널 프레임의 경계를 찾아내기 위하여, 먼저 8.89ms의 경계와 동기하여 송신단에서 사용한 것과 같은 형태의 Wsync1의 직교 부호 집합을 곱하여 역확산한 후, 처음 N(=4) 심볼 구간 만큼을 <수학식 1> 과 같이 에너지를 계산하여 판정 변수로 이용한다.

[수학식 1]

상기 <수학식 1>에서 I_l,m + jQ_l,m 은 입력 신호이고, m 은 직교 부호의 적분 구간을 의미하며, l 은 심볼의 인덱스를 의미한다. 이렇게 구하여진 판정 변수 Z_n은 동기채널의 인터리빙되는 제1동기채널 프레임의 시작 부분에서 큰 값을 갖고, 그 외의 지점에서는 직교 성질에 의하여 거의 0 에 가까운 값을 갖는다. 송신단에서 직교 구간을 늘려 송신하게 되면 수신단에서도 심볼의 적분 구간을 늘려판정 변수 Z_n의 정확성을 높일 수 있다. 상기 판정 변수 Z_n을 바탕으로 제1동기 채널 프레임의 경계를 찾아내는 방법은 여러 가지가 가능하다.

먼저 첫 번째 방법은 매 8.89ms의 확산시퀀스의 한 주기마다 판정변수 Z_n을 계산하여 그 것이 일정 임계치를 넘으면 이를 동기채널의 인터리빙되는 프레임의 시작라고 판정하는 것이다. 그리고 두번째 방법은 매 8.89 ms 판정 변수 Z_n을 계산하고 모든 가정(hypothesis)의 판정변수의 값을 비교하여 가장 큰 값을 갖는 위치를 동기 채널의 인터리빙되는 프레임의 시작이라고 판정한다.

상기와 같이 동기채널의 제1동기채널 프레임의 경계를 판정한 후, 단말기의 수신기는 동기채널의 신호를 제1동기채널 프레임 단위로 디인터리빙하고 복호하여 동기채널의 SOM비트를 검출한다. 상기 동기채널의 SOM비트에서 동기채널의 80ms 경계를 검출하여 수신기의 타이밍을 이 80ms 경계에 맞춘다. 이 과정은 기존의 IS-95에서와 동일하다.

제2실시예

본 발명의 제2 실시 예에 따른 또 다른 프레임 경계 탐색 방법을 살펴본다.

상술한 바와 같은 제1 실시 예에 따른 동기채널 프레임 경계 탐색 방법은 제1동기채널 프레임(26.7ms)의 길이보다 작은 주기의 확산부호를 사용하여 데이터를 전송한 후, 복수개의 직교부호들을 사용하여 제1동기채널 프레임의 경계를 찾는 방법의 한 가지이다. 전술한 제1 실시 예는 종래의 동기채널의 인터리빙되는 제1동기채널 프레임의 경계를 그대로 두고, 그 경계를 찾는 것이었다. 그러나 상기 제2 실시 예에서는 동기채널의 인터리빙되는 프레임의 길이를 동기채널의슈퍼프레임(80 ms) 길이로 확장하고, 복수개의 직교부호들을 사용하여 동기채널 슈퍼프레임의 경계를 찾는 방법이다. 이런 경우, 동기채널의 인터리버 길이를 80ms로 확장하여 성능개선을 가져올 수 있고, 또한 매 제1동기채널 프레임(26.7ms) 마다 복호하는 번거러움도 없앨 수 있다.

도 10은 본 발명의 제2실시예에 따른 기지국 송신기의 구조 및 동기 채널 확산 신호의 형태를 도시하는 도면이다.

여기서 상기 제2실시예에 따른 기지국 송신기의 구조는 상기 도 5와 동일한 구조를 가진다. 그러나, 상기 제2실시예의 경우, 상기 직교 패턴 발생기511에서 출력되는 직교 패턴이 도 10과 같이 80ms 프레임의 주기를 가지고 반복된다. 따라서 본 발명의 제2 실시 예에서는 상기 제1 실시 예에서와 유사한 구조를 가지며, 두 실시예의 차이점은 제2확산 프레임의 동기를 SOM 비트를 사용하지 않고도 획득할 수 있다는 점이다. 또한, 상기 제2 실시예에서는 동기채널의 인터리빙이 80ms 단위로 확장할 수 있다는 점이다.

상기 제2실시예에 따른 동기채널 발생기120의 동작을 살펴보면, 상기 스위치 제어기524가 80ms 프레임(동기채널의 슈퍼프레임)의 경계에서 시작되는 첫 번째의 8.89ms 프레임(제2동기채널 프레임) 기간 동안에서 상기 제1직교부호Ws1을 선택 출력하고, 나머지 두 번째에서 아홉번째의 8.89ms 프레임(제2동기채널 프레임) 기간 들에서 상기 제2직교부호Ws2를 선택 출력한다고 가정한다. 그러면 상기 곱셈기124는 상기 동기채널의 슈퍼프레임 기간(80ms) 내에서 첫 번째 제2동기채널 프레임 기간(8.89ms)의 신호는 상기 제1직교부호Ws1으로 채널 확산하여 출력하고, 두 번째및 세 번째의 제2동기채널 프레임 기간의 신호들은 상기 제2직교부호Ws2로 채널 확산하여 출력하는 채널 확산기가 된다. 따라서 상기 곱셈기124는 상기 80ms 기간을 단위로 상기와 같은 동작을 반복하면서 채널 확산된 동기채널 신호를 발생하며, 이로인해 80ms의 동기채널 슈퍼프레임의 경계를 구분하는 채널 확산신호를 발생한다.

상기와 같은 본 발명의 제2 실시예에 따른 동작을 상기 도 10을 참조하여 살펴보면, 수신기는 초기에 전원이 인가되면, 8.89ms 주기를 빠른 PN 시퀀스를 포착한다. 이는 8.89ms 단위의 제2동기채널 프레임의 동기를 획득한 것이다. 이후의 동기 채널의 직교 부호 집합의 직교 특성을 활용하여 80ms의 동기를 획득한다. 이때 수신기의 동작은 상기 제1 실시예의 구현 예에서와 동일하다. 그러나, 상기 제1실시예의 구현 예와 다른점은 80ms 내에는 도 10의 1012와 같이 32768주기의 확산 시퀀스가 9개가 들어가므로, 9 개중에 가장 큰 판정변수를 찾아내야 한다. 수신기는 판정변수가 일정한 임계치를 넘어서는 경우에 동기획득을 선언할 수도 있고, 9개의 모든 가능한 판정변수를 비교하여 가장 큰 판정변수를 갖는 위치를 80ms의 프레임 경계라고 선언할 수도 있다. 이를 위한 수신기의 구조는 도 8과 같은 제1실시예의 구조와 동일하게 구성할 수 있다. 상기 제2실시예에서는 직교 부호 집합들의 직교 특성을 사용하여 80ms 경계를 포착할 수 있으므로, 제1동기채널 프레임(26.7ms) 단위로 SOM 비트에 의한 프레임 동기를 수행하는 동기과정을 없앨 수 있다.

상술한 바와 같이 본 발명의 실시예는 확산대역 통신시스템에서 프레임 동기를 맞추기 위하여 동기 채널을 특정 직교 패턴에 의해 만들어진 직교 부호 집합을사용하여 확산 전송하고, 단말기는 파일럿 채널을 이용하여 초기에 짧은 주기의 확산시퀀스와 상관값을 구하여 초기 포착을 한 후, 동기 채널을 이용하여 짧은 PN 시퀀스의 한 주기의 경계에서부터 직교성을 유지하는 N 심볼 구간을 역확산하고 에너지를 구하여 데이터 프레임의 동기를 획득할 수 있게 함에 있다.

이렇게 함으로써 기존의 동기 채널 구조를 그대로 유지하면서도 프레임의 동기를 쉽게 획득할 수 있는 장점이 있다. 또한 제 2 실시예에서 보인바와 같이 종래의 SOM 비트에 의한 80ms 동기 과정을 없애고, 동기채널의 인터리버 길이를 80ms로 확장하여 성능개선을 가져올 수 있고, 또한 매 26.7ms 마다 복호하는 번거러움도 없앨 수 있는 장점이 있다.

Claims (21)

1. 동기채널의 슈퍼프레임 기간과, 상기 슈퍼프레임 기간을 정수배로 분할한 복수개의 제1기간을 가지는 제1동기채널 프레임들과, 상기 제1기간들을 정수배로 분할한 제2기간들을 가지는 제2동기채널 프레임들을 구비하여, 상기 제2동기채널 프레임들을 통하여 동기채널신호들을 송신하는 부호분할다중접속 통신시스템의 기지국 송신장치에 있어서,

   상기 동기채널신호들을 발생하는 회로와,

   각각의 상기 제1동기채널 프레임 내의 상기 제2동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 채널확산기를 구비하는 상기 기지국 송신장치.
2. 제1항에 있어서, 상기 채널 확산된 신호를 PN시퀀스로 복소 확산하는 복소 곱셈기를 더 구비하며, 상기 PN시퀀스의 주기가 상기 제2동기채널프레임의 기간과 동일한 상기 기지국 송신장치.
3. 제1항에 있어서, 상기 제1동기채널 프레임들이 프레임 동기를 맞추기 위한 동기비트를 구비하는 상기 기지국 송신장치.
4. 제1항에 있어서, 상기 제1동기채널 프레임의 기간이 26.7ms이며, 동기채널의 슈퍼프레임의 기간이 80ms인 상기 기지국 송신장치.
5. 제1항에 있어서, 상기 제2동기채널 프레임의 기간이 8.89ms인 상기 기지국 송신장치.
6. 동기채널의 슈퍼프레임 기간과, 상기 슈퍼프레임 기간을 정수배로 분할한 복수개의 제1기간을 가지는 동기채널 프레임들을 구비하여, 상기 동기채널 프레임들을 통하여 동기채널신호들을 송신하는 부호분할다중접속 통신시스템의 기지국 송신 장치에 있어서,

   상기 동기채널신호들을 발생하는 회로와,

   각각의 상기 동기채널 슈퍼 프레임 내의 상기 동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 채널확산기를 구비하는 상기 기지국 송신장치.
7. 제6항에 있어서, 상기 채널 확산된 신호를 PN시퀀스로 복소 확산하는 복소 곱셈기를 더 구비하며, 상기 PN시퀀스의 주기가 상기 동기채널프레임의 기간과 동일한 상기 기지국 송신장치.
8. 제6항에 있어서, 동기채널의 슈퍼프레임의 기간이 80ms이고, 상기 동기채널 프레임의 기간이 8.89ms인 상기 기지국 송신장치.
9. 동기채널의 슈퍼프레임 기간과, 상기 슈퍼프레임 기간을 정수배로 분할한 복수개의 제1기간을 가지는 제1동기채널 프레임들과, 상기 제1기간들을 정수배로 분할한 제2기간들을 가지는 제2동기채널 프레임들을 구비하여, 각각의 상기 제1동기 채널 프레임 내의 상기 제2동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 부호분할다중접속 통신시스템의 이동국 수신장치에 있어서,

   상기 제1동기채널 프레임 내의 상기 제2동기채널 프레임들 중 첫 번째 동기 채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 역확산하는 채널역확산기와,

   상기 제1직교부호에 의해 역확산된 신호가 설정 크기를 초과할 시 상기 제1 동기채널의 프레임의 경계로 판정하며, 상기 제1동기채널 프레임의 경계에서 동기 비트들을 검출하여 프레임동기를 이루는 판정기로 구성되는 상기 이동국의 수신장치.
10. 제9항에 있어서, 상기 채널역확산기가,

    상기 제1동기채널 프레임의 첫 번째의 상기 제2동기채널 프레임 기간에서 상기 제1직교부호를 발생하는 제1직교부호 발생기와,

    상기 제1동기채널 프레임의 나머지 기간의 상기 제2동기채널 프레임 기간에서 상기 제2직교부호를 발생하는 제2직교부호 발생기와,

    상기 수신되는 동기채널의 신호를 상기 제1직교부호 발생기 및 제2직교부호 발생기에서 발생되는 직교부호들에 의해 역확산하는 역확산기로 구성되는 상기 이동국의 수신장치.
11. 제10항에 있어서, 상기 수신되는 채널신호를 PN시퀀스로 역확산하는 PN역확산기를 더 구비하며, 상기 PN시퀀스의 주기가 상기 제2동기채널 프레임의 주기와 동일한 상기 이동국의 수신장치.
12. 제9항에 있어서, 상기 판정기가,

    상기 채널 역확산기에서 출력되는 심볼 단위로 누적하는 누적가산기와,

    소정 개수의 상기 심볼 누적신호들을 설정 값과 비교하는 회로를 더 구비하는 상기 이동국의 수신장치.
13. 제9항에 있어서, 상기 동기채널의 슈퍼프레임 기간이 80ms이고, 상기 제1동기채널 프레임이 26.7ms이며, 상기 제2동기채널 프레임이 8.89ms인 상기 이동국의 수신장치.
14. 동기채널의 슈퍼프레임 기간과, 상기 슈퍼프레임의 기간을 정수배로 분할한기간들을 가지는 동기채널 프레임들을 구비하여, 각각의 상기 슈퍼프레임 프레임 내의 상기 동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 부호분할다중접속 통신시스템의 이동국 수신장치에 있어서,

    상기 슈퍼 프레임 내의 상기 동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 역확산하는 채널역확산기와,

    상기 제1직교부호에 의해 역확산된 신호가 설정 크기를 초과할 시 상기 동기 채널의 프레임의 경계로 판정하여 검출하여 프레임동기를 이루는 판정기로 구성되는 상기 이동국의 수신장치.
15. 제14항에 있어서, 상기 채널역확산기가,

    상기 슈퍼 프레임의 첫 번째의 상기 동기채널 프레임 기간에서 상기 제1직교부호를 발생하는 제1직교부호 발생기와,

    상기 슈퍼프레임의 나머지 기간들의 상기 동기채널 프레임 기간에서 상기 제2직교부호를 발생하는 제2직교부호 발생기와,

    상기 수신되는 동기채널의 신호를 상기 제1직교부호 발생기 및 제2직교부호 발생기에서 발생되는 직교부호들에 의해 역확산하는 역확산기로 구성되는 상기 이동국의 수신장치.
16. 제15항에 있어서, 상기 수신되는 채널신호를 PN시퀀스로 역확산하는 PN역확산기를 더 구비하며, 상기 PN시퀀스의 주기가 상기 동기채널 프레임의 주기와 동일한 상기 이동국의 수신장치.
17. 제14항에 있어서, 상기 동기채널의 슈퍼프레임 기간이 80ms이고, 상기 동기 채널 프레임이 8.89ms인 상기 이동국의 수신장치.
18. 동기채널의 슈퍼프레임 기간과, 상기 슈퍼프레임 기간을 정수배로 분할한 복수개의 제1기간을 가지는 제1동기채널 프레임들과, 상기 제1기간들을 정수배로 분할한 제2기간들을 가지는 제2동기채널 프레임들을 구비하여, 상기 제2동기채널 프레임들을 통하여 동기채널신호들을 송신하는 부호분할다중접속 통신시스템의 기지국 송신방법에 있어서,

    상기 동기채널신호들을 발생하는 과정과,

    각각의 상기 제1동기채널 프레임 내의 상기 제2동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 과정으로 이루어지는 상기 기지국의 동기채널신호 송신방법.
19. 동기채널의 슈퍼프레임 기간과, 상기 슈퍼프레임 기간을 정수배로 분할한 복수개의 제1기간을 가지는 동기채널 프레임들을 구비하여, 상기 동기채널 프레임들을 통하여 동기채널신호들을 송신하는 부호분할다중접속 통신시스템의 기지국 송신 방법에 있어서,

    상기 동기채널신호들을 발생하는 과정과,

    각각의 상기 동기채널 슈퍼 프레임 내의 상기 동기채널 프레임들 중 첫 번째 동기패널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 과정으로 이루어지는 상기 기지국의 동기 채널신호 송신방법.
20. 동기채널의 슈퍼프레임 기간과, 상기 슈퍼프레임 기간을 정수배로 분할한 복수개의 제1기간을 가지는 제1동기채널 프레임들과, 상기 제1기간들을 정수배로 분할한 제2기간들을 가지는 제2동기채널 프레임들을 구비하여, 각각의 상기 제1동기 채널 프레임 내의 상기 제2동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 부호분할다중접속 통신시스템의 이동국 수신방법에 있어서,

    상기 제1동기채널 프레임 내의 상기 제2동기채널 프레임들 중 첫 번째 동기 채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 역확산하는 과정과,

    상기 제1직교부호에 의해 역확산된 신호가 설정 크기를 초과할 시 상기 제1동기채널의 프레임의 경계로 판정하며, 상기 제1동기채널 프레임의 경계에서 동기 비트들을 검출하여 프레임동기를 이루는 과정으로 이루어지는 상기 이동국의 동기채널신호 수신방법.
21. 동기채널의 슈퍼프레임 기간과, 상기 슈퍼프레임의 기간을 정수배로 분할한 기간들을 가지는 동기채널 프레임들을 구비하여, 각각의 상기 슈퍼프레임 프레임 내의 상기 동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2직교부호로 채널 확산하는 부호분할다중접속 통신시스템의 이동국 수신방법에 있어서,

    상기 슈퍼 프레임 내의 상기 동기채널 프레임들 중 첫 번째 동기채널 프레임과 나머지 동기채널프레임들 내의 상기 동기채널 신호들을 각각 제1직교부호와 제2 직교부호로 채널 역확산하는 과정과,

    상기 제1직교부호에 의해 역확산된 신호가 설정 크기를 초과할 시 상기 동기 채널의 프레임의 경계로 판정하여 검출하여 프레임동기를 이루는 과정으로 이루어지는 상기 이동국의 동기채널신호의 수신방법.