CN1698282A - 通信系统中用于解码纠错码的装置及其方法 - Google Patents

通信系统中用于解码纠错码的装置及其方法 Download PDF

Info

Publication number
CN1698282A
CN1698282A CNA2004800005565A CN200480000556A CN1698282A CN 1698282 A CN1698282 A CN 1698282A CN A2004800005565 A CNA2004800005565 A CN A2004800005565A CN 200480000556 A CN200480000556 A CN 200480000556A CN 1698282 A CN1698282 A CN 1698282A
Authority
CN
China
Prior art keywords
ifht
symbol
unit
row
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800005565A
Other languages
English (en)
Inventor
朴圣恩
金宰烈
朴圣日
金泳均
李炫又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1698282A publication Critical patent/CN1698282A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/136—Reed-Muller [RM] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H03M13/456—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein all the code words of the code or its dual code are tested, e.g. brute force decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种用于在通信系统中解码纠错码的装置和方法。在该装置中，用于再定位每个接收符号的符号位置信息是利用具有k行和n列的该分组码生成矩阵信息，和用于对该接收符号执行IFHT的IFHT大小信息确定的，每个接收符号被按照该确定的符号位置信息再定位作为IFHT单元的输入，该再定位的符号被输入，并且对于该符号执行IFHT；和具有从通过执行IFHT获得的结果值之中最大的相关值的该分组码的代码字被作为解码信号输出。

Description

通信系统中用于解码纠错码的装置及其方法
技术领域
本发明通常涉及一种在通信系统中用于解码纠错码的装置和方法，尤其是涉及一种用于解码具有预定信息比特长度和块长度的分组码的装置和方法。
背景技术
典型地，码分多址(CDMA)通信系统执行纠错，以纠正来自出现在传输信道中的噪声所引起的错误。通常，发送侧传送通过经由纠错方案(即，编码方案)编码信息比特获得的代码字给接收侧。接收侧接收从发送侧传送的该代码字，并且使用对应于由发送侧施加的编码方案的解码方案来解码该接收的代码字。从而，该代码字被恢复为原始信息比特。
在CDMA通信系统中有代表性地使用的纠错方法包括二种方案：使用分组码的方法和使用格码的方法。在使用分组码的纠错方法中，附加的比特(例如，r个比特)被插入预定长度的传输信息比特(例如，k个比特)中，以将该传输信息比特编码为n(n＝k+r)个比特的分组码，并且该编码的分组码被传送。为了传输k个比特的信息比特，发送侧传输n个比特的分组码，也就是说，该(n，k)分组码。然后，接收侧接收从发送侧传送的该(n，k)分组码，解码该接收的(n，k)分组码，并且提取k个比特的原始信息比特。此外，为了在使用分组码的纠错方法中改善纠错能力，增加该附加的比特的数目。
当使用分组码的时候，编码器和解码器的结构按照代码字的大小改变。因此，当在相同的系统中使用具有相互不同长度的分组码的时候，用于具有不同长度的分组码的编码器和解码器必须被分别地提供给该系统。
此外，该分组码包括BCH码、里德-索罗蒙码等等，并利用Berlekamp-Massey算法、欧几里得算法等等对分组码执行硬判决解码。
使用格码的纠错方法不将该传送信息比特分割为多个块来处理该分割块，但是通过逻辑结构将已经顺序地输入到移位寄存器之后被预置的传送信息比特编码为格码，以发送该编码的信息比特。
输出比特相对于输入传送信息比特的数目比率被称作编码速率。当该编码速率是1/k的时候，该发送侧将一个比特的信息比特编码为k个比特的输出比特，并且按照该编码速率发送该编码的输出比特。然后，该接收侧接收从发送侧发送的格码，其中该编码速率是1/k，解码该接收的格码，并且提职k个比特的原始信息比特。
此外，为了在使用格码的纠错方法中改善纠错能力，该编码速率必须降低。
此外，该格码包括卷积码、turbo码等等，并且使用维特比算法等等对该格码执行软判定解码。
如上所述，该硬判决解码是在解码过程中对于分组码执行的。在执行硬判决解码的过程中，接收的信号被确定或者是1或者是-1，使得该硬判决解码的解码性能通常比软判定解码的解码性能低。
此外，如上所述，该软判定解码是在解码过程中对于格码执行的。在软判定解码中，该接收的信号被按照加权值确定，并且该软判定解码是对于该接收的信号执行的，使得该软判定解码的解码性能比硬判决解码的解码性能更高。通常，与该硬判决解码相比，该软判定解码性能改善大约为2[dB]。但是，和该硬判决解码形成对比，该软判定不仅通过简单地确定该接收信号是1或者-1而执行解码，而且考虑该加权值来执行解码。因此，不仅在该解码过程中该运算量确实大大地增加，而且该硬件的复杂度也增加。因此，该接收的块的长度是很大的，也就是说，当比特的数目大于一个预先确定的值的时候，其难以采用该软判定解码。
如上所述，因为软判定解码优越于硬判决解码，CDMA通信系统对于具有比较短的块长度的控制信号使用分组码。但是，对于具有比较长的块长度的信息信号，CDMA通信系统通过使用格码，也就是说，卷积码或者turbo码来执行软判定解码。
图1是一个举例说明使用常规的相关器的软判定解码装置的内部结构的方框图。参考图1，在接收侧接收的接收信号r被输入给相关器100。在此处，假定发送侧已经发送通过使用二进制相移键控(BPSK)方法调制一个预先确定的分组码而获得的信号。例如，其假定该发送侧已经发送调制信号{+1，-1}。该接收信号r变为一个信号，其中噪声和干扰被增加到从发送侧发送的该调制信号{+1，-1}上，同时该调制信号受到信道条件(环境、情形等等)的影响。因此，该信号r具有一个实际值，而不是该信号{+1，-1}的值。
该相关器100输入该接收信号r以相对于该分组码的每个代码字对该接收信号r进行相关，该分组码其可以被从该通信系统的发送侧发送。该相关器100输出在该接收信号r和每个代码字之间的相关值给比较器/选择器110。该比较器/选择器110将在接收信号r和每个代码字之间的相关值互相比较，从比较结果中选择一个具有最大相关值的代码字，并且确定该选择的代码字为从发送侧发送的代码字。因此，对应于从比较器/选择器110输出的代码字的信息比特被恢复为原始信息比特。
例如，当发送侧发送(n，k)分组码的时候，接收侧接收该带有真实分量的接收信号r。除了(n，k)分组码之外该接收信号r包含噪声和干扰。带有真实分量的该信号r被提供给该相关器100。该相关器100将该信号r与该(n，k)分组码的每个代码字相关，以便将该相关结果输出给该比较器/选择器110，该(n，k)分组码其可以被从发送侧发送。
考虑可以从该(n，k)分组码产生的所有的代码字，存在2k个代码字，其中每个具有长度n。此外，因为相关必须对于2k个代码字的每个执行，其中每个具有长度n，需要n×2k个乘法运算处理和(n-1)×2k个加法处理。例如，当假定(n，k)分组码是(10，3)分组码的时候，可以从(10，3)分组码产生的代码字的总数是八个，并且每个代码字具有长度10。此外，因为相关必须对于(10，3)分组码的八个代码字的每个执行，需要80(10×8)个乘法运算处理和72(9×8)个加法处理。
当k和n的值增加，尤其是k的值增加的时候，用于执行该相关的乘法运算处理和加法处理的数量按照几何级数增加。因此，由于在操作处理中的负担，整个系统的性能恶化。
在常规的分组码中，当软判定解码被施加于该分组码的时候，k个信息比特具有有限的长度(例如，低于14比特)。因此，即使软判定解码的性能具有优于硬判决解码的效果，软判定解码也不能应用于分组码。
图2是一个举例说明使用常规的逆快速哈达马变换(IFHT)单元的带有串行结构的软判定解码装置的内部结构的方框图。但是，在参考图2描述该装置之前，来说明串行结构是这样的一种结构，其中在下面进行描述的掩码Mi被顺序地考虑。在图3中将描述使用IFHT单元的带有并行结构的软判定解码装置。在这种情况下，该并行结构代表一种其中该掩码Mi被同时处理的结构。
参考图2，在接收侧接收的接收信号r被输入给掩码乘法器210。在此处，对应于该接收侧的发送侧发送分组码，其生成矩阵包括沃尔什码基数。该掩码乘法器210将该信号r乘以从控制器200输出的该掩码Mi，并且将通过该乘法运算获得的信号输出给IFHT单元220。该IFHT单元220输入从掩码乘法器210输出的信号，对该信号r执行IFHT，并且将该结果输出给比较器/选择器230。在此处，因为在图2中的该软判定解码装置具有串行结构，并且假定最初没有施加掩码，该控制器200不输出该掩码Mi。
该控制器200顺序地输出相应的掩码Mi给该掩码乘法器210。例如，当存在二个掩码M1和M2的时候，该控制器200最初不施加该掩码Mi。然后，该控制器200顺序地输出掩码M1和掩码M2，以及掩码M1和掩码M2的异或，也就是说M1M2给该掩码乘法器210。
该IFHT单元220对于从该掩码乘法器210输出的所有的信号顺序地执行IFHT，也就是说，该掩码没有被施加的信号(即，该信号r)、通过将该信号r乘以掩码M1获得的信号、通过将该信号r乘以掩码M2获得的信号，以及通过将该信号r乘以掩码M1和掩码M2的异或(M1M2)获得的信号。然后，该IFHT单元220将该结果输出给比较器/选择器230。该比较器/选择器230将从该IFHT单元220输出的所有的结果值互相比较，选择一个具有最大相关值的代码字，并且确定该选择的代码字为从发送侧发送的代码字。因此，对应于从比较器/选择器230输出的代码字的信息比特被恢复为原始信息比特。下面在此处将更详细地描述该控制器200和该掩码乘法器210的操作。
(n，k)里德-马勒码，例如，(8，3)里德-马勒码被在下面表1中示出。
表1
    信息比特     代码字
    000     00000000
    001     01010101
    010     00110011
    011     01100110
    100     00001111
    101     01011010
    110     00111100
    111     01101001
如表1所示，当输入3个信息比特的时候，可以产生的(8，3)里德-马勒码的代码字的数目是23或者8个。当信息比特是000的时候，产生代码字“00000000”，当信息比特是001的时候，产生代码字“01010101”，当信息比特是010的时候，产生代码字“00110011”，当信息比特是011的时候，产生代码字“01100110”，当信息比特是100的时候，产生代码字“00001111”，当信息比特是101的时候，产生代码字“01011010”，当信息比特是110的时候，产生代码字“00111100”，和当信息比特是111的时候，产生代码字“01101001”。
如表1所示的(8，3)里德-马勒码的生成矩阵相当于在下面的等式1。
等式1
G = 01010101 00110011 00001111
在等式1中，G表示该生成矩阵。因为行的数目等于输入信息比特的数目k，和列的数目等于输出比特的数目n，所以按照该生成矩阵产生的里德-马勒码变为(8，3)里德-马勒码。此外，因为该生成矩阵的每个行是一个基数，在该生成矩阵中存在三个基数。
如上所述，对于(8，3)里德-马勒码，存在八个代码字，其中每个具有长度8。此外，必须对于八个代码字的每个执行IFHT。在下文中将参考图4描述对于(8，3)里德-马勒码执行IFHT的过程。
图4是一个示意地举例说明执行常规的IFHT的处理过程的图。参考图4，因为接收信号r是从其中插入有噪声和干扰的(8，3)里德-马勒码的代码字中获得的信号，该接收信号r可以表示为r＝r1r2r3r4r5r6r7r8，其中在下文中r1至r8的每个是“接收符号”。
此外，为了执行类似于参考图1描述的相关器100的软判定解码的100％性能，该IFHT单元220必须考虑在可以从(8，3)里德-马勒码产生的每个代码字和该接收信号r之间的相关性。因此，执行软判定解码的100％性能指的是相对于该接收信号r对于可以从发送侧发送的每个代码字执行相关。
此外，如表1所示的(8，3)里德-马勒码是通过数字数据表示的。但是，因为该数字数据是通过预先确定的方法(例如BPSK方法)调制的，该数字数据被以一种状态在空中传送，其中数字数据0对应于+1，和数字数据1对应于-1。因此，当在表1中示出的该(8，3)里德-马勒码对应于通过BPSK方法调制的分量的时候，获得表2。
表2
  信息比特   通过BPSK方法调制的代码字的分量
  000   ++++++++
  001   +-+-+-+-
  010   ++--++--
  011   +--++--+
  100   ++++----
  101   +-+--+-+
  110   ++----++
  111   +--+-++-
为了100％的软判定解码，必须相对于该接收信号r(即，r1r2r3r4r5r6r7r8)对于如表2所示通过BPSK方法调制的每个代码字执行相关。当执行IFHT的时候，因为该IFHT使用如在图4中举例说明的蝶形逻辑结构来执行，所以能相对于该接收信号r对于通过BPSK方法调制的每个代码字执行相关。
更具体地说，当相对于接收信号r1r2r3r4r5r6r7r8借助于幂2执行与k(输入信息比特的数目)次(也就是说三次)一样多的多级的时候，有可能对于通过BPSK方法调制的每个代码字执行该相关。在此处，每个级对于该接收信号r的每个分量借助于幂2执行加操作和减操作。第一级对于该接收信号r的每个分量借助于2°(1)执行加(或者加法)操作和减(或者减法)操作。也就是说，r1和r2经历加操作和减操作，r3和r4经历加操作和减操作，r5和r6经历加操作和减操作，以及r7和r8经历加操作和减操作。
第二级对于来自第一级的结果(也就是说，r1+r2、r1-r2、r3+r4、r3-r4、r5+r6、r5-r6，以及r7+r8、r7-r8)的每个分量借助于21(2)执行加操作和减操作，。更具体地说，r1+r2和r3+r4经历加操作和减操作，r1-r2和r3-r4经历加操作和减操作，r5+r6和r7+r8经历加操作和减操作，以及r5-r6和r7-r8经历加操作和减操作。
第三级对于来自第二级的结果(也就是说，(r1+r2)+(r3+r4)、(r1-r2)+(r3-r4)、(r1+r2)-(r3+r4)、(r1-r2)-(r3-r4)、(r5+r6)+(r7+r8)、(r5-r6)+(r7-r8)、(r5+r6)-(r7+r8)、(r5-r6)-(r7-r8))的每个分量借助于22(4)执行加操作和减操作。更具体地说，(r1+r2)+(r3+r4)和(r5+r6)+(r7+r8)经历加操作和减操作，(r1-r2)+(r3-r4)和(r5-r6)+(r7-r8)经历加操作和减操作，(r1+r2)-(r3+r4)和(r5+r6)-(r7+r8)经历加操作和减操作，和(r1-r2)-(r3-r4)和(r5-r6)-(r7-r8)经历加操作和减操作。
按照以这种方法从第一级到第三级执行的结果，人们可以看到，相对于该接收信号r1r2r3r4r5r6r7r8对于如在表2中描述的通过BPSK方法调制的每个代码字的相关已经被执行。也就是说，相对于该接收信号r1r2r3r4r5r6r7r8对于在表2中通过BPSK方法调制的第一个代码字(即，++++++++)的相关结果是{(r1+r2)+(r3+r4)}+{(r5+r6)+(r7+r8)}，相对于该接收信号r1r2r3r4r5r6r7r8对于第二个代码字(即，+-+-+-+-)的相关结果是{(r1-r2)+(r3-r4)}+{(r5-r6)+(r7-r8)}，相对于该接收信号r1r2r3r4r5r6r7r8对于第三个代码字(即，++--++--)的相关结果是{(r1+r2)-(r3+r4)}+{(r5+r6)-(r7+r8)｝，相对于该接收信号r1r2r3r4r5r6r7r8对于第四个代码字(即，+--++--+)的相关结果是{(r1-r2)-(r3-r4)}+{(r5-r6)-(r7-r8)}，相对于该接收信号r1r2r3r4r5r6r7r8对于第五个代码字(即，++++----)的相关结果是{(r1+r2)+(r3+r4)}-{(r5+r6)+(r7+r8)｝，相对于该接收信号r1r2r3r4r5r6r7r8对于第六个代码字(即，+-+--+-+)的相关结果是{(r1-r2)+(r3-r4)}-{(r5-r6)+(r7-r8)}，相对于该接收信号r1r2r3r4r5r6r7r8对于第七个代码字(即，++----++)的相关结果是{(r1+r2)-(r3+r4)}-{(r5+r6)-(r7+r8)}，和相对于该接收信号r1r2r3r4r5r6r7r8对于第八个代码字(即，+--+-++-)的相关结果是{(r1-r2)-(r3-r4)}-{(r5-r6)-(r7-r8)}。因此，相对于该接收信号r1r2r3r4r5r6r7r8对于在表2中的通过BPSK方法调制的(8，3)里德-马勒码的代码字的相关已经100％执行。
当考虑按照对于(8，3)里德-马勒码执行IFHT的运算量的时候，贯穿三(log28)级的24个(8log28)总的(加操作、减操作)处理过程是需要的，也就是说，在第一级上的八个加处理、在第二级上的八个加处理，和在第三级上的八个加处理。同时，当经由相关器相关(8，3)里德-马勒码的时候考虑的运算量，需要64(8×23)个乘法运算处理和56{(8-1)×23}加处理。
最后，当考虑到对于(n，k)分组码的所有的代码字的时候，存在2k个代码字，其中每个具有长度n。此外，因为相关必须对于2k个代码字的每个执行，其中每个具有长度n，所以当经由相关器执行该相关的时候，需要n×2k个乘法运算处理和(n-1)×2k个加处理。但是，当对于(n，k)分组码的所有代码字执行IFHT时候，需要nlog2n个加处理。因此，当经由IFHT对于所有的分组码执行软判定解码的时候，考虑该相关的100％软判定解码是可能的。此外，运算量被减到最小，并且该软判定解码的性能被最佳化。
将一个掩码施加给里德-马勒码指的是将一个将要被用作掩码的基数增加给生成矩阵的基数。也就是说，如上所述，该生成矩阵具有与输入信息比特相同数目的基数。在此处，当该掩码被施加的时候，该生成矩阵不仅具有与输入信息比特相同数目的基数，而且具有被用作该掩码的基数。
例如，当一个全1的掩码被施加于如表1所示的该(8，3)里德-马勒码的时候，该生成矩阵等于在下面的等式2。
等式2
G = 01010101 00110011 00001111 11111111
在等式2中，G表示该生成矩阵，并且在等式2中，在该生成矩阵的第四行中全1的基数是该(8，3)里德-马勒码的掩码基数。
当该接收信号r最初地被接收的时候，在没有施加掩码的假定下，该控制器200控制不输出该掩码Mi。也就是说，该控制器200控制该IFHT单元220去对于该接收信号r执行IFHT。在此处，如上所述，该控制器200最初没有考虑掩码，然后可以再次考虑掩码Mi。此外，在已经施加全1掩码的假定下，当没有将该掩码施加于该掩码乘法器210的时候，该控制器200可以输出该掩码Mi，其中的所有元素是通过1构成的。
即使其中所有的元素被通过1构成的该掩码乘以该接收信号，也没有出现变化。因此，该装置与当该掩码没有施加的时候同样地工作。
如上所述，使用其中所有的元素被通过1构成的该掩码，使得当实际施加该掩码的时候形成的硬件结构可以以与当没有施加该掩码的时候形成的硬件结构相同的方式来保持。但是，因为该掩码实际上已经被应用于该接收信号r，该控制器200将该掩码Mi输出给该掩码乘法器210，该掩码Mi对应于掩码基数。在此处，因为该生成矩阵的掩码基数是全1基数，该掩码Mi的所有元素由1构成。
该掩码乘法器210将该接收信号r乘以该掩码Mi，以将该乘法运算结果输出给该IFHT单元220。因为在图2中举例说明的该软判定解码装置具有串行结构，已经设想了一种其中考虑该掩码向量Mi的情况，和一种其中没有考虑该掩码向量Mi的情况。
图3是一个举例说明使用常规的IFHT单元的带有并行结构的软判定解码装置的内部结构的方框图。参考图3，在接收侧接收的接收信号r被输入给IFHT单元311和多个掩码乘法器321、331和341。此外，在接收侧提供的该掩码乘法器的数目被按照在发送侧作为掩码使用的基数的数目来确定。在图3中，假定作为该掩码使用的基数的数目是二个。因此，接收侧包括掩码乘法器321、掩码乘法器331和掩码乘法器341。该掩码乘法器321将该接收信号r乘以对应于第一个掩码基数m1的第一个掩码M1，该掩码乘法器331将该接收信号r乘以对应于第二个掩码基数m2的第二个掩码M2，和该掩码乘法器341将该接收信号r乘以一个对应于第一个掩码基数m1和第二个掩码基数m2的异或(在下文中，被称为“M1M2”)的掩码。
该IFHT单元311输入该接收信号r，对于该信号r执行IFHT，并且将该执行结果输出给该比较器/选择器350。该掩码乘法器321将该接收信号r乘以第一个掩码M1，以将该执行结果输出给IFHT单元323。该掩码乘法器331将该接收信号r乘以第二个掩码M2，以将该执行结果输出给IFHT单元333。该掩码乘法器341将该接收信号r乘以该掩码(M1M2)，以便将该执行结果输出给IFHT单元343。IFHT单元323、333和343的每个输入从该掩码乘法器321、331和341输出的信号，对于这些信号执行IFHT，并且将每个结果输出给该比较器/选择器350。该比较器/选择器350将从IFHT单元323、333和343的每个输出的结果相比较，并且选择一个具有最大相关值的代码字，以确定该选择的代码字为从发送侧发送的代码字。因此，对应于从比较器/选择器330输出的代码字的信息比特被恢复为原始信息比特。
如上所述，当考虑到对于(n，k)分组码的所有的代码字的时候，存在2k个代码字，其中每个具有长度n。此外，因为相关必须对于2k个代码字的每个执行，其中每个具有长度n，所以当经由相关器执行该相关的时候，需要n×2k个乘法运算处理和(n-1)×2k个加处理。但是，当利用IFHT单元对于(n，k)分组码的所有代码字执行IFHT的时候，仅仅需要nlog2n个加处理，并且运算量被减到最小。因此，该软判定解码的性能被最佳化。但是，使用参考图1描述的该相关器的该软判定解码装置可以对于预先确定的分组码执行软判定解码，但是，使用参考图2描述的该IFHT单元的该软判定解码装置可以仅仅对于分组码执行软判定解码，其生成矩阵包括沃尔什码的基数。也就是说，使用该IFHT单元的该软判定解码装置可以执行将运算量减到最小的软判定解码，但是用作该软判定解码一个目标的分组码必须包括该沃尔什码的基数。
发明内容
因此，已经设计了本发明去解决以上描述的出现在现有技术中的问题，并且本发明的第一个目的是提供一种用于在通信系统中解码纠错码的装置和方法。
本发明的第二个目的是提供一种在通信系统中具有最小运算量的纠错码解码装置和方法。
本发明的第三个目的是提供一种用于对于具有预定的信息比特长度和块长度的分组码执行具有最小运算量的软判定解码的装置和方法。
本发明的第四个目的是提供一种用于在通信系统中对于预定的分组码使用IFHT单元执行软判定解码的装置和方法。
为了实现以上所述的和其他的目的，按照本发明的一个方面，提供了一种用于使用具有k行和n列的分组码生成矩阵信息来解码n个接收符号的装置，包括：一个利用该分组码生成矩阵信息和用于对于该接收符号执行IFHT的IFHT大小信息，确定符号位置信息供再定位每个接收符号的控制器；一个用于按照由该控制器确定的该符号位置信息来再定位每个接收符号到IFHT单元的一个输入的符号安置单元；一个用于输入由该符号安置单元再定位的符号以对于该符号执行IFHT的IFHT单元；和一个用于输出作为解码信号的、具有从通过执行IFHT获得的结果值之中最大的相关值的该分组码的代码字的比较器/选择器。
按照本发明的另一个方面，提供了一种用于使用具有k行和n列的分组码生成矩阵信息来解码包括n个接收符号的分组码的装置，包括：一个利用该分组码生成矩阵信息确定供对于该接收符号执行IFHT的IFHT大小信息，和供再定位每个接收符号的符号位置信息的控制器；一个用于按照由该控制器确定的该符号位置信息来再定位每个接收符号到IFHT单元的一个输入的符号安置单元；一个用于输入由该符号安置单元再定位的符号以对于该符号执行IFHT的IFHT单元；和一个用于输出作为解码信号的、具有从通过执行IFHT获得的结果值之中最大的相关值的、该分组码的代码字的比较器/选择器。
按照本发明的再一个方面，提供了一种用于利用具有k行和n列的分组码生成矩阵信息来解码n个接收符号的装置，包括：一个用于输入n个接收符号，并且计算在分组码生成矩阵中用于n列的符号位置的控制器；和一个包括加法器的符号安置单元，该加法器累加和再定位在该计算的符号位置上的该n个接收符号。
按照本发明的又一个方面，提供了一种用于利用具有k行和n列的分组码生成矩阵信息来解码n个接收符号的方法，包括步骤：a)利用该分组码生成矩阵信息和用于对于该接收符号执行IFHT的IFHT大小信息，确定用于再定位每个接收符号的符号位置信息；b)按照该确定的符号位置信息将每个接收符号再定位为IFHT单元的输入，输入该再定位的符号以对于该符号执行IFHT：和c)输出作为解码信号、具有从通过执行IFHT获得的结果值之中最大的相关值的该分组码的代码字有从通过执行IFHT获得的结果值之中最大的相关值。
按照本发明的另一个方面，提供了一种用于利用具有k行和n列的分组码生成矩阵信息来解码n个接收符号的方法，包括步骤：a)利用该分组码生成矩阵信息确定用于对接收符号执行IFHT的IFHT大小信息，和用于再定位每个接收符号的符号位置信息；b)按照该确定的符号位置信息将每个接收符号再定位到IFHT单元的输入；c)输入该再配置的符号以对于该符号执行IFHT；和d)输出作为解码信号、具有从通过执行IFHT获得的结果值之中最大的相关值的该分组码的代码字。
按照本发明的另一个方面，提供了一种用于利用具有k行和n列的分组码生成矩阵信息来解码n个接收符号的方法，包括步骤：对于在该分组码生成矩阵中的n列计算符号位置；和在该计算的符号位置上累加和再定位该n个接收符号。
附图说明
从下面结合伴随的附图的详细说明中，本发明的上述和其他的目的、特点以及优势将更加清晰可见，其中：
图1是一个举例说明使用常规的相关器的软判定解码装置的内部结构的方框图；
图2是一个举例说明使用常规的IFHT的带有串行结构的软判定解码装置的内部结构的方框图；
图3是一个举例说明使用常规的IFHT单元的带有并行结构的软判定解码装置的内部结构的方框图；
图4是一个示意地举例说明执行常规的IFHT的处理过程的图；
图5是一个举例说明软判定解码装置的内部结构的方框图，其利用IFHT单元解码常规的穿孔的里德-马勒码；
图6是一个举例说明软判定解码装置的内部结构的方框图，其利用IFHT单元解码常规的重复的里德-马勒码；
图7是举例说明按照本发明第一个实施例的使用IFHT单元的软判定解码装置的内部结构的方框图；
图8是示意地举例说明由在图7中举例说明的控制器700处理的符号位置信息判定处理和由符号安置单元720处理的符号再定位处理的图；
图9是一个举例说明在图7举例说明的符号安置单元720的内部结构的图；
图10是举例说明按照本发明第二个实施例的使用IFHT单元的软判定解码装置的内部结构的方框图；和
图11是示意地举例说明由在图10中举例说明的控制器1000处理的符号位置信息判定处理和由符号安置单元1020处理的符号再定位处理的图。
具体实施方式
在下文中将参考伴随的附图详细地描述几个本发明的优选实施例。在下面本发明的描述中，当其可能造成本发明的主题内容相当不清楚的时候，在此处结合的已知功能和结构的详细说明将被省略。
如上所述，使用逆快速哈达马变换单元(IFHT单元)的软判定解码具有与使用相关器的软判定解码相同的软判定性能。但是，使用该IFHT单元的软判定解码比按照相关器的相关性实现具有更小的运算数量(需要更少的实际运算)，从而将运算处理的负荷减到最小。但是，因为使用该IFHT单元的软判定解码仅仅适用于分组码，其中生成矩阵包括沃尔什码的基数，即使其具有优于使用相关器的软判定解码的性能，使用该IFHT单元的软判定解码不能被经常地使用。
因此，本发明提出了一种通过利用该IFHT单元甚至用于分组码也能执行软判定解码来最大化解码性能的方案，其生成矩阵不包括沃尔什码的基数。
在描述该IFHT的特性之前，如在现有技术中所描述的，将再次描述包括沃尔什码的基数的该分组码，也就是里德-马勒码。(n，k)里德-马勒码，例如，(8，3)里德-马勒码与在现有技术中描述的表1是相同的。在此处，k表示输入信息比特的长度，和n(2k)表示输出块的长度。也就是说，如表1所示，当输入3比特的信息比特的时候，可以产生的(8，3)里德-马勒码的代码字的数目是23(即，8个)。当信息比特是000的时候，产生代码字“00000000”，当信息比特是001的时候，产生代码字“01010101”，当信息比特是010的时候，产生代码字“00110011”，当信息比特是011的时候，产生代码字“01100110”，当信息比特是100的时候，产生代码字“00001111”，当信息比特是101的时候，产生代码字“01011010”，当信息比特是110的时候，产生代码字“00111100”，和当信息比特是111的时候，产生代码字“01101001”。当(8，3)里德-马勒码的每个代码字实际上通过一种方法调制的时候，例如BPSK方法，分别地对应于+1和-1的数字数据0和1被在空中传送。
当可以从(8，3)里德-马勒码产生的所有的代码字被通过BPSK方法调制的时候，该代码字“00000000”被调制为++++++++，该代码字“01010101”被调制为+-+-+-+-，该代码字“00110011”被调制为++--++--该代码字“01100110”被调制为+--++--+，该代码字“00001111”被调制为++++----，该代码字“01011010”被调制为+-+--+-+，该代码字“00111100”被调制为++----++，和该代码字“01101001”被调制为+--+-++-。此外，当可以从(8，3)里德-马勒码产生的每个代码字被通过BPSK方法调制的时候，该调制分量如同下面在表3中所示。
表3
    +     +     +     +     +     +     +     +
    +     -     +     -     +     -     +     -
    +     +     -     -     +     +     -     -
    +     -     -     +     +     -     -     +
    +     +     +     +     -     -     -     -
    +     -     +     -     -     +     -     +
    +     +     -     -     -     -     +     +
    +     -     -     +     -     +     +     -
在表3中，第一行对应于代码字“00000000”的BPSK调制分量，第二行对应于代码字“01010101”的BPSK调制分量，第三行对应于代码字“00110011”的BPSK调制分量，第四行对应于代码字“01100110”的BPSK调制分量，第五行对应于代码字“00001111”的BPSK调制分量，第六行对应于代码字“01011010”的BPSK调制分量，第七行对应于代码字“00111100”的BPSK调制分量，和第八行对应于代码字“01101001”的BPSK调制分量。
在下文中将参考图5描述一个处理过程，通过该过程对穿孔的里德-马勒码，也就是说，(n-t，k)里德-马勒码，执行IFHT，例如，通过(8，3)里德-马勒码的预先确定的2比特穿孔而获得的(6，3)里德-马勒码。在此处，t表示穿孔的比特的数目。
图5是一个举例说明软判定解码装置的内部结构的方框图，该软判定解码装置利用IFHT单元解码常规的穿孔的里德-马勒码。
在描述图5之前，(6，3)里德-马勒码是通过将参考表1描述的(8，3)里德-马勒码的每个代码字在前的两个比特穿孔获得的。(6，3)里德-马勒码在下面表4中示出。
表4
  信息比特   代码字
  000   000000
  001   010101
  010   110011
  011   100110
  100   001111
  101   011010
  110   111100
  111   101001
此外，当可以从(6，3)里德-马勒码产生的每个代码字被通过BPSK方法调制的时候，该调制分量如在表5中所示。
表5
+ + + + + +
    +     -     +     -     +     -
    -     -     +     +     -     -
    -     +     +     -     -     +
    +     +     -     -     -     -
    +     -     -     +     -     +
    -     -     -     -     +     +
    -     +     -     +     +     -
参考图5，接收信号r是从中(6，3)里德-马勒码中获得，噪声和干扰被插入其中，并且该接收信号r可以表示为r＝r1r2r3r4r5r6。该接收信号r被传送给0插入器511。该0插入器511输入该接收信号r，将0插入预先确定的位置，然后输出该插入结果给IFHT单元513。在此处，该0插入器511将0插入一个位置中，在发送侧中(8，3)中的里德-马勒码中在该位置上的一个比特被穿孔，并且穿孔位置相关的信息是发送侧和接收侧已知的。
该IFHT单元513输入从0插入器511输出的信号，对该信号执行IFHT，并且将该结果输出给比较器/选择器515。该比较器/选择器515将从该IFHT单元513输出的所有IFHT结果值进行比较，并且选择一个具有最大相关值的代码字，以确定该选择的代码字为从该发送侧发送的代码字。因此，对应于从比较器/选择器515输出的代码字的信息比特被恢复为原始信息比特。因为该IFHT实施过程已经在现有技术中参考图4描述了，其更详细的说明将被省略。
因此，在通过该IFHT对穿孔的(n-t，k)里德-马勒码执行软判定解码的过程中，当将“0”插入设置在(n，k)里德-马勒码中的穿孔位置上的比特，并且通过IFHT对该(n，k)里德-马勒码执行软判定解码的时候获得相同的结果。此外，对于在(n-t，k)里德-马勒码中的该软判定解码，需要与用于该(n，k)里德-马勒码相同数量的运算。
如上所述，已经参考图5描述了对于该穿孔里德-马勒码的IFHT实现，也就是说，(n-t，k)里德-马勒码。在下文中将参考图6描述一个处理过程，通过该处理过程对重复的里德-马勒码执行该IFHT，也就是说，(n+t，k)里德-马勒码，例如，通过重复该(8，3)里德-马勒码的预先确定的2个比特获得的(10，3)里德-马勒码。在此处，t表示重复的比特的数目。
图6是一个举例说明软判定解码装置的内部结构的方框图，该软判定解码装置用于利用IFHT单元解码常规的重复的里德-马勒码。
但是，在描述图6之前，该(10，3)里德-马勒码是通过重复参考表1描述的该(8，3)里德-马勒码的每个代码字的在前两个比特获得的。(10，3)里德-马勒码在下面的表6中示出。
表6
  信息比特   代码字
  000   0000000000
    001     0101010101
    010     0011001100
    011     0110011001
    100     0000111100
    101     0101101001
    110     0011110000
    111     0110100101
此外，当可以从(10，3)里德-马勒码产生的每个代码字被通过BPSK方法调制的时候，该调制分量如在表7中所示。
表7
    +     +     +     +     +     +     +     +     +     +
    +     -     +     -     +     -     +     -     +     -
    +     +     -     -     +     +     -     -     +     +
    +     -     -     +     +     -     -     +     +     -
    +     +     +     +     -     -     -     -     +     +
    +     -     +     -     -     +     -     +     +     -
    +     +     -     -     -     -     +     +     +     +
    +     -     -     +     -     +     +     -     +     -
参考图6，接收信号r是从(10，3)里德-马勒码中获得的信号，噪声和干扰被插入其中。该接收信号r表示为r＝r1r2r3r4r5r6r7r8r9r10。该接收信号r被传送给累加器611。该累加器611累加来自传送的接收信号r的最低有效位(LSB)的2个比特和来自传送的接收信号r的最高有效位(MSB)的2个比特，并且输出该累加的结果给IFHT单元613。在此处，该累加器611在发送侧累加在(8，3)里德-马勒码中的重复位置上的比特，并且重复位置相关的信息是该发送侧和接收侧已知的。
该IFHT单元613输入从累加器611输出的信号，对该信号执行IFHT，并且将该结果输出给比较器/选择器615。该比较器/选择器615将从该IFHT单元613输出的所有IFHT结果值进行比较，并且选择一个具有最大相关值的代码字，以确定该选择的代码字为从该发送侧发送的代码字。因此，对应于从比较器/选择器615输出的代码字的信息比特被恢复为原始信息比特。因为该IFHT实施过程已经在现有技术中被参考图4描述，其更详细的说明将被省略。
因此，通过经由该IFHT对该重复的(n+t，k)里德-马勒码执行软判定解码，通过累加在该(n，k)里德-马勒码中的在重复的位置上的比特，并且通过该IFHT对该(n，k)里德-马勒码执行软判定解码获得相同的结果。此外，对于在(n+t，k)里德-马勒码中的该软判定解码，需要与用于该(n，k)里德-马勒码相同数量的运算。
如上所述，当该里德-马勒码是穿孔型里德-马勒码的时候，0被插入进穿孔位置中并且执行IFHT。此外，当该里德-马勒码是重复型里德-马勒码的时候，累加该重复的比特并且执行IFHT。以这些方法，可以执行该软判定解码。
以上的描述采用了一个例子，其中掩码没有施加于该里德-马勒码。但是，当掩码被施加于该里德-马勒码的时候，考虑到该掩码在现有技术中的描述，与在应用该IFHT的情况下相同的运算被执行。
本发明在一个里德-马勒码的预定比特被穿孔、重复或者掩码的假设的时候，提供了一种利用如上所述的IFHT特性对具有预定数量的信息比特和预定数量的块比特的分组码执行软判定解码的方法。
图7是举例说明按照本发明第一个实施例的使用IFHT单元的软判定解码装置的内部结构的方框图。参考图7，按照本发明第一个实施例的软判定解码装置包括控制器700、掩码乘法器710、符号安置单元720、IFHT单元730和比较器/选择器740。此外，假定生成矩阵与等式3的矩阵是相同的，该生成矩阵被应用于描述如下的本发明的第一个实施例和本发明的第二个实施例中的发送的或者接收的分组码。
等式3
G = 10010000101 10100100001 00101100000 01001011110 00011000010 11000001010
该生成矩阵是一个6×11矩阵，并且当应用等式3中的该生成矩阵的时候，产生一个(11，6)分组码。此外，假定从该生成矩阵G的六个基数之中，从第一行到第四行的四个位置高的基数被用作一个IFHT输入，并且不同于该四个位置高的基数的两个位置低的基数，也就是说第五和第六行的基数被用作掩码基数。因此，因为仅四个基数被用作该IFHT输入，用于相关(11，6)分组码的该IFHT的输入大小是16(24)。在本发明的第一个实施例中，发送侧和接收侧两者彼此识别该IFHT大小信息和生成矩阵信息。
此外，如上所述，从发送侧发送的(11，6)分组码被在接收侧以具有噪声和干扰的接收信号r的形式接收。接收信号r可以表示为r＝r1r2r3r4r5r6r7r8r9r10r11，这里r1至r11每个称为接收符号。
该接收信号r被传送给该掩码乘法器710。该掩码乘法器710将接收信号r乘以一个从控制器700输出的掩码Mi，并且输出乘法运算结果给该符号安置单元720。该控制器700从接收侧的主控制器(未示出)接收IFHT大小信息和与该生成矩阵有关的生成矩阵信息，并且利用接收的生成矩阵信息和IFHT大小信息产生一个掩码Mi和符号位置信息。该控制器700分别地输出所产生的掩码Mi和符号位置信息给该掩码乘法器710和该符号安置单元720。在此处，因为假定该生成矩阵的两个位置低的基数被用作该掩码基数，该控制器700分别地定义该生成矩阵的第五行和第六行为掩码基数m1和m2。因此，被用作掩码的掩码基数是m1基数、m2基数，以及m1基数和m2基数的异或(在下文中被称为m1m2)。
此外，因为按照本发明第一个实施例的软判定解码装置具有一种串行结构，另外施加一个全1掩码，以便当实际上没有施加掩码的时候和当施加该掩码的时候，不变地考虑硬件操作。也就是说，该控制器700输出全1掩码给该掩码乘法器710，使得本发明允许考虑实际上没有掩码的结构，以及具有掩码的相同的硬件结构。m1掩码基数、m2掩码基数和异或掩码基数(m1m2)分别地通过BPSK方法调制以便用作掩码。
如在现有技术中描述的，因为数字数据是通过BPSK方法调制的，数字数据0对应于+1，并且数字数据1对应于-1。此外，如在现有技术中描述的，当没有应用该掩码的时候，控制器700不输出全1掩码，并且可以绕过该掩码乘法器710的操作。
如在现有技术中描述的，使用IFHT的该软判定解码装置可以具有串行结构或者并行结构。在串行结构中，该掩码Mi被顺序地处理。但是，在并行结构中，该掩码Mi被在相同的时刻同时处理。
在本发明中，为了描述方便起见，仅仅描述了具有串行结构的软判定解码装置，但是本发明可以应用于具有并行结构的软判定解码装置。
该符号安置单元720输入从掩码乘法器710输出的信号(即，接收信号r)，按照由控制器700提供的符号位置信息再定位构成该接收信号r的符号的位置，并且输出该接收信号r给该IFHT单元730。在下面将更详细说明由该控制器700处理的符号位置信息判定和由符号安置单元720处理的符号再定位的描述。
主控制器发送IFHT大小信息给控制器700和IFHT单元730。该IFHT单元730按照从主控制器发送的该IFHT大小信息构成该IFHT的输入和具有相应的级的该IFHT。此外，该IFHT单元730对于从该符号安置单元720输出的信号执行IFHT，以输出执行结果给该比较器/选择器740。该比较器/选择器740将从该IFHT单元730输出的所有IFHT结果值互相比较，选择一个具有最大相关值的代码字，并且确定该选择的代码字为从发送侧发送的代码字。因此，对应于从比较器/选择器740输出的代码字的信息比特被恢复为原始信息比特。
图8是示意地举例说明由控制器700处理的符号位置信息判定处理和由符号安置单元720处理的符号再定位处理的图。参考图8，因为假定从在等式3中的该生成矩阵的第一行到第四行的四个位置高的基数被用于该IFHT的输入，作为该IFHT单元730的输入需要十六个(24)输入。在此处，该IFIT单元730的输入的数目是从0至15的十六个。在下面的描述中，为了方便起见，对应于0的输入被称作第0个输入，并且对应于15的输入被称作第15个输入。实际上，该第0个输入是该IFHT单元730的第一个输入，并且该第15个输入是该IFHT单元730的第16个输入。
在下文中将描述一个处理过程，通过该过程该控制器700确定构成该接收信号r的每个符号(即，r1、r2、r3、r4、r5、r6、r7、r8、r9、r10、r11)的符号位置信息，以便考虑接收信号r(即，r1r2r3r4r5r6r7r8r9r10r11)作为该IFHT单元730的输入。
该控制器700确定该符号位置，通过其该接收信号r的每个符号以常规的顺序(即，从r1到r11的顺序)对应于该IFHT单元730的输入。该控制器700仅选择该生成矩阵的第一列的四个位置高的比特，产生一个二进制序列0011，其中第一行的元素被采用为LSB，并且第四行的元素被采用为MSB，并且将该二进制序列0011转换为十进制数。当该二进制序列0011被转换为十进制数的时候，获得数字3。因此，该控制器700以这样的方式确定该符号位置，即，该接收信号r的第一个符号r1可以被设置在该IFHT单元730的第三个输入输入上，该IFHT单元730具有16(24)个输入大小(即，从0到15)。
接下来，该控制器700仅选择该生成矩阵的第二列的四个位置高的比特，产生一个二进制序列1000，其中第一行的元素被采用为LSB，并且第四行的元素被采用为MSB，并且将二进制序列1000转换为十进制数。当该二进制序川1000被转换为十进制数的时候，获得数字8。因此，该控制器700以这样的方式确定该符号位置，即，该接收信号r的第二个符号r2可以被设置在该IFHT单元730的第八个输入输入上。
此外，该控制器700仅选择该生成矩阵的第三列的四个位置高的比特，产生一个二进制序列0110，其中第一行的元素被采用为LSB，并且第四行的元素被采用为MSB，并且将二进制序列0110转换为十进制数。当该二进制序列0110被转换为十进制数的时候，获得数字6。因此，该控制器700以这样的方式确定该符号位置，即，该接收信号r的第三个符号r3可以被设置在该IFHT单元730的第六个输入输入上。以前述的方式，该控制器700以这样的方式确定该符号位置，即，该接收信号r的第四个符号r4至第十一个符号r11被设置在该IFHT单元730的相应的输入输入上。
更具体地说，如在图8中举例说明的，该控制器700以这样的方式确定该接收信号r的第一个符号r1至第十一个符号r11的符号位置，即，该接收信号r的第一个符号r1被设置在该IFHT单元730的第三个输入输入上，该接收信号r的第二个符号r2被设置在该IFHT单元730的第八个输入输入上，该接收信号r的第三个符号r3被设置在该IFHT单元730的第六个输入输入上，该接收信号r的第四个符号r4被设置在该IFHT单元730的第一个输入输入上，该接收信号r的第五个符号r5被设置在该IFHT单元730的第十二个输入输入上，该接收信号r的第六个符号r6被设置在该IFHT单元730的第六个输入输入上，该接收信号r的第七个符号r7被设置在该IFHT单元730的第八个输入输入上，该接收信号r的第八个符号r8被设置在该IFHT单元730的第八个输入上，该接收信号r的第九个符号r9被设置在该IFHT单元730的第九个输入上，该接收信号r的第十个符号r10被设置在该IFHT单元730的第八个输入上，和该接收信号r的第十一个符号r11被设置在该IFHT单元730的第三个输入上，
因为该接收信号r的第一个符号r1和第十一个符号r11具有相同的十进制数(即，3)，该控制器700以这样的方式确定该符号位置，即，第一个符号r1与第十一个符号r11相加，并且r1+r11被设置在该IFHT单元730的第三个输入上。此外，因为该接收信号r的第三个符号r3和第六个符号r6具有相同的十进制数(即，6)，该控制器700以这样的方式确定该符号位置，即，第三个符号r3与第六个符号r6相加，并且r3+r6被设置在该IFHT单元730的第六个输入上。同样地，因为该接收信号r的第二个符号r2、第七个符号r7、第八个符号r8和第十个符号r10具有相同的十进制数(即，8)，该控制器700以这样的方式确定该符号位置，即，第二个符号r2、第七个符号r7、第八个符号r8和第十个符号r10被彼此相加，并且r2+r7+r8+r10被设置在该IFHT单元730的第八个输入上。
该控制器700按照所确定的符号位置产生该符号位置信息，以将产生的符号位置信息输出给该符号安置单元720。该符号安置单元720按照从控制器700输出的符号位置信息再定位该接收信号r的每个符号给IFHT单元730的输入。
在下文中将描述一个处理过程，通过该处理过程该控制器700产生符号位置信息。该生成矩阵是一个k×n矩阵。此外，假定来自该生成矩阵的k个基数的(k-m)个位置高的基数被用作供执行IFHT的IFHT输入，并且不同于该(k-m)个位置高的基数的其他的m个位置低的基数被用作掩码基数。
一个按照该生成矩阵产生的(n，k)分组码被在接收侧在一个信道上以具有噪声和干扰的接收信号r的形式接收，并且该接收信号r通过一个表达式r＝r1r2...r(n-1)rn来表示。该控制器700在顺序地从第一列到第n列的全部n列的每个中仅选择从第一行到第(k-m)行的位置高的行的(k-m)个比特，产生二进制序列，其中在第一行的元素被采用为LSB，并且在第(k-m)行中的元素被采用为MSB，并且转换产生的二进制序列的每个为十进数。然后，该控制器700以这样的方式确定符号位置，即，该接收信号r的第一个符号r1到第n个符号rn被顺序地设置在该IFHT单元730的对应于转换的十进数的输入上，该IFHT单元730具有2(k-m)个输入。在此处，该IFHT单元730的输入的数目是从0到(2k-m-1)个的2(k-m)个，对应于0的输入被称作第0个输入，并且对应于(2k-m-1)的输入被称作第(2k-m-1)个输入。但是，实际上，该第0个输入是该IFHT单元730的第一个输入，并且该第(2k-m-1)个输入是该IFHT单元730的第2k-m个输入。此外，当第i个列和第j个列彼此之间具有相同的十进制数值“a”的时候，该控制器700以这样的方式确定符号位置，即，符号ri+rj被设置在该IFHT单元730的第a个输入，该符号ri+rj是通过将该接收信号r的第i个符号ri增加给该接收信号r的第j个符号rj获得的。
图9是一个举例说明在图7中举例说明的符号安置单元720的内部结构的图。该符号安置单元720按照从控制器700输出的符号位置信息，再定位从掩码乘法器710输出的该信号的每个符号，并且将该信号提供为该IFHT单元730的输入。该符号安置单元720包括开关901，2k-m个加法器911、921、931、...、941，2k-m个存储器913、923、933、...、943，和2k-m个开关915、925、935、...、945。在此处，2k-m个存储器913、923、933、...、943的每个被初始化为0。一个输入信号，也就是说该掩码乘法器710的输出信号和符号位置信息被输入给该符号安置单元720。在下文中，为了方便描述起见，作为一个例子将描述一种情况，其中该掩码乘法器710使用全1的掩码。但是，当应用全1的掩码的时候，获得与当实际上没有应用全1的掩码的时候相同的结果。当应用该掩码Mi的时候，在该掩码乘法器710中仅掩码值乘以该接收信号r。因此，执行与当没有应用该掩码Mi的时候相同的符号再定位处理过程。
因为假定该全1的掩码已经施加于该接收信号r，从该掩码乘法器710输出的信号是与该接收信号r相同的。如上所述，该接收信号r是r1r2r3r4r5r6r7r8r9r10r11。当该接收信号r被输入给该符号安置单元720的时候，该开关901按照由该控制器700提供的符号位置信息将该接收信号r的每个接收符号连接到相应的加法器。例如，如在图8中描述的，因为该接收符号r4的符号位置信息是十进数的1，开关901将该r4连接到设置在存储器M1 923前面的加法器921。因此，该开关901将每个接收符号连接到设置在相应的存储器的前面的每个加法器。2k-m个加法器911、921、931、...、941的每个将由开关901连接的信号增加给从2k-m个存储器913、923、933、...、943的每个反馈的信号，并且输出该相加的信号给2k-m个存储器913、923、933、...、943的每个。在此处，每当信号被输入时，2k-m个存储器913、923、933、...、943的每个将经由反馈回路输入的该信号增加给一个现有的存储信号，并且存储一个最近更新的信号。因此，当开关901没有连接到设置在2k-m个存储器913、923、933、...、943的每个前面上的2k-m个加法器911、921、931、...、941的每个的时候，因为不存在最新的输入信号，2k-m个存储器913、923、933、...、943的每个保持现有存储的信号完好。
接下来，当已经完成对于该接收信号r的每个接收符号的符号再定位的时候，该符号安置单元720控制2k-m个开关915、925、935、...、945的每个的切换，使得该信号被顺序地输入给该IFHT单元730，该信号其已经被从存储器M0 913存储到存储器M2 k -1 943。也就是说，连接到该存储器M0 913的开关915被首先连接到该IFHT单元730。以这种方法，连接到该存储器M2 k -1 943的开关945被最后连接到该IFHT单元730。然后，该IFHT单元730顺序地输入从存储器M0 913到存储器M2 k -1 943存储的信号，以对于该输入信号执行IFHT。
在图9中，已经描述了一种结构，其中2k-m个存储器913、923、933、...、943的每个被连接到2k-m个开关915、925、935、...、945的每个。但是，代替该2k-m个开关915、925、935、...、945，可以使用一个并行-串行转换器。也就是说，该并行-串行转换器对于从2k-m个存储器913、923、933、...、943输出的2k-m个并行输入执行串行转换，以便首先设置该存储器M0 913的输出信号，并且输出该转换的信号给该IFHT单元730。
此外，该IFHT单元730具有最大2k-m个输入，并且对于一个利用2h个输入的h(h≤k)执行h个级的运算。在此处，该IFHT单元730的输入的数目可以被预置，或者可以根据情况自适应地改变。该IFHT单元730考虑运算量来确定输入的数目。也就是说，如上所述，在解码(n，k)分组码的过程中，该IFHT单元730需要2hlog22h个加处理的运算量。当考虑到此点的时候，因为当输入的数目被减到最小时该IFHT单元730具有最小运算量，所以该IFHT单元730可变地确定具有最小运算量的输入的数目。在下文中将描述一个处理过程，通过该处理过程该IFHT单元730确定输入的数目。
当该IFHT单元730的输入的数量2h被确定的时候，在该解码装置中使用的掩码函数的数目是2k-h个。因此，该解码装置的总的运算量被确定。在此处，该解码装置的运算量是相对于所有”h”的(0，h，k)计算的。一个从该“h”之中具有最小运算量的“h”的值被确定，以便该IFHT单元730的输入的数目被确定为2h。当该解码装置的总的运算量被按照该“h”的值考虑的时候，一部分由该掩码函数与其相乘，并且执行该IFHT的一部分占用该解码装置的总的运算量的大部分。在此处，考虑到用于在一个具有n个比特长度的输入信号和一个掩码之间的乘法运算的运算量，需要n个乘法运算和(n-1)个加法运算。按照该假设，根据该“h”的值，2k-h个掩码被使用。当该2k-h个掩码乘以该输入信号的时候，总的运算量是2k-h×n个乘法运算处理和2k-h×(n-1)个加处理。此外，因为在一个IFHT单元中的运算量需要2hlog22h(h·2h)个加法，并且在整个解码装置中IFHT运算被执行和该掩码的数目一样多的次数，在整个解码装置中用于该IFHT运算的该运算量是h·2h(h·2h×2k-h)。因此，该解码装置按照变量“h”的值的总的运算量是2k-h×n个乘法运算处理和(n-1)·2k-h+·2k个加处理。
当假定该乘法运算处理具有与该加处理相同的运算复杂度的时候，总的运算量是(2n-1)·2k-h+h·2k{n·2k-h+(n-1)·2k-h+h·2k}。因此，在该解码装置中确定该IFHT单元的输入的数目的过程中，该IFHT单元730按照所有可能的”h”的(0，h，k)来计算所有的运算量值，选择具有最小运算量的“h”，并且确定该IFHT的输入的数目(即，大小)。
在本发明的第一个实施例中，已经描述了用于当主控制器提供该IFHT大小信息和生成矩阵信息的时候的软判定解码。在下文中将描述用于当该主控制器仅仅提供生成矩阵信息的时候的软判定解码。
图10是举例说明按照本发明第二个实施例的使用IFHT单元的软判定解码装置的内部结构的方框图。参考图10，按照本发明第二个实施例的该软判定解码装置包括控制器1000、掩码乘法器1010、符号安置单元1020、IFHT单元1030和比较器/选择器1040。此外，假定在本发明的第二个实施例中施加于收发的分组码中的生成矩阵与在等式3中的该矩阵是相同的。在等式3中的该生成矩阵是一个6×11矩阵，并且当应用等式3中的该生成矩阵的时候，产生(11，6)分组码。该控制器1000从接收侧的主控制器(未示出)接收与该生成矩阵有关的生成矩阵信息，并且利用接收的生成矩阵信息产生一个掩码Mi、符号位置信息和IFHT大小信息。因此，在由该软判定解码装置的控制器执行的操作方面，在本发明的第一个实施例和本发明的第二个实施例之间存在着差别。也就是说，在本发明的第一个实施例中，该控制器700从该主控制器接收该生成矩阵信息和该IFHT大小信息，以确定该掩码Mi和该符号位置信息，如在图7中描述的。但是，在本发明的第二个实施例中，该控制器1000只从该主控制器接收生成矩阵信息，以产生该掩码Mi、该符号位置信息和该IFHT大小信息。
该控制器1000利用从该主控制器接收的该生成矩阵信息来确定该IFHT单元1030的输入的数目，也就是说，确定被用作该IFHT单元1030的输入的基数的数目。在下文中将描述一个处理过程，通过该处理过程该控制器1000确定该IFHT单元1030的输入的数目。
当该IFHT单元730的输入的数量2h被确定的时候，在该解码装置中使用的掩码函数的数目是2k-h个。因此，该解码装置的总的运算量被确定。在此处，该解码装置的运算量是相对于所有”h”的(0，h，k)计算的。从该“h”之中确定具有最小运算量的“h”的值，以便确定该IFHT单元730的输入的数目为2h个。当该解码装置的总的运算量被按照该预定变量“h”的值考虑的时候，一部分与该掩码函数相乘，并且执行IFHT的一部分占用该解码装置的总的运算量的大部分。在此处，考虑到用于在一个具有n个比特长度的输入信号和一个掩码之间的乘法运算的运算量，需要n个乘法运算和(n-1)个加法运算。按照该假设，根据该“h”的值，使用2k-h个掩码。当该2k-h个掩码乘以该输入信号的时候，总的运算量是2k-h×n个乘法运算处理和2k-h×(n-1)个加处理。此外，因为在一个IFHT单元中的运算量需要2hlog22h(h·2h)个加法，并且在整个解码装置中IFHT操作被执行的次数和该掩码的数目一样多，在整个解码装置中用于该IFHT操作的该运算量是h·2k(h·2h×2k-h)。因此，该解码装置按照变量“h”的值的总的运算量是2k-h×n个乘法运算处理和(n-1)·2k-h+h·2k个加处理。
当假定该乘法运算处理具有与该加处理相同的操作复杂度的时候，总的运算量是(2n-1)·2k-h+h·2k{n·2k-h+(n-1)·2k-h+h·2k}。因此，在该解码装置中确定该IFHT单元的输入的数目的过程中，该IFHT单元1030按照所有可能的”h”的(0，h，k)来计算所有的运算量值，选择具有最小运算量的“h”，并且确定该IFHT的输入的数目(即，大小)。
当执行IFHT的时候，该控制器1000考虑运算量、系统复杂程度和IFHT执行时间等等，并且确定该IFHT的输入的数目。也就是说，该控制器1000确定具有最小运算量的数目、最小系统复杂程度和最小IFHT执行时间的数目作为该IFHT输入的数目。例如，当该生成矩阵是k×n矩阵的时候，(n，k)分组码被从该k×n矩阵产生。当来自该k×n矩阵的k个基数的一个基数被用作该IFHT的输入，并且来自该k×n矩阵的k个基数的(k-1)个基数被用作掩码基数的时候，对于在该IFHT中的21个输入在一个级中执行运算，并且对于总计2k-1个掩码基数重复地执行该软判定解码。
在图10中，假定从在等式3中的该生成矩阵的六个基数中，从第一行到第三行的三个位置高的基数被用作供执行IFHT的IFHT输入，并且不同于三个位置高的基数的其他的三个位置低的基数，也就是说，第四行和第六行的基数被用作掩码基数。该控制器1000输出对应于该确定的掩码基数的该掩码Mi给该掩码乘法器1010，按照该确定的该IFHT的输入数目来确定接收信号r的每个接收符号的符号位置信息，从而输出该符号位置信息给该符号安置单元1020。此外，该控制器1000输出该IFHT大小信息给该符号安置单元1020和该IFHT单元1030。
在此处，因为假定该生成矩阵的三个位置低的基数被用作该掩码基数，该控制器1000分别地定义该生成矩阵的第四行和第六行为第一掩码基数m1至第三掩码基数m3。因此，用作掩码的掩码基数是m1基数、m2基数，m1基数和m2基数的异或(在下文中被称为m1m2)，m1基数和m3基数的异或(在下文中被称为m1m3)，m2基数和m3基数的异或(在下文中被称为m2m3)，和m1基数、m2基数和m3基数的异或(在下文中被称为m1m2m3)。
此外，因为按照本发明第二个实施例的软判定解码装置具有一种串行结构，另外施加一个全1掩码，以便当实际上没有施加掩码的时候和当施加该掩码的时候不变地考虑硬件操作。也就是说，该控制器1000输出全1掩码给该掩码乘法器1010，使得本发明允许考虑实际上没有掩码的结构，以及具有掩码的相同的硬件结构。通过BPSK方法分别地调制m1掩码基数、m2掩码基数以及异或掩码基数(m1m2)、异或(m1m3)、异或(m2m3)以及异或(m1m2m3)、m2基数以及m3基数，以用作掩码。
如在现有技术中描述的，因为数字数据是通过BPSK方法调制的，数字数据0对应于+1，并且数字数据1对应于-1。此外，如在现有技术中描述的，当没有应用该掩码的时候，控制器1000不输出全1掩码，并且可以绕过该掩码乘法器1010的操作。
如在现有技术中描述的，使用IFHT的该软判定解码装置可以具有串行结构或者并行结构。在本发明中，因为为了描述方便起见，仅仅描述了具有串行结构的软判定解码装置，但是在图10中的该软判定解码装置还具有并行结构。因此，在假定最初已经应用全1掩码的情况下，当该接收信号r被接收的时候，该控制器1000输出全1掩码给该掩码乘法器1010。该掩码乘法器1010将接收信号r乘以该全1掩码，并且输出乘法运算结果给该符号安置单元1020。该符号安置单元1020输入从掩码乘法器1010输出的信号(即，接收信号r)，按照由控制器1000提供的符号位置信息再定位构成该接收信号r的符号的位置，并且输出该接收信号r给该IFHT单元1030。
该IFHT单元1030按照从控制器1000发送的该IFHT大小信息构成该IFHT的输入和具有相应的级的该IFHT。此外，该IFHT单元1030对于从该符号安置单元1020输出的信号执行IFHT，以输出执行结果给该比较器/选择器1040。该比较器/选择器1040将从该IFHT单元1030输出的所有IFHT结果值相互比较，并且选择一个具有最大相关值的代码字。因此，该比较器/选择器1040确定该选择的代码字为从发送侧发送的代码字。因此，对应于从比较器/选择器1040输出的代码字的信息比特被恢复为原始信息比特。
图11是示意地举例说明由控制器1000处理的符号位置信息判定处理和由符号安置单元1020处理的符号再定位处理的图。参考图11，因为该控制器1000已经确定从在等式3中的该生成矩阵的第一行到第三行的三个位置高的基数被用于该IFHT的输入，作为该IFHT单元1030的输入，需要八个(23)输入。在此处，该IFHT单元1030的输入的数目是从0至7的八个。在下面的描述中，为了描述的方便起见，对应于0的输入被称作第0个输入，并且对应于7的输入被称作第7个输入。但是，实际上，该第0个输入是该IFHT单元1030的第一个输入，并且该第7个输入是该IFHT单元1030的第八个输入。在下文中将描述一个处理过程，通过该处理过程该控制器1000确定构成该接收信号r的每个符号(即，r1、r2、r3、r4、r5、r6、r7、r8、r9、r10、r11)的符号位置信息，以便考虑该接收信号r(即，r1r2r3r4r5r6r7r8r9r10r11)为该IFHT单元1030的输入。
该控制器1000确定该符号位置，通过该符号位置该接收信号r的每个符号以常规的顺序(即，从r1到r11的川页序)对应于该IFHT单元1030的输入。该控制器1000仅采用该生成矩阵的第一列的三个位置高的比特，产生一个二进制序列011，其中第一行的元素被采用为LSB，并且第三行的元素被采用为MSB，并且将该二进制序列011转换为十进制数。当该二进制序列011被转换为十进制数的时候，获得数字3。因此，该控制器1000以这样的方式确定该符号位置，即，该接收信号r的第一个符号r1可以被设置在该IFHT单元1030的第三个输入上，该IFHT单元1030具有八(23)个输入大小(即，从0到7)。
接下来，该控制器1000仅采用该生成矩阵的第二列的三个位置高的比特，产生一个二进制序列000，其中第一行的元素被采用为LSB，并且第三行的元素被采用为MSB，并且将该二进制序列000转换为十进制数。当该二进制序列000被转换为十进制数的时候，获得数字0。因此，该控制器1000以这样的方式确定该符号位置，即，该接收信号r的第二个符号r2可以被设置在该IFHT单元1030的第0个输入上。
此外，该控制器1000仅采用该生成矩阵的第三列的三个位置高的比特，产生一个二进制序列110，其中第一行的元素被采用为LSB，并且第三行的元素被采用为MSB，并且将该二进制序列110转换为十进制数。当该二进制序列110被转换为十进制数的时候，获得数字6。因此，该控制器1000以这样的方式确定该符号位置，即，该接收信号r的第二个符号r3可以被设置在该IFHT单元1030的第6个输入上。
同样地，该控制器1000以这样的方式确定该符号位置，即，该接收信号r的第四个符号r4至第十一个符号r11被设置在该IFHT单元1030的相应的输入上。也就是说，如在图11中举例说明的，该控制器1000以这样的方式确定该接收信号r的第一个符号r1至第十一个符号r11的符号位置，即，该接收信号r的第一个符号r1被设置在该IFHT单元1030的第三个输入上，该接收信号r的第二个符号r2被设置在该IFHT单元1030的第0个输入上，该接收信号r的第三个符号r3被设置在该IFHT单元1030的第六个输入上，该接收信号r的第四个符号r4被设置在该IFHT单元1030的第一个输入上，该接收信号r的第五个符号r5被设置在该IFHT单元1030的第四个输入上，该接收信号r的第六个符号r6被设置在该IFHT单元1030的第六个输入上，该接收信号r的第七个符号r7被设置在该IFHT单元1030的第0个输入上，该接收信号r的第八个符号r8被设置在该IFHT单元1030的第0个输入上，该接收信号r的第九个符号r9可以被设置在该IFHT单元1030的第一个输入上，该接收信号r的第十个符号r10被设置在该IFHT单元1030的第0个输入上，和该接收信号r的第十一个符号r11被设置在该IFHT单元1030的第三个输入上。此外，该控制器1000按照该确定的符号位置将该符号位置信息输出给该符号安置单元1020。
因为该接收信号r的第二个符号r2、第七个符号r7、第八个符号r8和第十个符号r10具有相同的十进制数(即，0)，该控制器1000以这样的方式确定该符号位置，即，第二个符号r2、第七个符号r7、第八个符号r8和第十个符号10被彼此相加，并且r2+r7+r8+r10被设置在该IFHT单元1030的第0个输入上。此外，因为该接收信号r的第四个符号r4和第九个符号r9具有相同的十进制数(即，1)，该控制器1000以这样的方式确定该符号位置，即，第四个符号r4被增加给第九个符号r9，并且r4+r9被设置在该IFHT单元1030的第一个输入上。此外，因为该第一个符号r1和第十一个符号r11具有相同的十进制数(即，3)，该控制器1000以这样的方式确定该符号位置，即，第一个符号r1被增加给第十一个符号r11，并且r1+r11被设置在该IFHT单元1030的第三个输入上。此外，因为该第三个符号r3和第六个符号r6具有相同的十进制数(即，6)，该控制器1000以这样的方式确定该符号位置，即，第三个符号r3被增加给第六个符号r6，并且r3+r6被设置在该IFHT单元1030的第六个输入上。
另外，按照本发明的第二个实施例的该符号安置单元1020具有与在图9中举例说明的该符号安置单元720相同的结构，但是该IFHT 1030与该IFHT730相比较具有不同数目的输入。也就是说，该符号安置单元1020具有与在该符号安置单元720中那些不同的连接在该IFHT 1030前面的存储器的数目、连接到该存储器的加法器的数目和连接到该存储器的开关的数目。
如上所述，在这一点上本发明是有益的，即，经由符号再定位对于具有预定的信息比特长度和块长度的分组码来控制执行IFHT，使得可以执行具有最小运算量的软判定解码。此外，在本发明中，被用作该IFHT的输入的基数的数目和被用作掩码的基数的数目按照该分组码的生成矩阵来确定，使得可以执行具有最小运算量、最小系统复杂程度和最小IFHT执行时间的该软判定解码。
此外，在本发明中，如上所述，当对于具有预定的信息比特长度和块长度的分组码执行该软判定解码的时候，该软判定解码是按照该生成矩阵控制的。因此，在这一点上本发明具有优点，即，具有不同的长度的分组码可以通过具有相同的硬件结构的软判定解码来被解码。
虽然参考其的一些优选实施例已经示出和描述了本发明，那些本领域技术人员应理解，不脱离在所附的权利要求中所限定的本发明的精神和范围，可以在其中在形式和细节方面进行各种各样的改变。

Claims (36)

1.一种用于利用分组码生成矩阵信息来解码n个接收符号的装置，该装置包括：
一个控制器，用于利用该分组码生成矩阵信息和用于对n个接收符号执行逆快速哈达马变换IFHT的IFHT大小信息确定用于再定位n个接收符号的每个的符号位置信息；
一个符号安置单元，用于按照由该控制器确定的该符号位置信息来再定位n个接收符号的每个；
一个IFHT单元，用于输入由该符号安置单元再定位的符号以对于该符号执行IFHT；和
一个比较器/选择器，用于输出作为解码信号的、具有从通过执行IFHT获得的结果值之中最大的相关值的分组码的代码字。
2.根据权利要求1的装置，其中该分组码生成矩阵信息表示用于产生该分组码的具有k行和n列的k×n矩阵，并且该IFHT大小信息是用于控制在k×n矩阵中的k-m个位置高的行中基数用作IFHT单元的输入的信息。
3.根据权利要求2的装置，其中该控制器通过顺序地从在第一列至第n列的n个列的每个中，从第一行至第(k-m)行中仅仅选择k-m个元素来顺序地从该k×n矩阵中选择元素，产生二进制序列，在二进制序列中在第一行中的元素被用作最低有效位，并且在第m行中的元素被用作最高有效位，和计算每个产生的二进制序列的十进数，使得该控制器以这样的方式确定该符号位置信息，即，该接收符号的第一个接收符号至第n个接收符号顺序地对应于该IFHT单元的输入，该IFHT单元的输入对应于在从第一列至第n列的n个列中的十进制数。
4.根据权利要求2的装置，其中该装置进一步包括：一个掩码乘法器，用于将该n个接收符号乘以按照预先确定的控制提供的掩码，并且将该乘法运算结果输出给该符号安置单元。
5.根据权利要求4的装置，其中该控制器使用在行排列的、不包括在该k×n矩阵中位置高的k-m行中的基数的、m行中的基数作为掩码基数，并且将这些掩码提供给该掩码乘法器，这些掩码是按照应用于该分组码的调制方法通过调制该掩码基数产生的。
6.根据权利要求3的装置，其中该符号安置单元包括：
一个用于输入该接收符号的开关，并且按照由该控制器提供的该符号位置信息分别地将第一个接收符号至第n个接收符号切换给n个加法器；
n个存储器，分别地连接到从该IFHT单元的第一个输入到第n个输入的n个输入；和
n个具有第一端和第二端的加法器，每个的第一端被连接到该开关，并且每个的第二端被连接到相应的n个存储器的每个。
7.根据权利要求6的装置，其中该符号安置单元进一步包括：
n个开关，该n个开关的每个具有第一端和第二端，第一端连接到该n个存储器的一个，第二端连接到该IFHT单元；
其中当已经完成对于n个接收符号的每个的符号再定位的时候，通过顺序地从连接到该IFHT单元的第一个输入的开关到连接到该IFHT单元的第n个输入的开关，该符号安置单元控制该n个开关顺序地连接到该IFHT单元。
8.根据权利要求6的装置，其中该符号安置单元进一步包括：一个具有第一端和第二端的并串转换器，第一端连接到n个存储器的每个，第二端连接到该IFHT单元；
其中该符号安置单元控制该并串转换器以对于存储在该n个存储器中的信号执行串行转换，并且当已经完成对于n个接收符号的每个的符号再定位的时候，顺序地从连接到该IFHT单元的第一个输入的存储器到连接到第n个输入的存储器，将该转换的信号输出给该IFHT单元。
9.一种用于利用分组码生成矩阵信息来解码包括n个接收符号的分组码的装置，该装置包括：
一个控制器，用于利用该分组码生成矩阵信息确定对n个接收符号执行逆快速哈达马变换IFHT的IFHT大小信息，和用于再定位n个接收符号的每个的符号位置信息；
一个符号安置单元，用于按照由该控制器确定的该符号位置信息来再定位n个接收符号的每个；
一个IFHT单元，用于输入由该符号安置单元再定位的符号以对于该符号执行IFHT；和
一个比较器/选择器，用于输出作为解码信号的、具有从通过执行IFHT获得的结果值之中最大的相关值的该分组码的代码字。
10.根据权利要求9的装置，其中该分组码生成矩阵信息表示k×n矩阵，其具有k行和n列，用于产生该分组码。
11.根据权利要求9的装置，其中当该IFHT被利用该分组码生成矩阵信息执行的时候，该控制器考虑运算量、系统复杂性和IFHT执行时间，并且使用该IFHT大小信息，并且该IFHT大小信息控制在该k×n矩阵中k-m个位置高的行中的基数以被用作该IFHT单元的输入。
12.根据权利要求11的装置，其中该控制器通过顺序地从在第一列至第n列的n个列的每个中，从第一行至第(k-m)行中仅仅选择k-n个位置高的行的m个元素，来顺序地从该k×n矩阵中选择元素，产生二进制序列，二进制序列中在第一行中的元素被用作最低有效位，并且在第m行中的元素被用作最高有效位，和计算每个产生的二进制序列的十进数，使得该控制器以这样的方式确定该符号位置信息，即，该接收符号的第一个接收符号至第n个接收符号顺序地对应于该IFHT单元的输入，该IFHT单元的输入分别地对应于在从第一列至第n列的n个列中的十进制数。
13.根据权利要求11的装置，其中该装置进一步包括一个掩码乘法器，用于将该接收符号乘以按照预先确定的控制提供的掩码，并且用于将该乘法运算结果输出给该符号安置单元。
14.根据权利要求13的装置，其中该控制器使用在行排列的、不包括在该k×n矩阵中在位置高的k-m行中的基数的、m行中的基数，作为掩码基数，并且将这些掩码提供给该掩码乘法器，这些掩码是按照应用于该分组码的调制方法通过调制该掩码基数产生的。
15.根据权利要求12的装置，其中该符号安置单元包括：
一个用于输入该接收符号的开关，并且按照由该控制器提供的该符号位置信息分别地将第一个接收符号至第n个接收符号切换给n个加法器；
n个存储器，分别地连接到从该IFHT单元的第一个输入到第n个输入的n个输入；和
n个具有第一端和第二端的加法器，每个的第一端被连接到该开关，并且每个的第二端被连接到相应的n个存储器的每个。
16.根据权利要求15的装置，其中该符号安置单元进一步包括：
n个开关，该n个开关的每个具有第一端和第二端，第一端连接到该n个存储器的一个，第二端连接到该IFHT单元；
其中当已经完成对于n个接收符号的每个的符号再定位的时候，顺序地从连接到该IFHT单元的第一个输入的开关到连接到该IFHT单元的第n个输入的开关，该符号安置单元控制该n个开关顺序地连接到该IFHT单元。
17.根据权利要求15的装置，其中该符号安置单元进一步包括：
一个具有第一端和第二端的并串转换器，第一端连接到n个存储器的每个，第二端连接到该IFHT单元；
其中该符号安置单元控制该并串转换器以对于存储在该n个存储器中的信号执行串行转换，并且当已经完成对于n个接收符号的每个的符号再定位的时候，顺序地从连接到该IFHT单元的第一个输入的存储器到连接到第n个输入的存储器，将该转换的信号输出给该IFHT单元。
18.一种用于利用分组码生成矩阵信息来解码n个接收符号的方法，该方法包括步骤：
a)利用该分组码生成矩阵信息和用于对n个接收符号执行IFHT的逆快速哈达马变换IFHT大小信息确定供再定位n个接收符号的每个的符号位置信息；
b)按照该确定的符号位置信息将n个接收符号的每个再定位为IFHT单元的输入；
c)输入该再定位的符号以对于该符号执行IFHT；和
d)输出作为解码信号的、具有从通过执行IFHT获得的结果值之中最大的相关值的分组码的代码字。
19.根据权利要求18的方法，其中该分组码生成矩阵信息表示k×n矩阵，其具有k行和n列，用于产生该分组码，该IFHT大小信息是用于控制在k×n矩阵中在k-m个位置高的行中的基数用作IFHT单元的输入的信息。
20.根据权利要求19的方法，其中所述步骤a)包括：
通过在该k×n矩阵中顺序地从在第一列至第n列的n个列的每个中，从第一行至第(k-m)行中仅仅选择k-m个位置高的行的m个元素来从该k×n矩阵中选择元素；
产生二进制序列，二进制序列中在第一行中的元素被用作最低有效位，并且在第(k-m)行中的元素被用作最高有效位；
计算每个产生的二进制序列的十进制数值；和
确定该符号位置信息，使得该接收符号的第一个接收符号至第n个接收符号顺序地对应于该IFHT单元的输入，该IFHT单元的输入对应于在从第一列至第n列的n个列中的十进制数值。
21.根据权利要求19的方法，进一步包括步骤：
将该接收符号乘以按照预先确定的控制提供的掩码；和
再定位这些符号。
22.根据权利要求21的方法，其中该掩码是按照应用于该分组码的调制方法，通过调制在行排列的、不包括在k×n矩阵中在位置高的(k-m)行中的基数的、m行中的基数产生的。
23.一种用于利用分组码生成矩阵信息来解码n个接收符号的方法，该方法包括步骤：
a)利用该分组码生成矩阵信息确定对n个接收符号执行IFHT的逆快速哈达马变换IFHT大小信息，和供再定位n个接收符号的每个的符号位置信息；
b)按照该确定的符号位置信息将n个接收符号的每个再定位为IFHT单元的输入；
c)输入该再定位的符号以对于该符号执行IFHT；和
d)输出作为解码信号的、具有从通过执行IFHT获得的结果值之中最大的相关值的分组码的代码字。
24.根据权利要求23的方法，其中该分组码生成矩阵信息表示k×n矩阵，其具有k行和n列，用于产生该分组码。
25.根据权利要求23的方法，其中当该IFHT被利用该分组码生成矩阵信息执行的时候，该IFHT大小信息是通过考虑运算量、系统复杂程度和IFHT执行时间确定的，并且该IFHT大小信息是用于控制在该k×n矩阵中在(k-m)个位置高的行中的基数用作IFHT单元的输入的信息。
26.根据权利要求25的方法，其中所述步骤a)包括步骤：
通过在该k×n矩阵中顺序地从在第一列至第n列的n个列的每个中，从第一行至第(k-m)行中仅仅选择k-m个位置高的行的m个元素来从该k×n矩阵中选择元素；
产生二进制序列，二进制序列中在第一行中的元素被用作最低有效位，并且在第(k-m)行中的元素被用作最高有效位；
计算每个产生的二进制序列的十进制数值；和
确定该符号位置信息，使得该接收符号的第一个接收符号至第n个接收符号顺序地对应于该IFHT单元的输入，该IFHT单元的输入对应于在从第一列至第n列的n个列中的十进制数值。
27.根据权利要求25的方法，进一步包括步骤：
将该接收符号乘以按照预先确定的控制提供的掩码；和
再定位这些符号。
28.根据权利要求27的方法，其中该掩码是通过按照应用于该分组码的调制方法调制在行排列的、不包括在k×n矩阵中在位置高的k-m行中的基数的、m行中的基数产生的。
29.一种用于利用具有k行和n列的分组码生成矩阵来解码n个接收符号的装置，该装置包括：
一个用于输入n个接收符号，并且计算在分组码生成矩阵中用于n列的符号位置的控制器；和
一个包括加法器的符号安置单元，该加法器用于累加和再定位在该计算的符号位置上的该n个接收符号。
30.根据权利要求29的装置，其中该装置进一步包括：
一个逆快速哈达马变换IFHT单元，用于输入由该符号安置单元累加的符号和对于该符号执行IFHT；和
一个用于解码作为信息比特的n个比特的比较器/选择器，所述n个比特具有从通过执行IFHT获得的结果值之中最大的相关值。
31.根据权利要求30的装置，其中该装置进一步包括一个掩码乘法器，用于将该n个接收符号乘以按照预先确定的控制提供的掩码，并且将该乘法运算结果输出给该符号安置单元。
32.根据权利要求31的装置，其中该控制器使用在行排列的、不包括在该分组码生成矩阵中在位置高的(k-m)行中的基数的、m行中的基数作为掩码基数，，并且将这些掩码提供给该掩码乘法器，这些掩码是按照施加于分组码的调制方法通过调制该掩码基数产生的。
33.一种用于利用具有k行和n列的分组码生成矩阵来解码n个接收符号的方法，该方法包括步骤：
对于在该分组码生成矩阵中的n列计算符号位置；和
在该计算的符号位置上累加和再定位该n个接收符号。
34.根据权利要求33的方法，进一步包括步骤：
输入该累加的符号，和对于该符号执行逆快速哈达马变换IFHT；和
解码作为信息比特的n个比特，所述n个比特具有从通过执行IFHT获得的结果值之中最大的相关值。
35.根据权利要求34的方法，进一步包括步骤：
将该n个接收符号乘以按照预先确定的控制提供的掩码；和
再定位该符号给该计算的符号位置。
36.根据权利要求35的方法，其中该掩码是通过按照施加于分组码的调制方法调制在行排列的、不包括在分组码生成矩阵中在位置高的(k-m)行中的基数的、m行中的基数产生的。
CNA2004800005565A 2003-03-31 2004-03-30 通信系统中用于解码纠错码的装置及其方法 Pending CN1698282A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030020255 2003-03-31
KR1020030020255A KR20040085545A (ko) 2003-03-31 2003-03-31 통신 시스템에서 오류 정정 부호의 복호 장치 및 방법

Publications (1)

Publication Number Publication Date
CN1698282A true CN1698282A (zh) 2005-11-16

Family

ID=36729286

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800005565A Pending CN1698282A (zh) 2003-03-31 2004-03-30 通信系统中用于解码纠错码的装置及其方法

Country Status (9)

Country Link
US (1) US20040193995A1 (zh)
EP (1) EP1465351A3 (zh)
JP (1) JP2006515495A (zh)
KR (1) KR20040085545A (zh)
CN (1) CN1698282A (zh)
AU (1) AU2004225405A1 (zh)
CA (1) CA2493430A1 (zh)
RU (1) RU2280323C2 (zh)
WO (1) WO2004088866A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103795492A (zh) * 2013-09-30 2014-05-14 深圳光启创新技术有限公司 光通信系统中的编码/解码方法、装置和系统
CN110535574A (zh) * 2018-05-25 2019-12-03 安立股份有限公司 信号产生装置及产生方法和误码率测量装置及测量方法
CN114788202A (zh) * 2019-12-17 2022-07-22 高通股份有限公司 使用修改的里德-马勒码的非相干无线通信

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651343B1 (ko) * 2004-09-15 2006-11-29 삼성전자주식회사 이동통신 시스템에서 전송 정보의 부호화/복호화 방법 및장치
US8290095B2 (en) * 2006-03-23 2012-10-16 Qualcomm Incorporated Viterbi pack instruction
JP5145766B2 (ja) * 2007-05-21 2013-02-20 株式会社Ｊｖｃケンウッド 軟判定装置及び軟判定方法
KR101493999B1 (ko) 2007-09-06 2015-02-17 삼성전자주식회사 선형 부호 생성 장치 및 방법
US8788918B2 (en) * 2008-03-20 2014-07-22 Marvell World Trade Ltd. Block encoding with a variable rate block code
KR20100136890A (ko) * 2009-06-19 2010-12-29 삼성전자주식회사 컨텍스트 기반의 산술 부호화 장치 및 방법과 산술 복호화 장치 및 방법
JP2013201582A (ja) * 2012-03-23 2013-10-03 Sharp Corp 受信装置、復号後尤度算出装置および受信方法
DE102013001740B3 (de) * 2013-02-01 2014-01-09 Eberhard Karls Universität Tübingen Anordnung und Verfahren zur Decodierung eines Datenworts mit Hilfe eines Reed-Muller-Codes
US10097206B2 (en) 2015-10-01 2018-10-09 Electronics And Telecommunications Research Institute Method and apparatus for performing encoding using block code having input/output of variable length
CN111342846B (zh) * 2018-12-19 2023-10-20 大唐移动通信设备有限公司 一种译码方法、装置及计算机可读存储介质
JP6821719B2 (ja) * 2019-01-23 2021-01-27 アンリツ株式会社 バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463657A (en) * 1994-02-15 1995-10-31 Lockheed Missiles & Space Company, Inc. Detection of a multi-sequence spread spectrum signal
CA2185847A1 (en) * 1996-09-18 1998-03-19 Jean-Paul Chaib Method and apparatus for encoding and decoding digital signals
US5926488A (en) * 1997-08-14 1999-07-20 Ericsson, Inc. Method and apparatus for decoding second order reed-muller codes
KR100735402B1 (ko) * 2000-11-07 2007-07-04 삼성전자주식회사 비동기 이동통신시스템에서 하향 공유 채널에 사용하는 송신 형식 결합 지시기의 전송 장치 및 방법
US7293224B2 (en) * 2001-03-20 2007-11-06 Samsung Electronics Co., Ltd. Encoding/decoding apparatus and method in a CDMA mobile communication system
KR100724847B1 (ko) * 2001-05-09 2007-06-04 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 부호화 및 복호화장치 및 방법
JP2002344332A (ja) * 2001-05-15 2002-11-29 Mitsubishi Electric Corp 軟入力軟出力復号方法及び軟入力軟出力復号装置
GB2386808B (en) * 2001-06-28 2004-07-07 Samsung Electronics Co Ltd Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system
JP3490425B2 (ja) * 2002-03-14 2004-01-26 松下電器産業株式会社 受信装置及び受信方法
KR100605813B1 (ko) * 2003-02-28 2006-08-01 삼성전자주식회사 초 광대역 통신시스템에서 헤더정보 전송장치 및 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103795492A (zh) * 2013-09-30 2014-05-14 深圳光启创新技术有限公司 光通信系统中的编码/解码方法、装置和系统
CN103795492B (zh) * 2013-09-30 2015-09-09 深圳光启智能光子技术有限公司 光通信系统中的编码/解码方法、装置和系统
CN110535574A (zh) * 2018-05-25 2019-12-03 安立股份有限公司 信号产生装置及产生方法和误码率测量装置及测量方法
CN110535574B (zh) * 2018-05-25 2021-09-10 安立股份有限公司 信号产生装置及产生方法和误码率测量装置及测量方法
CN114788202A (zh) * 2019-12-17 2022-07-22 高通股份有限公司 使用修改的里德-马勒码的非相干无线通信
CN114788202B (zh) * 2019-12-17 2023-12-15 高通股份有限公司 使用修改的里德-马勒码的非相干无线通信

Also Published As

Publication number Publication date
AU2004225405A1 (en) 2004-10-14
CA2493430A1 (en) 2004-10-14
EP1465351A2 (en) 2004-10-06
RU2280323C2 (ru) 2006-07-20
KR20040085545A (ko) 2004-10-08
US20040193995A1 (en) 2004-09-30
RU2005102107A (ru) 2005-09-10
WO2004088866A1 (en) 2004-10-14
EP1465351A3 (en) 2004-12-08
JP2006515495A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
US11658687B2 (en) Wireless devices and systems including examples of mixing input data with coefficient data
CN1208903C (zh) 用于码分多址移动通信系统的信道编码/解码设备和方法
CN1698282A (zh) 通信系统中用于解码纠错码的装置及其方法
CN1113486C (zh) 利用并行链接编码的卫星通信系统
CN1252962C (zh) 用于数据通信系统的速率匹配设备和方法
CN1297072C (zh) 无线电基站装置及其使用的译码装置和译码方法
US7792205B2 (en) Encoding and decoding of frame control header in downlink subframes in wireless communication systems
CN1300142A (zh) 用于编码和发送传输格式组合指示符的方法
CN1531235A (zh) 通信系统中的解码设备及方法
CN1682507A (zh) 具有扰码的通信系统中的频域均衡
CN1273460A (zh) 用于更新代码生成器的线性反馈移位寄存器的方法
CN1224229C (zh) 用于计算软决策值的64元qam解调装置和方法
CN1461535A (zh) 在异步码分多址通信系统中编码/解码传输格式组合指示符位的设备和方法
WO2018192640A1 (en) Polar coding with dynamic frozen bits
CN108809332B (zh) 一种Polar码传输方法及装置
CN1665232A (zh) 高阶正交幅度调制中软解调软调制的快速实现方法
CN1120592C (zh) 计算m序列的相移系数的方法
CN1255000A (zh) 速率匹配方法和数字通信系统
CN1365550A (zh) 无线通信装置和发送功率控制方法
CN1197255C (zh) 通信装置以及通信方法
CN1262071C (zh) 码分多址移动通信系统中的编码/解码设备和方法
CN1143269C (zh) 采用改进的信号编码器和解码器的传输系统
CN1409905A (zh) 传输数据帧的方法和装置以及匹配数据速率的方法和装置
CN101079865A (zh) 交织方法和离散傅里叶变换
CN113574814A (zh) 用于无线通信的频谱高效正交码生成和实现方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication