JP2002344332A

JP2002344332A - 軟入力軟出力復号方法及び軟入力軟出力復号装置

Info

Publication number: JP2002344332A
Application number: JP2001145201A
Authority: JP
Inventors: Hachiro Fujita; 八郎藤田; Yoshikuni Miyata; 好邦宮田; Takahiko Nakamura; 隆彦中村; Hideo Yoshida; 英夫吉田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-05-15
Filing date: 2001-05-15
Publication date: 2002-11-29

Abstract

(57)【要約】【課題】双対符号のトレリス線図を用いて行われる
が、一般に（Ｎ，Ｋ）２元線形ブロック符号の状態数が
最大で２^Ｎ−Ｋ個あるため、チェックビット数（Ｎ−
Ｋ）が多いとトレリス線図の状態数が膨大となり、再帰
式αおよびβの計算量が膨大になる課題があった。ま
た、再帰式αおよびβを記憶するためのメモリ容量も膨
大になる課題もあった。【解決手段】生成ステップで生成された硬判定データ
をアダマール変換して第１のデータ系列を生成し、その
信頼度情報をアダマール変換して第２のデータ系列を生
成するアダマール変換ステップを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、２元線形ブロッ
ク符号を軟入力軟出力復号する軟入力軟出力復号方法及
び軟入力軟出力復号装置に関するものである。

【０００２】

【従来の技術】積符号は訂正能力の比較的小さな符号か
ら強力な誤り訂正符号を構成する手法として広く応用さ
れている。図６は積符号の一般的な構成を示す説明図で
ある。左上のブロック１は情報ビットのブロック（総数
Ｋ１・Ｋ２ビット）であり、それ以外のブロック２、ブ
ロック３およびブロック４はチェックビットのブロック
である。各情報ビットは水平および垂直方向に２次元的
に符号化される。

【０００３】図６の垂直方向の符号は符号長Ｎ１、情報
長Ｋ１、最小距離ｄ１の（Ｎ１，Ｋ１，ｄ１）２元線形
符号（以降、Ｃ１符号と称する）であり、水平方向の符
号は符号長Ｎ２、情報長Ｋ２、最小距離ｄ２の（Ｎ２，
Ｋ２，ｄ２）２元線形符号（以降、Ｃ２符号と称する）
である。このように、積符号は２次元符号化系列であ
り、全体で符号長Ｎ１・Ｎ２、情報長Ｋ１・Ｋ２、最小
距離ｄ１・ｄ２の（Ｎ１・Ｎ２，Ｋ１・Ｋ２，ｄ１・ｄ
２）２元線形符号となる（以降、符号Ｃと称する）。

【０００４】次に上述した積符号Ｃの符号化方法につい
て説明する。情報データであるＫ１・Ｋ２ビット｛ｄ
_ｉｊ｜ｉ＝１，２，…，Ｋ１，ｊ＝１，２，…，Ｋ２｝
（ｄ_ｉｊ＝０、１）は、式（１）に示すように、縦Ｋ
１、横Ｋ２のブロックＢ１に配列される。

【数１】

【０００５】まず、第１列から第Ｋ２列の各列ごとにＣ
１符号化される。第ｊ列にはＣ１符号のパリティチェッ
クビット（Ｎ１−Ｋ１ビット）（ｒ１_１，ｊ，ｒ１
_２，ｊ，．．，ｒ１_{Ｎ１−Ｋ１，ｊ}）（ｊ＝１，…，Ｋ
２）が付加される。このＣ１符号化により情報ビットの
ブロックＢ１の下に縦Ｎ１−Ｋ１、横Ｋ２のチェックビ
ットのブロックＢ２が配置されて全体で縦Ｎ１、横Ｋ２
のブロックＢ１２が生成される（式（２）を参照）。

【数２】

【０００６】次にブロックＢ１２の第１行から第Ｎ１行
まで各行ごとにＣ２符号化される。第ｊ行にはＣ２符号
のパリティチェックビット（Ｎ２−Ｋ２ビット）（ｒ２
_ｊ， _１，ｒ２_ｊ，２，．．，ｒ２_{ｊ，Ｎ２−Ｋ２}）（ｊ
＝１，…，Ｎ１）が付加される。これによりブロックＢ
１に対して縦Ｋ１、横Ｎ２−Ｋ２のチェックビットのブ
ロックＢ３、また、ブロックＢ２に対して縦Ｎ１−Ｋ
１、横Ｎ２−Ｋ２のチェックビットのブロックＢ４が生
成されてブロックＢ１２（Ｂ１＋Ｂ２）の右に配置され
る（式（３）を参照）。以上の処理により積符号Ｃの符
号化が完了する。

【数３】

【０００７】積符号では、上述したように各情報ビット
がＣ１符号およびＣ２符号により２重に符号化されてい
るので強力な誤り訂正が可能である。積符号の復号方法
には様々なものが知られている。まず、積符号の最小距
離ｄ＝ｄ１・ｄ２の半分、即ち、ｔ＝（ｄ−１）／２個
までの誤りを訂正する方法としてレディ・ロビンソン復
号法が知られている。これは積符号の硬判定限界距離復
号に相当する。詳細に関しては今井秀樹著『符号理論』
（電子情報通信学会）に開示されている。

【０００８】また、Ｃ１符号（垂直方向）の復号→Ｃ２
符号（水平方向）の復号→Ｃ１符号（垂直方向）の復号
→…のようにＣ１符号とＣ２符号を交互に繰り返して復
号する方法もある。この繰り返し復号法を用いると上記
のｔ個以上の誤りも訂正できる場合がある。これら２つ
の復号法は受信信号を硬判定した場合の復号法としてよ
く利用されている。

【０００９】一方、積符号の軟入力軟出力繰り返し復号
法も知られている。これは積符号を構成する要素符号Ｃ
１（またはＣ２符号）を復調器から入力される軟判定を
用いて軟出力復号し、計算された軟出力を次のＣ２符号
（またはＣ１符号）の復号の軟判定として軟出力復号を
行い、再び計算された軟出力を次のＣ１符号（またはＣ
２符号）の復号の軟判定として軟出力復号を行う、とい
う処理を繰り返すものである。要素符号（Ｃ１符号また
はＣ２符号）の軟入力軟出力復号法としては、Ｊ．Ｈａ
ｇｅｎａｕｅｒ他著,“Ｉｔｅｒａｔｉｖｅｄｅｃｏ
ｄｉｎｇｏｆｂｉｎａｒｙｂｌｏｃｋａｎｄｃ
ｏｎｖｏｌｕｔｉｏｎａｌｃｏｄｅｓ”，ＩＥＥＥ．
ＩＴ，ｖｏｌ．４２，ｐｐ．４２９−４４５，１９９６
に記載されたＭＡＰ復号法が知られている。

【００１０】以下、上記論文に記載された（Ｎ，Ｋ）２
元線形符号ＣのＭＡＰ復号法について説明する。ＭＡＰ
（ＭａｘｉｍｕｍＡＰｏｓｔｅｒｉｏｒｉｐｒｏ
ｂａｂｉｌｉｔｙ、最大事後確率）復号法は軟判定復号
法の１つで、通信路から得られる通信路情報を利用して
復号ビット誤り率を最小にする復号法である。ＭＡＰ復
号法を説明するために（Ｎ，Ｋ）２元線形符号Ｃを用い
た一般的なディジタル通信システムのモデルについて説
明する。

【００１１】図７は一般的なディジタル通信システムを
示す構成図であり、図において、１は情報データに冗長
ビットを付加して符号語を生成する符号器、２は符号器
１で生成された符号語を通信路３に適した信号に変換す
る変調器、３は通信路、４は通信路３を介して入力され
た受信信号を復調し、その復調データを復号器５に出力
する復調器、５は復調器４から入力された復調データを
復号して推定情報ビット系列を出力する復号器である。
なお、符号器１と変調器２から送信機が構成され、復調
器４と復号器５から受信機が構成される。

【００１２】次に動作について説明する。まず、長さＫ
の情報ビット系列Ｄ＝（ｄ_１，ｄ_２，．．，ｄ_Ｋ）（ｄ
_ｊ＝０，１）が符号器１に入力される。符号器１におい
て入力された情報ビット系列Ｄに冗長ビット（ｒ_１，ｒ
_２，．．，ｒ_Ｎ−Ｋ）（ｒ_ｊ＝０，１）が付加されて、
長さＮの符号語Ｗ＝（ｄ_１，ｄ_２，．．，ｄ_Ｋ，ｒ_１，
ｒ_２，．．，ｒ_Ｎ−Ｋ）が生成される。記述を簡単にす
るために符号語Ｗを（ｗ_１，ｗ_２，．．，ｗ_Ｎ）（ｗ_ｊ
＝０，１）と表す。生成された符号語Ｗは変調器２に入
力されて通信路３に適した信号に変換される。ここでは
符号語の各ビットｗ_ｊは、ｗ_ｊ＝０のとき“＋１”に、
ｗ_ｍ＝１のとき“−１”に変換されて通信路３に送出さ
れるものとする。また、送信系列をＸ＝（ｘ_１，
ｘ_２，．．，ｘ_Ｎ）（ｘ_ｊ＝−１，＋１）と表す。

【００１３】通信路３では送信信号に加法的雑音が重畳
されるものと仮定する。送信信号が通信路３を介して受
信機に入力され、復調器４において受信信号が整形され
て復調データＹ＝（ｙ_１，ｙ_２，．．，ｙ_Ｎ）が生成さ
れる。ここで復調データＹの各成分はｙ_ｊ＝ｘ_ｊ＋ｎ_ｊ
（ｎ_ｊは雑音成分）と表される。復調器４で生成された
復調データは復号器５に入力され、復号器５において入
力された復調データからＭＡＰ復号により推定情報ビッ
ト系列（復号結果）が出力される。

【００１４】以下、復号器５のＭＡＰ復号について詳細
に説明する。復号器５では復調データ系列Ｙから下記の
式（４）に示す送信ビットｗ_ｊの対数尤度比Ｌ(ｗ_ｊ)を
計算する。

【数４】

【００１５】式（４）の対数尤度比Ｌ(ｗ_ｊ)は、系列Ｙ
を受信した条件下で送信ビットｗ_ｊが“０”であるか
“１”であるかを判定するものである。対数尤度比Ｌ
(ｗ_ｊ)が正ならば、送信ビットｗ_ｊは“０”、負ならば
“１”と判定される（式（５）を参照）。

【数５】

【００１６】式（５）の対数尤度比ＬＬＲ(ｗ_ｊ)は、下
記の式（６）に示すように３つの項に分解される。

【数６】第１項のＬｃ・ｙ_ｊは、復調データｙ_ｊに比例する成分
で通信路値と呼ばれる（Ｌｃは通信路の特性から定まる
定数である）。第２項のＬａ(ｗ_ｊ)は、送信ビット“ｗ
_ｊ”の事前値と呼ばれる量で下記の式（７）で定義され
る。通常、送信ビットが“０”である確率と、“１”で
ある確率は等しいと考えらるので、この項は０とされる
が、繰り返し復号において重要な役割を演じる。

【数７】

【００１７】最後の第３項のＬｅ(ｗ_ｊ)は、送信ビット
“ｗ_ｊ”の外部値と呼ばれる量で下記の式（８）で計算
される。

【数８】ただし、式（８）の右辺の記号Ｃ’は、符号Ｃの双対符
号（符号長＝Ｎ、情報長＝Ｎ−Ｋ）で、Ｂ＝（ｂ_１，ｂ
_２，．．，ｂ_Ｎ）は双対符号Ｃ’の元である。双対符号
に関しては前掲『符号理論』に開示されている。また、
Ｌ(ｗ_ｊ，ｙ_ｊ)は、下記の式（９）で定義される通信路
値と事前値の和である。式（８）の外部値は、積符号の
繰り返し復号において次段の要素符号のＭＡＰ復号にお
ける事前値として再利用される。

【数９】

【００１８】式（８）は双対符号Ｃ’のトレリス線図を
用いて計算することができる。符号Ｃが生成多項式ｘ^３
＋ｘ＋１で与えられる符号長７、情報長４の(７，４)ハ
ミング符号を例にとり、その双対符号のトレリス線図に
ついて説明する。なお、詳細は次の文献、Ｊ．Ｋ．Ｗｏ
ｌｆ著,“Ｅｆｆｉｃｉｅｎｔｍａｘｉｍｕｍｌｉ
ｋｅｌｉｈｏｏｄｄｅｃｏｄｉｎｇｏｆｌｉｎｅ
ａｒｂｌｏｃｋｃｏｄｅｕｓｉｎｇａｔｒｅ
ｌｌｉｓ”，ＩＥＥＥＴｒａｎｓ．ＩＴ，ｖｏｌ．２
４，ｐｐ．７６−８０，１９７８に開示されている。

【００１９】符号Ｃの双対符号Ｃ’は、生成多項式がｘ
^４＋ｘ^３＋ｘ^２＋１で与えられる符号長７、情報長３の
２元巡回符号である。符号Ｃ’のトレリス線図は符号
Ｃ’の符号器を用いて構成される。図８は（７，３）巡
回符号の符号器の構成を示すブロック図である。図中の
Ｄ０からＤ３は１ビットを記憶する記憶素子、２Ａ、２
Ｂ、２Ｃは排他的論理和、ＳＷ１は情報ビットを入力す
るための第１のスイッチ、ＳＷ２は帰還接続するための
第２のスイッチ、ＳＷ３は出力ビットを選択するための
第３のスイッチである。

【００２０】次に情報ビット系列（ｄ_１，ｄ_２，ｄ_３）
＝（１，０，１）を符号化する場合を例にとり符号器の
動作について説明する。まず、記憶素子Ｄ０からＤ３に
０がセットされ、スイッチＳＷ１、ＳＷ２がそれぞれ閉
じた状態に設定され、ＳＷ３が端子１に接続される（時
点０）。

【００２１】次の時点１ではｄ_１＝１がＳＷ１を介して
入力され、排他的論理和２Ａにおいて記憶素子Ｄ０に記
憶されている内容０とｄ_１＝１が加算されて、その出力
１が帰還される。記憶素子Ｄ０には記憶素子Ｄ１に格納
されている内容０と帰還された１が排他的論理和２Ｂに
おいて加算されて、その出力１が格納される。また、記
憶素子Ｄ１には記憶素子Ｄ２に格納されている内容０と
帰還された１が排他的論理和２Ｃにおいて加算されて、
その出力１が格納される。一方、記憶素子Ｄ２には記憶
素子Ｄ３に格納されている内容０がそのままシフト入力
され、記憶素子Ｄ３には帰還された１が入力される。ま
た、第３のスイッチＳＷ３では入力ビットｄ_１＝１が選
択されて出力される。

【００２２】時点２では入力ビットｄ_２＝０がスイッチ
ＳＷ１を介して入力され、排他的論理和２Ａにおいて記
憶素子Ｄ０に記憶されている内容１とｄ_２＝０が加算さ
れて１が帰還される。記憶素子Ｄ０には記憶素子Ｄ１に
格納されている内容１と帰還された１が排他的論理和２
Ｂにおいて加算されて、その出力０が格納される。ま
た、記憶素子Ｄ１には記憶素子Ｄ２に格納されている内
容０と帰還された１が排他的論理和２Ｃにおいて加算さ
れて、その出力１が格納される。一方、記憶素子Ｄ２に
は記憶素子Ｄ３に格納されている内容１がそのままシフ
ト入力され、記憶素子Ｄ３には帰還された１が入力され
る。また、第３のスイッチＳＷ３では入力ビットｄ_２＝
０が選択されて出力される。

【００２３】時点３ではｄ_３＝１がＳＷ１を介して入力
され、排他的論理和２Ａにおいて記憶素子Ｄ０に記憶さ
れている内容０とｄ_３＝１が加算されて、その出力１が
帰還される。記憶素子Ｄ０には記憶素子Ｄ１に格納され
ている内容１と帰還された１が排他的論理和２Ｂにおい
て加算されて、その出力０が格納される。また、記憶素
子Ｄ１には記憶素子Ｄ２に格納されている内容１と帰還
された１が排他的論理和２Ｃにおいて加算されて、その
出力０が格納される。一方、記憶素子Ｄ２には記憶素子
Ｄ３に格納されている内容１がそのままシフト入力さ
れ、記憶素子Ｄ３には帰還された１が入力される。ま
た、第３のスイッチＳＷ３では入力ビットｄ_３＝１が選
択されて出力される。時点３の処理が完了した段階で記
憶素子に格納されている内容（Ｄ０，Ｄ１，Ｄ２，Ｄ
３）＝（ｒ_１，ｒ_２，ｒ_３，ｒ_４）＝（０，０，１，
１）は情報ビット系列（ｄ_１，ｄ_２，ｄ_３）＝（１，
０，１）に対応するパリティチェックビットとなってい
る。

【００２４】時点４ではＳＷ１およびＳＷ２が開いた状
態に設定され、ＳＷ３は端子２に接続される。記憶素子
Ｄ０には記憶素子Ｄ１の内容０がシフト入力され、記憶
素子Ｄ１には記憶素子Ｄ２の内容１がシフト入力され、
記憶素子Ｄ２には記憶素子Ｄ３の内容１がシフト入力さ
れる。また、記憶素子Ｄ３には０が格納される。ＳＷ３
では記憶素子Ｄ０の内容、即ち、パリティチェックビッ
トｒ_１＝０が選択されて出力される。以降、順に記憶素
子の内容が出力側にシフトされてパリティビットが次々
に出力される。時点７の処理が完了した段階で符号系列
（ｄ_１，ｄ_２，ｄ_３，ｒ_１，ｒ_２，ｒ_３，ｒ_４）＝
（１，０，１，０，０，１，１）がすべて出力され、記
憶素子Ｄ０、Ｄ１、Ｄ２、Ｄ３の内容はすべて０にセッ
トされる。

【００２５】上の説明では情報ビット系列（ｄ_１，
ｄ_２，ｄ_３）＝（１，０，１）の符号化について説明し
たが、他の情報ビット系列（ｄ_１，ｄ_２，ｄ_３）に対し
ても同様にしてパリティビット系列（ｒ_１，ｒ_２，
ｒ_３，ｒ_４）が生成される。以下では符号化系列
（ｄ_１，ｄ_２，ｄ_３，ｒ_１，ｒ_２，ｒ_３，ｒ_４）を（ｗ
_１，ｗ_２，ｗ _３，ｗ_４，ｗ_５，ｗ_６，ｗ_７）と表す。

【００２６】次に符号Ｃ’のトレリス線図について説明
する。上述した符号Ｃ’の符号器の各時点における記憶
素子の内容（Ｄ０，Ｄ１，Ｄ２，Ｄ３）を符号器の状態
と呼び、４ビットの数値Ｄ３Ｄ２Ｄ１Ｄ０で表す（Ｄ３
をＭＳＢとする）。上の例では時点１の状態はＢ、次の
時点２の状態はＥであり、符号器の状態は時点０から時
点７まで０→Ｂ→Ｅ→Ｃ→６→３→１→０（１６進数表
現）のように変化している。

【００２７】符号Ｃ’のトレリス線図はすべての符号系
列の各時点における符号器の状態を時間軸にそって示し
たものである。図９は符号Ｃ’、即ち、（７，３）巡回
符号のトレリス線図を示す説明図である。次に図の構成
法について説明する。横軸に時間軸、縦軸に０から１５
までの４ビットの数値を並べたグラフをＴとし、時点
０、状態０に□をプロットする。前述した符号化系列
（ｗ_１，ｗ_２，ｗ _３，ｗ_４，ｗ_５，ｗ_６，ｗ_７）＝
（１，０，１，０，０，１，１）はグラフＴ上で次のよ
うに表現される。

【００２８】まず、時点１、状態Ｂの箇所に□をプロッ
トし、時点０の状態０と時点１の状態Ｂを線（ブランチ
と呼ばれる）で結ぶ。また、結んだ線を出力ビットｗ_１
＝１でラベル付けする。時点２以降に対しても同様の手
続きを行う。即ち、時点ｋにおいて、その時の符号器の
状態Ｄ３Ｄ２Ｄ１Ｄ０に□をプロットし、１時点前（ｋ
−１）の状態と現状態Ｄ３Ｄ２Ｄ１Ｄ０を線で結ぶ。ま
た、結んだ線を時点ｋにおける出力ビットｗ_ｋでラベル
付けする。時点７における手続きが完了した段階で符号
化系列（ｗ_１，ｗ_２，ｗ_３，ｗ_４，ｗ_５，ｗ_６，ｗ_７）
の時点０から時点７までの符号器の状態遷移がグラフＴ
上に表現される。上の符号系列（１，０，１，０，０，
１，１）は図の太線の経路（パスと呼ばれる）で表現さ
れる。

【００２９】同様にして、他の符号化系列に対して符号
器の状態遷移をグラフＴにプロットすれば、符号Ｃ’の
トレリス線図が構成される。図からも分かるように符号
化系列はすべて時点０において状態０から出発して時点
７において状態０に終端する経路として表される。

【００３０】符号Ｃ’のトレリス線図上で式（８）は次
の式（１０）のように変形される。

【数１０】ただし、Ｅ^０ _ｔは時点ｔにおいてラベル０のブランチの
集合、Ｅ^１ _ｔは時点ｔにおいてラベル１のブランチの集
合を表し、ｉ(ｅ)はブランチｅの出発側の状態、ｆ(ｅ)
はブランチｅの終着側の状態をそれぞれ表す。ブランチ
ｅのラベルをｌ(ｅ)で表し、各ブランチに対して次のよ
うにブランチメトリックを定義する。

【００３１】

【数１１】式（１０）のα_ｔ(ｎ)は式（１１）のブランチメトリッ
クを用いて時間の進む向きに再帰的に定義される量であ
る（式（１２）を参照）。

【数１２】ただし、Ｅ_ｉｎ(ｎ)は状態ｎに終着するブランチの集合
であり、式（１２）の和はこの集合に含まれるすべての
ブランチに対してとる。なお、時点０におけるα_０(ｎ)
の初期値は下記の式（１３）で与えられる。

【数１３】

【００３２】また、式（１０）のβ_ｔ(ｎ)は、式（１
１）のブランチメトリックを用いて時間の戻る向きに再
帰的に定義される量である（式（１４）を参照）。

【数１４】ただし、Ｅ_ｏｕｔ(ｎ)は状態ｎから出発するブランチの
集合であり、式（１４）の和はこの集合に含まれるすべ
てのブランチに対してとる。なお、時点７におけるβ_７
(ｎ)の初期値は下記の式（１５）で与えられる。

【数１５】

【００３３】次に式（１２）で定義されるαおよび式
（１４）で定義されるβの計算方法について図９を用い
て具体的に説明する。αおよびβは同時に計算すること
もできるが、通常、αを先に計算し、その後βの計算を
行う場合が多い。まず、時点０においてα_０(ｎ)（ｎ＝
０，１，…，１５）を式（１３）により初期化する。

【００３４】時点１では図９のトレリス線図において時
点１において□のプロットされている状態０と状態Ｂに
対して式（１２）によりα_１(０)とα_１(Ｂ)を計算す
る。時点１の状態０は時点０の状態０とブランチ０で結
ばれているので、α_１(０)は下記の式（１６）のように
計算される。

【数１６】一方、時点１の状態Ｂは時点０の状態０とブランチ１で
結ばれているので、下記の式（１７）のように計算され
る。

【数１７】

【００３５】時点２ではトレリス線図上で□のプロット
されている状態０、５、Ｂ、Ｅに対してα_２(０)、α_２
(５)、α_２(Ｂ)、α_２(Ｅ)を式（１２）に従って同様に
計算すると、下記の式（１８）のようになる。

【数１８】以降、時点３から時点７までトレリス線図上で□のプロ
ットされている状態に対して同様に再帰式αを計算す
る。なお、各時点で計算された再帰式αはメモリに格納
しておく。

【００３６】αの計算が完了すると次にβの計算を開始
する。βは時点の戻る向きに計算される。まず時点７に
おいてβ_７(ｎ)（ｎ＝０，１，…，１５）を式（１５）
により初期化する。時点６では図９のトレリス線図の時
点６において□のプロットされている状態０と状態１に
対して式（１４）に従ってβ_６(０)とβ_６(１)を計算す
る（式（１９）を参照）。

【数１９】以降、時点５から時点０までトレリス線図上で□のプロ
ットされている状態に対して同様にしてβを計算する。
また、各時点で計算された再帰式βはメモリに格納して
おく。

【００３７】αおよびβの計算が完了すると次に式（１
０）の外部値を時点１から順に計算する。例えば、時点
１の符号ビットｗ_１の外部値はα_０(０)、β_６(１)およ
びβ _１(Ｂ)をメモリから読み出して下記の式（２０）の
ように計算される。時点２から時点７の符号ビットの外
部値も同様に計算し符号系列の外部値を求める。

【数２０】

【００３８】このように双対符号Ｃ’のトレリス線図を
用いて符号Ｃの外部値を計算する場合、再帰式αおよび
βを計算しなければならないため計算量（特に乗算）が
非常に多い。また、計算されたαおよびβを記憶するた
め、大きなメモリ容量も必要である。また、再帰式αと
β、外部値Ｌｅの計算はすべて符号長に比例するため符
号長が一般にＮの場合、３Ｎの計算時間が必要である。

【００３９】次に上記の軟入力軟出力復号法を用いた積
符号の軟入力軟出力繰り返し復号法について説明する。
説明を簡単にするためにＣ１符号とＣ２符号はともに符
号長Ｎ、情報長Ｋの（Ｎ，Ｋ）２元線形符号とする。図
１０は積符号の軟入力軟出力繰り返し復号法を示すフロ
ーチャートであり、図において、ＳＴ１Ａ、ＳＴ１Ｂは
カウンターに初期値をセットするステップ、ＳＴ２Ａ、
ＳＴ２Ｂは通信路値と事前値から軟入力値を計算するス
テップ、ＳＴ３Ａ、ＳＴ３Ｂは要素符号（Ｃ１符号およ
びＣ２符号）の軟入力軟出力復号を実行するステップ、
ＳＴ４Ａ、ＳＴ４ＢはステップＳＴ３Ａ、ＳＴ３Ｂで計
算された軟出力値を事前値の配列に格納するステップ、
ＳＴ５Ａ、ＳＴ５Ｂはカウンターの値を判定するステッ
プ、ＳＴ６Ａ、ＳＴ６Ｂはカウンターをインクリメント
するステップ、ＳＴ７は積符号の復号を繰り返すか否か
を判定するステップである。

【００４０】次に図１０のフローチャートの動作につい
て説明する。積符号の符号語Ｗを下記の式（２１）のＮ
×Ｎ行列で表す。

【数２１】

【００４１】各列はＣ１符号の符号語であり、各行はＣ
２符号の符号語である（行列の成分は０または１であ
る）。上述した通信路モデルと同様にして、積符号Ｃの
符号語Ｗを送信し、受信機において復調データＹ（式
（２２）のＮ×Ｎ行列）が生成されたものとする。

【数２２】

【００４２】ここでＹの各成分には通信路値の定数Ｌｃ
が乗算されているものと仮定する。また、Ｃ１符号また
はＣ２符号の軟入力軟出力復号において出力される外部
値を格納するためのＮ×Ｎ行列Ｌａ（式（２３））を用
意し、初期値として０を格納しておく。

【数２３】

【００４３】まず、ステップＳＴ１Ａにおいてカウンタ
ｉに１をセットする。次にステップＳＴ２Ａにおいて通
信路値ｙ_１ｊと事前値Ｌａ_１ｊ＝Ｌａ(ｗ_１ｊ)を加算し
て、式（２４）のように、軟入力値Ｒ_１ｊ＝Ｒ(ｗ_１ｊ)
（ｊ＝１，２，…，Ｎ−１，Ｎ）を計算する。これは通
信路値の行列Ｙの第ｉ行と事前値の行列Ｌａの第ｉ行を
成分ごとに加算することに対応する（初回の事前値Ｌａ
(ｗ_１ｊ)はすべて０である）。

【数２４】

【００４４】ステップＳＴ３ＡではステップＳＴ２Ａで
計算された軟入力値Ｒ_１ｊ（ｊ＝１，２，…，Ｎ−１，
Ｎ）から符号ビットｗ_１ｊ（ｊ＝１，２，…，Ｎ−１，
Ｎ）の外部値Ｌｅ_１ｊ（ｊ＝１，２，…，Ｎ−１，Ｎ）
を計算する。外部値の計算は上で述べた要素符号のＭＡ
Ｐ復号を適用し、Ｃ１符号の双対符号のトレリス線図を
用いて行えばよい。ステップＳＴ４Ａにおいてステップ
ＳＴ３Ａで計算された外部値を配列Ｌａの第ｉ行に格納
する。この場合、事前値として用いたデータに上書きす
ればよい。

【００４５】ステップＳＴ５Ａにおいてカウンタの値が
Ｎ未満であるかを判定し、Ｎ未満であればカウンタをイ
ンクリメントして（ステップＳＴ６Ａ）、ステップＳＴ
２Ａ以降の処理を繰り返す。即ち、第２行から第Ｎ行ま
で順に通信路値と事前値から軟入力値を計算し、計算さ
れた軟入力値から軟入力軟出力復号を実行して各符号ビ
ットの外部値を計算し、事前値の配列Ｌａに格納する。
一方、カウンタの値がＮであればステップＳＴ１Ｂに進
む。この段階で配列Ｌａの全成分の更新が完了してい
る。

【００４６】ステップＳＴ１Ｂではカウンタｊに１をセ
ットし、ステップＳＴ２Ｂに進む。ステップＳＴ２Ｂに
おいて通信路値ｙ_ｉ１と事前値Ｌａ_ｉ１を加算し、軟入
力値Ｒ_ｉ１を計算する（ｉ＝，２，…，Ｎ−１，Ｎ）。
これは通信路値の行列Ｙの第１列と事前値の行列Ｌａの
第１列を成分ごとに加算することにより対応する。

【数２５】

【００４７】ステップＳＴ３ＢではステップＳＴ２Ｂで
計算された軟入力値Ｒ_ｉ１（ｉ＝１，２，…，Ｎ−１，
Ｎ）から符号ビットｗ_ｉ１（ｉ＝１，２，…，Ｎ−１，
Ｎ）の外部値Ｌｅ_ｉ１（ｉ＝１，２，…，Ｎ−１，Ｎ）
を計算する。外部値の計算は上で述べた要素符号のＭＡ
Ｐ復号と同様にＣ２符号の双対符号のトレリス線図を用
いて行う。ステップＳＴ４ＢにおいてステップＳＴ３Ｂ
で計算された外部値を配列Ｌａの第１列に格納する。こ
の場合、事前値として用いたデータの上に上書きすれば
よい。

【００４８】ステップＳＴ５Ｂにおいてカウンタｊの値
がＮ未満であるかを判定し、Ｎ未満であればカウンタを
インクリメントして（ステップＳＴ６Ｂ）、ステップＳ
Ｔ２Ｂ以降の処理を繰り返す。即ち、第２列から第Ｎ列
まで同様に通信路値と事前値から軟入力値を計算し、計
算された軟入力値から軟入力軟出力復号により外部値の
計算を行い、事前値の行列Ｌａに格納する。一方、カウ
ンタ値がＮであればステップＳＴ７に進む。この段階で
配列Ｌａの全成分が更新されている。

【００４９】以上の処理により積符号全体の１回の繰り
返し復号が完了する。ステップＳＴ７においてさらに繰
り返して復号するか否かの判定を行う。繰り返す場合は
ステップＳＴ１Ａに進み、繰り返さない場合は処理を終
了する。通常、誤りがすべて訂正されるか、または、所
定の回数の繰り返し復号が完了した段階で復号処理を終
了する。

【００５０】従来の積符号の軟入力軟出力繰り返し復号
法は以上のように構成されているので、各要素符号の軟
入力軟出力復号に要する処理時間が膨大であるため積符
号全体の復号を完了するまでに多大の時間を必要とす
る。

【００５１】

【発明が解決しようとする課題】従来の軟入力軟出力復
号方法は以上のように構成されているので、双対符号の
トレリス線図を用いて行われるが、一般に（Ｎ，Ｋ）２
元線形ブロック符号の状態数が最大で２^Ｎ−Ｋ個あるた
め、チェックビット数（Ｎ−Ｋ）が多いとトレリス線図
の状態数が膨大となり、再帰式αおよびβの計算量が膨
大になる課題があった。また、再帰式αおよびβを記憶
するためのメモリ容量も膨大になる課題もあった。さら
に、従来の積符号の軟入力軟出力繰り返し復号法ではＣ
１符号およびＣ２符号を繰り返して軟入力軟出力復号す
るために復号結果が求められるまでの処理時間が膨大に
なる課題があった。

【００５２】この発明は上記のような課題を解決するた
めになされたもので、２元線形ブロック符号の軟入力軟
出力復号を少ない計算量とメモリ容量で行うことができ
る軟入力軟出力復号方法及び軟入力軟出力復号装置を得
ることを目的とする。また、この発明は、積符号の軟入
力軟出力復号を少ない計算量とメモリ容量で行うことが
できる軟入力軟出力復号方法及び軟入力軟出力復号装置
を得ることを目的とする。

【００５３】

【課題を解決するための手段】この発明に係る軟入力軟
出力復号方法は、生成ステップで生成された硬判定デー
タをアダマール変換して第１のデータ系列を生成し、そ
の信頼度情報をアダマール変換して第２のデータ系列を
生成するアダマール変換ステップを設けたものである。

【００５４】この発明に係る軟入力軟出力復号方法は、
事後値計算ステップが２元線形ブロック符号Ｃ１、Ｃ２
から構成された積符号を復号する場合、Ｃ１符号の事後
値を計算すると、その事後値をＣ２符号の事前値として
軟入力値計算ステップに与え、Ｃ２符号の事後値を計算
すると、その事後値をＣ１符号の事前値として軟入力値
計算ステップに与えるようにしたものである。

【００５５】この発明に係る軟入力軟出力復号装置は、
軟入力値変換回路により生成された硬判定データをアダ
マール変換して第１のデータ系列を生成し、その信頼度
情報をアダマール変換して第２のデータ系列を生成する
アダマール変換回路を設けたものである。

【００５６】この発明に係る軟入力軟出力復号装置は、
事後値計算回路が２元線形ブロック符号Ｃ１、Ｃ２から
構成された積符号を復号する場合、Ｃ１符号の事後値を
計算すると、その事後値をＣ２符号の事前値として軟入
力値計算回路に与え、Ｃ２符号の事後値を計算すると、
その事後値をＣ１符号の事前値として軟入力値計算回路
に与えるようにしたものである。

【００５７】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１．以下、この発明の実施の形態１による２
元線形ブロック符号の軟入力軟出力復号方法について説
明する。ここでは、符号長Ｎ＝２^ｍ、情報長Ｋ＝２^ｍ−
１−ｍ（ｍは正の整数）の（Ｎ，Ｋ）拡大ハミング符号
を用いて説明する。また、以下の説明では、この拡大ハ
ミング符号を符号Ｃと称する。符号Ｃの双対符号（Ｃ’
とする）は符号長Ｎ＝２^ｍ、情報長ｍ＋１の１次のリー
ド・マラー符号である。符号長Ｎの１次のリード・マラ
ー符号はＮ次のアダマール行列Ｈ_Ｎから構成することが
できる。ｍ＝３の場合を例にとり具体的に説明する。

【００５８】符号長Ｎ＝２^ｍ＝８、情報長Ｋ＝ｍ＋１＝
４の１次のリード・マラー符号の符号語は、下記の式
（２６）の８次のアダマール行列Ｈ_８と、その反転行列
−Ｈ_８において、行列要素“＋１”をビット“０”に、
“−１”をビット“１”に変換した行列の行に対応して
いる（したがって全部で２Ｎ＝１６行）。

【数２６】なお、リード・マラー符号の詳細については前掲『符号
理論』参照。

【００５９】以下では符号長をＮとして一般的に説明す
る。Ｎ次のアダマール行列Ｈ_Ｎを構成する行ベクトルを
上からｈ_１、ｈ_２、…、ｈ_Ｎと表し、反転行列−Ｈ_Ｎの
行ベクトルを上からｈ_Ｎ＋１、ｈ_Ｎ＋２、…、ｈ_２Ｎと
表す（式（２６）ではＮ＝８）。また各行ｈ_ｍ（ｍ＝
１，２，…，２Ｎ−１，２Ｎ）に対応するリード・マラ
ー符号の符号語をＢ_ｍ（ｍ＝１，２，…，２Ｎ−１，２
Ｎ）と表す。逆にいえば、符号語Ｂ_ｋ＝（ｂ_１，ｂ_２，
…，ｂ_Ｎ−１，ｂ_Ｎ）（ｂ_ｍ＝０，１）の各ビット“ｂ
_ｋ”を実数“(−１) ^ｂｋ”に変換した行ベクトルがｈ
_ｋである。このとき、特に双対符号Ｃ’の零元（０，
０，…，０，０）はアダマール行列Ｈ_Ｎの第１行ｈ_１に
対応している。

【００６０】この実施の形態１では、従来技術の箇所で
説明した図７の通信路モデルを仮定して説明する。送信
機において拡大ハミング符号Ｃの符号語Ｗ＝（ｗ_１，ｗ
_２，…，ｗ_Ｎ−１，ｗ_Ｎ）が送信され、通信路３を介し
て受信機において復調データＹ＝（ｙ_１，ｙ_２，…，ｙ
_Ｎ−１，ｙ_Ｎ）が生成されたものとする。復調データＹ
＝（ｙ_１，ｙ_２，…，ｙ_Ｎ−１，ｙ_Ｎ）に対して実数系
列ｕ_ｍ，ｖ_ｍ（ｍ＝１，２，…，Ｎ−１，Ｎ）を次の式
（２７）、式（２８）により定義する。ただし、εは十
分小さい正数である。

【数２７】ただし、式（２８）のｔａｎｈは次の式（２９）で定義
される双曲正接関数である。

【数２８】

【００６１】双対符号Ｃ’の符号語Ｂ_ｋ＝（ｂ_１，
ｂ_２，…，ｂ_Ｎ−１，ｂ_Ｎ）（ｂ_ｍ＝０，１）に対し
て、下記の式（３０）および式（３１）によりＵ(Ｂ_ｋ)
およびＶ(Ｂ_ｋ)を定義する。

【数２９】

【００６２】このとき、下記の式（３２）の関係に注意
すると、式（８）に現れる積の項Πｔａｎｈ（）は式
（３３）により近似される。

【数３０】

【００６３】ただし、式（３３）中のＺ(Ｂ_ｋ)は、下記
の式（３４）で定義される双対符号Ｃ’の符号語Ｂ_ｋに
依存する関数である。

【数３１】式（３３）の近似値を用いると、式（８）の外部値は、
次の式（３５）のように近似される。

【数３２】

【００６４】また、下記の式（３６）および式（３７）
によりＳ^(０) _ｍとＳ^(１) _ｍ（ｍ＝１，２，…，Ｎ−１，
Ｎ）を定義すると、式（３５）は式（３８）のように表
される。

【数３３】

【００６５】式（３８）のＬＬＲを計算するには、式
（３６）、式（３７）で定義されるＳ ^(０) _ｍとＳ^(１) _ｍ
（ｍ＝１，２，…，Ｎ−１，Ｎ）を求める必要がある。
一方、Ｓ^(０) _ｍとＳ^(１) _ｍを計算するには、式（３４）
で定義されるＺ(Ｂ)（Ｂは双対符号の符号語）を求める
必要がある。

【００６６】まず、Ｚ(Ｂ)（Ｂは双対符号の符号語）の
計算方法について説明する。双対符号の符号語Ｂに対応
するＺ(Ｂ)は同じ符号語ＢのＵ(Ｂ)（式（３０））およ
びＶ(Ｂ)（式（３１））から構成される。まずＵ(Ｂ)の
計算方法について説明する。式（２７）で定義される実
数系列ｕ_ｍ（ｍ＝１，２，…，Ｎ−１，Ｎ）を並べて列
ベクトルＵを定義する（式（３９））。

【数３４】

【００６７】式（３２）により、符号語Ｂ_ｋ（ｋ＝１，
２，…，Ｎ）に対応するＵ(Ｂ_ｋ)は行ベクトルｈ_ｋと列
ベクトルＵの積、即ち、下記の式（４０）の内積で計算
される。

【数３５】式（４０）を各ｋ（ｋ＝１，２，…，Ｎ）についてまと
めると、列ベクトルＵのアダマール変換(−１／２)Ｈ_Ｎ
Ｕが得られる。よって、列ベクトルＵのアダマール変換
Ｈ_ＮＵを計算すれば、双対符号の符号語半分についてＵ
(Ｂ_ｋ)（ｋ＝１，２，…，Ｎ）が計算できる。一方、残
りの符号語Ｂ_ｋ（ｋ＝Ｎ＋１，Ｎ＋２，…，２Ｎ）に対
応するＵ(Ｂ_ｋ)は、次の式（４１）により上で計算した
Ｕ(Ｂ_ｋ _−Ｎ)を−１倍すれば求められる。

【数３６】

【００６８】次に式（３１）のＶ(Ｂ_ｋ)の計算方法につ
いて説明する。Ｖ(Ｂ_ｋ)の対数をとり、下記の式（４
２）のようにＶ’(Ｂ_ｋ)とおく。

【数３７】列ベクトルＶ’を下記の式（４３）により定義すると、
Ｖ’(Ｂ_ｋ)（ｋ＝１，２，…，Ｎ）はＵ(Ｂ_ｋ)（ｋ＝
１，２，…，Ｎ）と同様に、列ベクトルＶ’のアダマー
ル変換のスカラー倍(−１／２)Ｈ_８Ｖ’から求められ
る。また、Ｖ’(Ｂ _ｋ)（ｋ＝Ｎ＋１，Ｎ＋２，…，２
Ｎ）はＶ’(Ｂ_Ｎ−ｋ)を−１倍すれば求められることも
Ｕ(Ｂ_ｋ)の場合と同様である。なお、指数関数を利用す
ればＶ’(Ｂ _ｋ)からＶ(Ｂ_ｋ)＝ｅｘｐＶ’(Ｂ_ｋ)を計算
できる。

【数３８】

【００６９】このようにＺ(Ｂ_ｋ)に現れるＵ(Ｂ_ｋ)、Ｖ
(Ｂ_ｋ)は、ともにＮ次のアダマール変換Ｈ_Ｎを利用して
計算することができる。Ｎ次のアダマール変換Ｈ_ＮＵお
よびＨ_ＮＶ’は一般的な行列の演算法則により計算する
こともできるが、アダマール行列の特徴を巧みに利用し
た効率的な計算方法（グリーン・マシーン）が知られて
いる。アダマール変換の効率的な計算方法については宮
川洋他著『符号理論』、Ｆ．Ｊ．ＭａｃＷｉｌｌｉａｍ
ｓ他著「ＴｈｅＴｈｅｏｒｙｏｆＥｒｒｏｒ−Ｃ
ｏｒｒｅｃｔｉｎｇＣｏｄｅｓ」（Ｎｏｒｔｈ−Ｈｏ
ｌｌａｎｄ）を参照。この高速アダマール変換を用いれ
ばＵ(Ｂ)とＶ’(Ｂ)を高速に計算することができる。

【００７０】次に式（３６）および式（３７）で定義さ
れるＳ^(０) _ｍとＳ^(１) _ｍ（ｍ＝１，２，…，Ｎ−１，
Ｎ）の計算方法について説明する。実数ｘをその正負の
符号（±１）と、絶対値の対数の組合せで(ｘ_０，ｘ_１)
（ｘ_０＝ｓｇｎ(ｘ)、ｘ_１＝ｌｏｇ(｜ｘ｜)）のように
表す。また、この表示体系をＱ＝｛(ｘ_０,ｘ_１)｜ｘ_０
は±１,ｘ_１は実数｝とおく。この表示体系Ｑ上ではＺ
(Ｂ)は、下記の式（４４）のように表される。このＺ
(Ｂ)は高速アダマール変換により算出されたＵ(Ｂ)と
Ｖ’(Ｂ)から簡単に求められる。

【数３９】

【００７１】ところで、Ｑの２元Ｘ＝(ｘ_０,ｘ_１)、Ｙ
＝(ｙ_０,ｙ_１)の和Ｘ＋Ｙは、この表示形式のもとで次
の式（４５）により計算される。ただし、ｆ_＋およびｆ
₋は正の実数上で定義される式（４６）の関数である。

【数４０】

【００７２】図１は集合Ｑの２元Ｘ＝(ｘ_０,ｘ_１)、Ｙ
＝(ｙ_０,ｙ_１)の和Ｘ＋Ｙ＝Ｚ＝(ｚ _０,ｚ_１)を計算する
フローチャートである。まず、ステップＳＴ１１におい
て加算するＱの２元Ｘ＝(ｘ_０,ｘ_１)、Ｙ＝(ｙ _０,ｙ_１)
を設定する。次にステップＳＴ１２においてｘ_１がｙ_１
より大きいか否かを判定する。ｘ_１がｙ_１より大きい場
合はステップＳＴ１３Ａに進み、ｚ_０、ｚ_１、ｚ_２にそ
れぞれｘ_０、ｘ_１、ｘ_１−ｙ_１を代入してステップＳＴ
１４に進む。一方、ｘ_１がｙ_１より小さい場合はステッ
プＳＴ１３Ｂに進み、ｚ_０、ｚ_１、ｚ_２にそれぞれ
ｙ_０、ｙ_１、ｙ_１−ｘ_１を代入してステップＳＴ１４に
進む。

【００７３】ステップＳＴ１４ではｘ_０とｙ_０が等しい
か否かを判定する。ｘ_０とｙ_０が等しい場合はステップ
ＳＴ１５Ａに進み、異なる場合はステップＳＴ１５Ｂに
進む。ステップＳＴ１５Ａでは変数ｚ_１にｚ_１＋ｆ
_＋(ｚ_２)を代入してステップＳＴ１６に進む。一方、ス
テップＳＴ１５Ｂでは変数ｚ_１にｚ_１＋ｆ₋(ｚ_２)を代
入してステップＳＴ１６に進む。ステップＳＴ１６では
Ｚに(ｚ_０,ｚ_１)を代入して終了する。

【００７４】図１の加算アルゴリズムを用いると、Ｓ
^(０) _ｍとＳ^(１) _ｍ（ｍ＝１，２，…，Ｎ−１，Ｎ）を表
示体系Ｑ上で、即ち、対数領域上で計算することができ
る。図２はＳ^(０) _ｍとＳ^(１) _ｍ（ｍ＝１，２，…，Ｎ−
１，Ｎ）の計算を示すフローチャートである。ステップ
ＳＴ２１のＳ_０とＳ_１は計算の途中結果を格納するため
の変数であり、ｋはカウンタである。ステップＳＴ２２
のＢ_ｋ(ｍ)は双対符号Ｃ’の符号語Ｂ_ｋ＝（ｂ_１，
ｂ_２，…，ｂ_Ｎ−１，ｂ_Ｎ）（ｂ_ｍ＝０，１）の第ｍ番
目のビットｂ_ｍを表す。また、ステップＳＴ２３および
ＳＴ２４のｚｋ_０,ｚｋ_１は符号語Ｂ_ｋに対応するＺ(Ｂ
_ｋ)を表示体系Ｑ上で表したときの符号成分と対数成
分、即ち、Ｚ(Ｂ_ｋ)＝(ｚｋ_０,ｚｋ_１)である。

【００７５】次に図２のフローチャートの動作について
説明する。ステップＳＴ２１において変数Ｓ_０とＳ_１に
Ｑの要素(１，Ｃ)を代入する。ただし、Ｃは十分大きな
負の数である。また、カウンタｋに１を代入する。ステ
ップＳＴ２２においてＢ_ｋ(ｍ)が０であるか否かを判定
する。Ｂ_ｋ(ｍ)が“０”である場合はステップＳＴ２３
に進み、Ｂ_ｋ(ｍ)が“１”である場合はステップＳＴ２
４に進む。ステップＳＴ２３では変数Ｓ_０と(ｚｋ_０,ｚ
ｋ_１)の和を変数Ｓ_０に代入し、ステップＳＴ２６に進
む。一方、ステップＳＴ２４では変数ｘ_０にｚｋ_０・
(−１)^ｕｍを、また変数ｘ_１にｚｋ_１−ｖ’_ｍを代入
し、ステップＳＴ２５に進む。

【００７６】ステップＳＴ２５では変数Ｓ_１と(ｘ_０,ｘ
_１)の和を変数Ｓ_１に代入し、ステップＳＴ２６に進
む。ステップＳＴ２６ではカウンタｋの値が２Ｎに等し
いか否かを判定する。カウンタｋの値が２Ｎ未満であれ
ばステップＳＴ２７に進み、カウンタｋをインクリメン
トしてステップＳＴ２２以降の処理を繰り返す。一方、
カウンタｋの値が２Ｎに等しい場合は処理を終了する。

【００７７】計算されたＳ^(０) _ｍ＝(ｘ_０,ｘ_１)、Ｓ
^(１) _ｍ＝(ｙ_０,ｙ_１)から下記の式（４７）のＰおよび
Ｑを計算する。

【数４１】ｐ_１とｑ_１から次の式（４８）により外部値Ｌ_ｅ(ｗ_ｍ)
を計算する。また、計算された外部値Ｌ_ｅ(ｗ_ｍ)から次
の式（４９）により符号ビットｗ_ｍのＬＬＲ(ｗ_ｍ)を計
算する。計算されたＬＬＲ(ｗ_ｍ)の符号から符号ビット
ｗ_ｍを式（５）にしたがって推定し、推定情報ビットと
して出力する。

【数４２】

【００７８】この実施の形態１の線形符号の軟入力軟出
力復号方法は以上のように構成されるので、符号ビット
の外部値の計算において双対符号のトレリス線図を用い
るのではなく、より簡易なアダマール変換を用いて計算
するので、計算量が少なくて済み、高速な復号が可能で
ある。また、従来技術では再帰式αおよびβを記憶する
ためのメモリが必要であったが、この実施の形態１の復
号方法ではＺ(Ｂ)（Ｂは双対符号の符号語）を記憶して
おくだけでよいため従来技術に比べてメモリ容量を大幅
に削減できる効果がある（アダマール行列の対称性から
双対符号の符号語半分のＺ(Ｂ)を記憶すれば十分であ
る。）

【００７９】また、（Ｎ，Ｋ）拡大ハミング符号を要素
符号とする積符号を復号する場合には、各要素符号の軟
入力軟出力復号にこの実施の形態１で説明した復号方法
を適用すれば、より高速に積符号の軟入力軟出力繰り返
し復号を行うことができる。なお、この実施の形態１で
は（Ｎ，Ｋ）拡大ハミング符号の軟入力軟出力復号方法
について説明したが、２元線形ブロック符号の軟入力軟
出力復号方法は拡大ハミング符号のみならず、ＢＣＨ符
号やリード・マラー符号など、他の２元線形ブロック符
号に適用できることは言うまでもない。

【００８０】実施の形態２．図３はこの発明の実施の形
態２による軟入力軟出力復号装置を示す構成図であり、
図において、１１Ａ、１１Ｂは整数の加算回路、１２は
入力される整数を２組の整数に変換して出力する変換テ
ーブル、１３Ａは第１の高速アダマール変換回路、１３
Ｂは第２の高速アダマール変換回路、１４は外部値計算
回路、１５は情報ビットを推定する判定回路である。

【００８１】次に図３の復号装置の動作について、上記
実施の形態１と同じ（Ｎ，Ｋ）拡大ハミング符号を用い
て説明する。まず、復調器から入力される通信路値ｙ_ｍ
と事前値Ｌａ_ｍが加算回路１１Ａにおいて加算されて式
（９）の軟入力値Ｌ(ｗ_ｍ，ｙ_ｍ)（ｍ＝１，２，…，Ｎ
−１，Ｎ）が生成される。ただし、入力される通信路値
ｙ_ｍと事前値Ｌａ_ｍは量子化されて整数として表されて
いるものとする。

【００８２】生成された軟入力値Ｌ(ｗ_ｍ，ｙ_ｍ)は変換
テーブル１２に入力され、式（２７）に示すｕ_ｍと式
（２８）に示すｖ_ｍの対数ｖ’_ｍ＝ｌｏｇｖ_ｍが生成さ
れる。軟入力値Ｌ(ｗ_ｍ，ｙ_ｍ)が正であればｕ_ｍに０、
負であればｕ_ｍに１がセットされ、また、ｘ＝Ｌ
(ｗ_ｍ，ｙ_ｍ)からｘの関数ｆ(ｘ)＝ｌｏｇ(ｔａｎｈ(｜
ｘ｜))の量子化値を格納したテーブルを索表してｖ’_ｍ
にｌｏｇ(ｔａｎｈ｜Ｌ(ｗ_ｍ，ｙ_ｍ)｜)がセットされて
出力される。系列ｖ’_ｍは第１の高速アダマール変換回
路１３Ａおよび外部値計算回路１４に入力され、系列ｕ
_ｍは第２の高速アダマール変換回路１３Ｂおよび外部値
計算回路１４に入力される。

【００８３】高速アダマール変換回路１３Ａ，１３Ｂは
グリーン・マシーンやその他の公知の技術で構成され
る。高速アダマール変換回路１３Ａでは式（４２）の
Ｖ’_ｋ＝Ｖ’(Ｂ_ｋ)（ｋ＝１，２，…，２Ｎ）が生成さ
れ、高速アダマール変換回路１３Ｂでは式（３０）のＵ
_ｋ＝Ｕ(Ｂ_ｋ)（ｋ＝１，２，…，２Ｎ）が生成される。
高速アダマール変換回路１３Ａ，１３Ｂにおいて生成さ
れた系列Ｖ’_ｋおよび系列Ｕ_ｋは外部値計算回路１４に
入力される。

【００８４】外部値計算回路１４では変換テーブル１２
から出力される軟入力値の変換信号ｖ’_ｍとｕ_ｍ、高速
アダマール変換回路１３Ａから出力される系列Ｖ’_ｋ、
高速アダマール変換回路１３Ｂから出力される系列Ｕ_ｋ
がそれぞれ入力されて式（３５）の外部値が計算され
る。まず、Ｕ_ｋが偶数ならばｚｋ_０に１、奇数ならばｚ
ｋ_０に−１がセットされ、ｚｋ_１にＶ’_ｋがセットされ
て式（４４）のＺ(Ｂ_ｋ)のＱ表現Ｚ_ｋ＝ (ｚｋ_０，ｚｋ
_１)が生成される。

【００８５】生成されたＺ_ｋ＝(ｚｋ_０，ｚｋ_１)および
軟入力値の変換信号ｖ’_ｍおよびｕ _ｍから式（３６）お
よび式（３７）のＳ^(０) _ｍとＳ^(１) _ｍ（ｍ＝１，２，
…，Ｎ−１，Ｎ）を計算する回路を図４に示す。図中の
ｒ０_０とｒ０_１はＳ^(０) _ｍのＱ表現Ｓ^(０) _ｍ＝(ｒ
０_０，ｒ０_１)の各成分を格納するレジスタ、ｒ１_０と
ｒ１_１はＳ^(１) _ｍのＱ表現Ｓ^(１) _ｍ＝(ｒ１_０，ｒ１_１)
の各成分を格納するレジスタであり、Ｂ_ｋ(ｍ)は双対符
号Ｃ’の符号語Ｂ_ｋ＝（ｂ_１，ｂ_２，…，ｂ_Ｎ−１，ｂ
_Ｎ）（ｂ_ｍ＝０，１）の第ｍ番目のビットｂ_ｍである。

【００８６】また、３１はＱ表現のＱ加算回路、３２Ａ
はＱ加算回路３１の出力をレジスタｒ０_１またはｒ１_１
に入力するスイッチ、３２Ｂはレジスタｒ０_１またはｒ
１_１の出力を選択してＱ加算回路３１に入力するスイッ
チ、３２ＣはＱ加算回路３１の出力をレジスタｒ０_０ま
たはｒ１_０に入力するスイッチ、３２Ｄはレジスタｒ０
_０またはｒ１_０の出力を選択してＱ加算回路３１に入力
するスイッチ、３３Ａ、３３Ｂはセレクタ、３４は整数
の加算回路、３５は論理積ゲート、３６Ａ、３６Ｂは−
１倍回路である。

【００８７】図４の回路の動作を説明する前にＱ加算回
路３１の構成および動作について説明する。図５はＱの
２元Ｘ＝(ｘ_０，ｘ_１)とＹ＝(ｙ_０，ｙ_１)を加算するＱ
加算回路の構成を示す回路図であり、図において、４１
Ａ、４１Ｂは整数の加算回路、４２Ａ、４２Ｂ、４２
Ｃ、４２Ｄはセレクタ、４３Ａは式（４６）の関数ｆ_＋
(ｘ)の量子化値を格納したルックアップテーブル、４３
Ｂは式（４６）の関数ｆ ₋(ｘ)の量子化値を格納したル
ックアップテーブル、４４は入力される値（ｗ）が正で
あるか否かを判定する判定回路、４５は入力されるｘ_０
とｙ_０が等しいか否かを判定する判定回路、４６Ａ、４
６Ｂは−１倍回路である。

【００８８】次に図５の動作について説明する。ｘ_１は
加算回路４１Ａおよびセレクタ４２Ｂの入力Ａに入力さ
れ、ｘ_０はセレクタ４２Ｃの入力Ａおよび判定回路４５
に入力される。一方、ｙ_１は−１倍回路４６Ａおよびセ
レクタ４２Ｂの入力Ｂに入力され、ｙ_０はセレクタ４２
Ｃの入力Ｂおよび判定回路４５に入力される。判定回路
４５ではｘ_０とｙ_０が等しい場合１が出力され、等しく
ない場合は０が出力される。

【００８９】また，−１倍回路４６Ａではｙ_１が−１倍
されて、−ｙ_１が加算回路４１Ａに出力される。加算回
路４１Ａではｘ_１と−ｙ_１が加算されて、ｘ_１−ｙ_１が
判定回路４４、セレクタ４２Ａの入力Ａ、−１倍回路４
６Ｂに入力される。−１倍回路４６Ｂではｘ_１−ｙ_１が
−１倍されて、−ｘ_１＋ｙ_１がセレクタ４２Ａの入力Ｂ
に入力される。判定回路４４ではｗ＝ｘ_１−ｙ_１が正で
あれば１、負であれば０がセレクタ４２Ａ、４２Ｂ、４
２Ｃに出力される。セレクタ４２Ａでは判定回路４４か
ら入力される信号が１であれば入力Ａが選択され、０で
あれば入力Ｂが選択されてルックアップテーブル４３
Ａ、４３Ｂに入力される。

【００９０】ルックアップテーブル４３Ａでは、入力さ
れるｘからテーブルを索表して対応するｆ_＋(ｘ)がセレ
クタ４２Ｄの入力Ａに出力され、ルックアップテーブル
４３Ｂでは、入力されるｘからテーブルを索表して対応
するｆ₋(ｘ)がセレクタ４２Ｄの入力Ｂに出力される。
セレクタ４２Ｂでは、判定回路４４から入力される信号
が１であれば入力Ａが選択され、０であれば入力Ｂが選
択されて加算回路４１Ｂに出力される。また、セレクタ
４２Ｄでは、判定回路４５の出力信号が１であれば入力
Ａが選択され、０であれば入力Ｂが選択されて加算回路
４１Ｂに出力される。加算回路４１Ｂでは、セレクタ４
２Ｂの出力とセレクタ４２Ｄの出力が加算されてｚ_１が
生成される。一方、セレクタ４２Ｃでは、判定回路４４
の出力信号が１であれば入力Ａが選択され、０であれば
入力Ｂが選択されてｚ_０が生成される。

【００９１】次に図４の回路の動作について説明する。
各ｍ（ｍ＝１，２，…，Ｎ−１，Ｎ）ごとに図４の回路
が並列に配置されて動作するが、ここではｍを１つ固定
して説明する。軟入力値の変換信号の１つｖ’ _ｍは−１
倍回路３６Ａで−１倍されて−ｖ’_ｍが生成され、加算
回路３４に入力される。また、もう１つの変換信号ｕ_ｍ
は論理積ゲート３５に入力される。Ｚ_ｋ＝ (ｚｋ_０，ｚ
ｋ_１)がｋ＝１から２Ｎまで順に入力され、ｚｋ_１はセ
レクタ３３Ａの入力Ａおよび加算回路３４に入力され、
ｚｋ_０はセレクタ３３Ｂの入力Ａおよび−１倍回路３６
Ｂに入力される。また、Ｂ_ｋ(ｍ)はセレクタ３３Ａに入
力される。

【００９２】加算回路３４では、ｚｋ_１と−ｖ’_ｍが加
算されてｚｋ_１−ｖ’_ｍがセレクタ３３Ａの入力Ｂに入
力される。セレクタ３３Ａでは、Ｂ_ｋ(ｍ)が０のとき入
力Ａが選択され、１のとき入力Ｂが選択されてＱ加算回
路３１に入力される（入力ｘ _１）。−１倍回路３６Ｂで
は、ｚｋ_０が−１倍されて−ｚｋ_０がセレクタ３３Ｂに
入力される。セレクタ３３Ｂでは、Ｂ_ｋ(ｍ)とｕ_ｍの論
理積が０のときは入力Ａが選択され、１のときは入力Ｂ
が選択されてＱ加算回路３１に入力される（入力
ｘ_０）。

【００９３】スイッチ３２Ｂでは、Ｂ_ｋ(ｍ)が０のとき
端子０に接続されてレジスタｒ０_１の出力が、一方、Ｂ
_ｋ(ｍ)が１のとき端子１に接続されてレジスタｒ１_１の
出力がＱ加算回路３１に入力される（入力ｙ_１）。ま
た、スイッチ３２Ｄでは、Ｂ_ｋ(ｍ)が０のとき端子０に
接続されてレジスタｒ０_０の出力が、一方、Ｂ_ｋ(ｍ)が
１のとき端子１に接続されてレジスタｒ１_０の出力がＱ
加算回路３１に入力される（入力ｙ_０）。

【００９４】Ｑ加算回路３１の出力ｚ_１は、スイッチ３
２Ａを介してレジスタｒ０_１またはｒ１_１に入力され
る。Ｂ_ｋ(ｍ)が０のときスイッチ３２Ａは端子０に接続
されてＱ加算回路３１の出力ｚ_１はレジスタｒ０_１に入
力され、Ｂ_ｋ(ｍ)が１のときスイッチ３２Ａは端子１に
接続されてＱ加算回路３１の出力ｚ_１はレジスタｒ１_１
に入力される。

【００９５】また、Ｑ加算回路３１の出力ｚ_０は、スイ
ッチ３２Ｃを介してレジスタｒ０_０またはｒ１_０に入力
される。Ｂ_ｋ(ｍ)が０のときスイッチ３２Ｃは端子０に
接続されてＱ加算回路の出力ｚ_０はレジスタｒ０_０に入
力され、Ｂ_ｋ(ｍ)が１のときスイッチ３２Ｃは端子１に
接続されてＱ加算回路３１の出力ｚ_０はレジスタｒ１ _０
に入力される。

【００９６】Ｚ_２Ｎ＝(ｚ２Ｎ_０，ｚ２Ｎ_１)の入力が完
了した段階でレジスタの組（ｒ０_０，ｒ０_１）に格納さ
れている内容がＳ^(０) _ｍであり、レジスタの組（ｒ
１_０，ｒ１_１）に格納されている内容がＳ^(１) _ｍであ
る。Ｓ^(０) _ｍ＝（ｒ０_０，ｒ０_１）およびＳ^(１) _ｍ＝
（ｒ１_０，ｒ１_１）から、Ｑの加算（ｐ_０，ｐ_１）＝
（ｒ０_０，ｒ０_１）＋（ｒ１_０，ｒ１_１）および
（ｑ_０，ｑ_１）＝（ｒ０_０，ｒ０_１）＋（−ｒ１_０，ｒ
１_１）が計算されて符号ビットｗ_ｍの外部値Ｌｅ(ｗ_ｍ)
＝ｐ_１−ｑ_１が算出される。

【００９７】図３に示す外部値計算回路１４で計算され
た符号ビットｗ_ｍの外部値Ｌｅ(ｗ _ｍ)は軟出力として出
力されるとともに、加算回路１１Ｂに出力される。加算
回路１１Ｂでは、加算回路１１Ａの軟入力値Ｌ(ｗ_ｍ，
ｙ_ｍ)と外部値計算回路１４で計算された外部値Ｌｅ(ｗ
_ｍ)が加算されてＬＬＲ_ｍが生成される。生成されたＬ
ＬＲ_ｍは判定回路１５に入力されて正であるか否かが判
定される。正であればｗ_ｍに０がセットされ、負であれ
ばｗ_ｍに１がセットされて出力される。

【００９８】この実施の形態２の２元線形ブロック符号
の軟入力軟出力復号装置は、上述したように高速アダマ
ール変換を利用して高速に外部値を計算できる効果があ
る。また、積符号を軟入力軟出力繰り返し復号する場合
に、要素符号の復号に軟入力軟出力復号装置を適用すれ
ば高速な積符号の復号装置が構成できる。

【００９９】

【発明の効果】以上のように、この発明によれば、生成
ステップで生成された硬判定データをアダマール変換し
て第１のデータ系列を生成し、その信頼度情報をアダマ
ール変換して第２のデータ系列を生成するアダマール変
換ステップを設けるように構成したので、２元線形ブロ
ック符号の軟入力軟出力復号を少ない計算量とメモリ容
量で行うことができる効果がある。

【０１００】この発明によれば、事後値計算ステップが
２元線形ブロック符号Ｃ１、Ｃ２から構成された積符号
を復号する場合、Ｃ１符号の事後値を計算すると、その
事後値をＣ２符号の事前値として軟入力値計算ステップ
に与え、Ｃ２符号の事後値を計算すると、その事後値を
Ｃ１符号の事前値として軟入力値計算ステップに与える
ように構成したので、積符号の軟入力軟出力復号を少な
い計算量とメモリ容量で行うことができる効果がある。

【０１０１】この発明によれば、軟入力値変換回路によ
り生成された硬判定データをアダマール変換して第１の
データ系列を生成し、その信頼度情報をアダマール変換
して第２のデータ系列を生成するアダマール変換回路を
設けるように構成したので、２元線形ブロック符号の軟
入力軟出力復号を少ない計算量とメモリ容量で行うこと
ができる効果がある。

【０１０２】この発明によれば、事後値計算回路が２元
線形ブロック符号Ｃ１、Ｃ２から構成された積符号を復
号する場合、Ｃ１符号の事後値を計算すると、その事後
値をＣ２符号の事前値として軟入力値計算回路に与え、
Ｃ２符号の事後値を計算すると、その事後値をＣ１符号
の事前値として軟入力値計算回路に与えるように構成し
たので、積符号の軟入力軟出力復号を少ない計算量とメ
モリ容量で行うことができる効果がある。

【図面の簡単な説明】

【図１】集合Ｑの２元Ｘ＝(ｘ_０,ｘ_１)、Ｙ＝(ｙ_０,
ｙ_１)の和Ｘ＋Ｙ＝Ｚ＝(ｚ_０,ｚ_１)を計算するフローチ
ャートである。

【図２】Ｓ^(０) _ｍとＳ^(１) _ｍ（ｍ＝１，２，…，Ｎ−
１，Ｎ）の計算を示すフローチャートである。

【図３】この発明の実施の形態２による軟入力軟出力
復号装置を示す構成図である。

【図４】Ｓ^(０) _ｍとＳ^(１) _ｍ（ｍ＝１，２，…，Ｎ−
１，Ｎ）を計算する回路を示す構成図である。

【図５】Ｑ加算回路の構成を示す回路図である。

【図６】積符号の一般的な構成を示す説明図である。

【図７】一般的なディジタル通信システムを示す構成
図である。

【図８】（７，３）巡回符号の符号器の構成を示すブ
ロック図である。

【図９】（７，３）巡回符号のトレリス線図を示す説
明図である。

【図１０】積符号の軟入力軟出力繰り返し復号法を示
すフローチャートである。

【符号の説明】

１１Ａ，１１Ｂ整数の加算回路、１２変換テーブ
ル、１３Ａ第１の高速アダマール変換回路、１３Ｂ
第２の高速アダマール変換回路、１４外部値計算回
路、１５判定回路、３１Ｑ加算回路、３２Ａ，３２
Ｂ，３２Ｃ，３２Ｄスイッチ、３３Ａ，３３Ｂセレク
タ、３４整数の加算回路、３５論理積ゲート、３６
Ａ，３６Ｂ −１倍回路、４１Ａ，４１Ｂ整数の加算
回路、４２Ａ，４２Ｂ，４２Ｃ，４２Ｄセレクタ、４
３Ａ，４３Ｂルックアップテーブル、４４判定回
路、４５判定回路、４６Ａ，４６Ｂ −１倍回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中村隆彦東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者吉田英夫東京都千代田区丸の内二丁目２番３号三菱電機株式会社内Ｆターム(参考） 5B001 AA01 AA08 AA13 AB02 AB03 AC01 AD06 5J065 AC02 AD05 AF03 AG05 AH02 AH07 AH21

Claims

【特許請求の範囲】

【請求項１】通信路値と事前値から軟入力値を計算す
る軟入力値計算ステップと、上記軟入力値計算ステップ
で計算された軟入力値から硬判定データと信頼度情報を
生成する生成ステップと、上記生成ステップで生成され
た硬判定データをアダマール変換して第１のデータ系列
を生成し、その信頼度情報をアダマール変換して第２の
データ系列を生成するアダマール変換ステップと、上記
アダマール変換ステップで生成された第１及び第２のデ
ータ系列から外部値を計算する外部値計算ステップと、
上記軟入力値計算ステップで計算された軟入力値と上記
外部値計算ステップで計算された外部値を加算して事後
値を計算する事後値計算ステップと、上記事後値計算ス
テップで計算された事後値から情報系列を推定する情報
系列推定ステップとを備えた軟入力軟出力復号方法。
【請求項２】事後値計算ステップは、２元線形ブロッ
ク符号Ｃ１、Ｃ２から構成された積符号を復号する場
合、Ｃ１符号の事後値を計算すると、その事後値をＣ２
符号の事前値として軟入力値計算ステップに与え、Ｃ２
符号の事後値を計算すると、その事後値をＣ１符号の事
前値として軟入力値計算ステップに与えることを特徴と
する請求項１記載の軟入力軟出力復号方法。
【請求項３】通信路値と事前値から軟入力値を計算す
る軟入力値計算回路と、上記軟入力値計算回路により計
算された軟入力値から硬判定データと信頼度情報を生成
する軟入力値変換回路と、上記軟入力値変換回路により
生成された硬判定データをアダマール変換して第１のデ
ータ系列を生成し、その信頼度情報をアダマール変換し
て第２のデータ系列を生成するアダマール変換回路と、
上記アダマール変換回路により生成された第１及び第２
のデータ系列から外部値を計算する外部値計算回路と、
上記軟入力値計算回路により生成された軟入力値と上記
外部値計算回路により計算された外部値を加算して事後
値を計算する事後値計算回路と、上記事後値計算回路に
より計算された事後値から情報系列を推定する情報系列
推定回路とを備えた軟入力軟出力復号装置。
【請求項４】事後値計算回路は、２元線形ブロック符
号Ｃ１、Ｃ２から構成された積符号を復号する場合、Ｃ
１符号の事後値を計算すると、その事後値をＣ２符号の
事前値として軟入力値計算回路に与え、Ｃ２符号の事後
値を計算すると、その事後値をＣ１符号の事前値として
軟入力値計算回路に与えることを特徴とする請求項３記
載の軟入力軟出力復号装置。