CN1226827C - 用以降低锁相回路的回路滤波器所需电容值的电荷泵 - Google Patents

用以降低锁相回路的回路滤波器所需电容值的电荷泵 Download PDF

Info

Publication number
CN1226827C
CN1226827C CNB03101724XA CN03101724A CN1226827C CN 1226827 C CN1226827 C CN 1226827C CN B03101724X A CNB03101724X A CN B03101724XA CN 03101724 A CN03101724 A CN 03101724A CN 1226827 C CN1226827 C CN 1226827C
Authority
CN
China
Prior art keywords
pulse wave
node
charge pump
electric current
wave switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03101724XA
Other languages
English (en)
Other versions
CN1499727A (zh
Inventor
吴庆杉
陈建铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1499727A publication Critical patent/CN1499727A/zh
Application granted granted Critical
Publication of CN1226827C publication Critical patent/CN1226827C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种电荷泵，其可降低锁相回路中的回路滤波器所需的电容值。该回路滤波器包含一电阻及一电容。该电荷泵包含用以分别提供一第一电流及一第二电流的第一及第二输入电流源、用以分别接收该第一及该第二电流的第一及第二输出电流源、以及用来控制电流流向的多个提升及下降脉波开关，使得仅有部分流经该电阻的电流会流经该电容，以分别对该电容充、放电。该电容的面积可依据该部分电流的电流值而减小。

Description

用以降低锁相回路的回路滤波器 所需电容值的电荷泵
技术领域
本发明相关于一种锁相回路中的电荷泵(charge pump)，尤指一种具有改良式结构的电荷泵，其可降低该锁相回路中所需的电容值。
背景技术
一般而言，锁相回路(phase locked loop)都用于频率控制。请参考图1，图1为一公知锁相回路10的方块图。锁相回路10包含一相位检测器12，用来比较两输入信号IN1及IN2的值。相位检测器12依据输入信号IN1及IN2之间的相位差将一提升信号UP或一下降信号DN输出至一电荷泵14。电荷泵14依据其所接收自相位检测器12的信号(提升信号UP或下降信号DN)将一控制电流传送至一回路滤波器16或接收回路滤波器16所传来的控制电流，该控制电流用来回路滤波器16中的电容充、放电，其具体的操作过程容后再述。最后，回路滤波器16将一控制电压VVCONA馈至一压控振荡器18，压控振荡器18依据控制电压VVCONA产生一输出频率IN2。锁相回路10就是由相位检测器12、电荷泵14、回路滤波器16及压控振荡器18所共同组合而成的一种负反馈电路。
请参考图2，图2为锁相回路10的相位检测器12于产生提升信号UP时的操作示意图。正如先前所述，相位检测器12依据输入信号IN1及IN2之间的相位比较结果而输出提升信号UP或下降信号DN，其中假设输入信号IN1的相位领先输入信号IN2的相位达θ1，也就是输入信号IN1及IN2间的相位差为θ1。相位检测器12能够检测出输入信号IN1及IN2之间的相位差θ1并依据相位差θ1输出提升信号UP。提升信号UP的脉波宽度(pulsewidth)正比于输入信号IN1及IN2间的相位差θ1的值。提升信号UP用来增加输入信号IN2的频率，以使输入信号IN1及IN2之间无相位差。
请参考图3，图3为公知的相位检测器12于产生下降信号DN时的操作示意图。在图3中，输入信号IN2的相位领先输入信号IN1的相位达θ2，也就是输入信号IN1及IN2间的相位差为θ2。相位检测器12能够检测出相位差θ2并据以产生下降信号DN。同样的，下降信号DN的脉冲宽度正比于相位差θ2。下降信号DN用来减少输入信号IN2的频率，以使输入信号IN1及输入信号IN2具有相同的相位。
请参考图4，图4为公知锁相回路10中电荷泵14及回路滤波器16的电路图。电荷泵14包含一输入电流源20及一输出电流源22，输入电流源20连接于电荷泵14的节点NA，而输出电流源22连接于电荷泵的节点NB，输入电流源20所输出的电流值为I，而输出电流源22所输出的电流源亦为I。电荷泵14还包含连接于节点NA及输出节点VCONA之间的提升脉波开关swUP、及连接于输出节点VCONA及节点NB之间的下降脉波开关swDN。回路滤波器16包含连接于输出节点VCONA及一中继节点VCON之间的电阻R、及连接于中继节点VCON及接地点(ground)之间的电容C。
当提升脉波开关swUP接收到相位检测器12所传来的提升信号UP时，提升脉波开关swUP会导通(close)以使电容C充电，而提升脉波开关swUP在其余未接收到相位检测器12所传来的提升信号UP的时候，提升脉波开关swUP会一直保持在不导通(open)的状态。而在另一方面，当下降脉波开关swDN接收到相位检测器12所传来的下降信号DN时，下降脉波开关swDN会导通(close)以使电容C放电，而下降脉波开关swDN在其余未接收到相位检测器12所传来的下降信号DN的时候，下降脉冲开关swDN也会一直保持在不导通(open)的状态。图4中所示的提升脉波开关swUP及下降脉冲开关swDN皆处于不导通的状态，因为电荷泵14此时并未接收到任何提升信号UP或下降信号DN。所以，此时也就不会有任何用来对电容C充、放电的电流从电荷泵14流向回路滤波器16。
请参考图5，图5为公知电荷泵14及回路滤波器16处于充电模式时的电路图。在图5中，电荷泵14接收到相位检测器12所传来的提升信号UP，因此，提升脉波开关swUP会导通，而下降脉波开关swDN则会保持在不导通的状态。图5中虚线所示为一从输入电流源20流向电阻R后流向电容C的电流I的电流路径。因为电流I会持续地流至电容C，所以电容C的两端点之间的电位差会持续增加，而电容C的两端点之间的电位差与电流I间的关系式为
i = C dv dt (公式一)，
从公式一中可看出，电流I流至电容C的时间越长，电容C所增加的电荷量也越多，于是电容C的两端点之间的电位差VCON也会越大。由公式一可推衍出
i k = C k (公式二)，
其中k为常数，也就是电流I会正比于电容值C。公式二在本发明中的地位相当重要，其详细的意义容后再述。
正如先前所述，电压VVCONA是一从回路滤波器16输出至压控振荡器18且用来控制压控振荡器18操作的输出电压，请参考以下的公式三，公式三为电压VVCONA电压VVCON之间的关系式
VVCONA＝IR+VVCON    (公式三)，
由公式三中可看出，电压VVCONA与流经电阻R的电流及电压VVCON有关。
请参考图6，图6为公知电荷泵14及回路滤波器16处于放电模式时的电路图。在图6中，电荷泵14接收到相位检测器12所传来的下降信号DN，如此一来，下降脉波开关swDN会导通，而提升脉波开关swUP则会保持在不导通的状态。图6中虚线所示为一从电容C流经电阻R后流至输出电流源22的电流I的电流路径。因为电流I会持续自电容C流出，所以电容C的两端点之间的电位差会持续减少，而电容C会依据公式一放电。
遗憾的是，当将公知电荷泵14及回路滤波器16组合至一集成电路上时，回路滤波器16中的电容C往往会占据该集成电路相当大的面积。如此一来，不仅包含公知锁相回路10的集成电路的制造费用会大幅上扬，并且因电容C的关系，该集成电路的面积也不可能缩小。
发明内容
因此，本发明的目的在于提供一种电荷泵，基可用来缩小锁相回路的回路滤波器中的电容，以改善公知技术的缺点。
本发明的电荷泵可用于一锁相回路，以减小该锁相回路中一回路滤波器所需的电容值，该回路滤波器包含一电阻，电连接于该电荷泵的输出节点、及一电容，电连接该电阻于中继节点，该电荷泵包含一第一输入电流源、一第二输入电流源、一第一输出电流源、一第二输出电流源、多个提升脉波开关及多个下降脉波开关。该第一输入电流源电连接于该电荷泵的第一节点，用来提供一第一电流流至该电荷泵，该第一电流等于一预定电流乘以一第一因数；该第二输入电流源电连接于该电荷泵的第二节点，用来提供一第二电流流至该电荷泵，该第二电流等于该预定电流乘以一第二因数；该第一输出电流源电连接于该电荷泵的第三节点，用来接收从该电荷泵所流来的第一电流；该第二输出电流源电连接于该电荷泵的第四节点，用来接收从该电荷泵所流来的第二电流；该多个提升脉波开关受控于一提升信号，该提升信号用来控制电流的流向，当该电荷泵被该提升信号切换成一充电模式时，该第一电流与该第二电流会会聚至该第一节点并流经该输出节点及该电阻后流至该中继节点，该第一电流会再自该中继节点流至该第三节点并从该第一输出电流源流出，而该第二电流会再自该中继节点流经该电容以对该电容充电；而该多个下降脉波开关则受控于一下降信号，该下降信号用来控制电流的流向，当该电荷泵被该下降信号切换成一放电模式时，该第一电流会自该第一节点流至该中继节点，该第二电流会自该电容流至该中继节点以对该电容放电，而该第一电流与该第二电流之和会自该中继节点流经该电阻、该输出节点、及该第三节点后从该第一输出电流源及该第二输出电流源流出；以及其中该多个提升脉波开关包含一第一提升脉波开关、一第二提升脉波开关及一第三提升脉波开关，该第一提升脉波开关连接于该第二节点与该第一节点之间，该第二提升脉波开关连接于该第一节点与该输出节点之间，该第三提升脉波开关连接于该中继节点与该第三节点之间；
该多个下降脉波开关包含一第一下降脉波开关、一第二下降脉波开关及一第三下降脉波开关，该第一下降脉波开关连接于该中继节点与该第一节点之间，该第二下降脉波开关连接于该第三节点与该输出节点之间，该第三下降脉波开关连接于该第四节点与该第三节点之间。
附图说明
图1为一公知锁相回路的方块图。
图2为图1所示的锁相回路中的相位检测器于产生提升信号时的操作示意图。
图3为公知的相位检测器于产生下降信号时的操作示意图。
图4为公知锁相回路中的电荷泵及回路滤波器的电路图。
图5为公知电荷泵及回路滤波器处于充电模式时的电路图。
图6为公知电荷泵及回路滤波器处于放电模式时的电路图。
图7为本发明的电荷泵及回路滤波器的电路图。
图8为本发明电荷泵及回路滤波器处于充电模式时的电路图。
图9为本发明电荷泵及回路滤波器处于放电模式时的电路图。
附图符号说明
10锁相回路                    12相位检测器
14、34电荷泵                16、36回路滤波器
18压控振荡器                20输入电流源
22输出电流源                40第一输入电流源
42第二输入电流源            44第一输出电流源
46第二输出电流源
具体实施方式
请参考图7，图7为本发明的电荷泵34及回路滤波器36的电路图。本发明的电荷泵34用来取代公知电荷泵14，而本发明的回路滤波器36则用来取代公知回路滤波器16，图1中所示的相位检测器12及压控振荡器18仍适用于本发明，由于相位检测器12及压控振荡器18已于之前介绍过，所以于此不再赘述。
本发明的回路滤波器36与公知回路滤波器16大致相同，而其中的差异点仅在于公知回路滤波器16中的电容C被重新命名为电容C/10，如此重新命名的用意在于强调使用本发明的电荷泵34，回路滤波器36中的电容C/10的面积较公知技术中所使用的电容C的面积小。回路滤波器36包含电连接于电荷泵的输出节点VCONA的电阻R、及于中继节点VCON处电连接于电阻R的电容C/10。
本发明的电荷泵34包含一第一输入电流源40，其电连接于电荷泵34的节点N1，且用来提供一电流9I/10。电流9I/10为公知输入电流源20所输出的电流I的9/10倍。此处所采用的9/10倍仅为了说明方便，也就是说，任何介于0与1的值皆可适用于本发明。电荷泵34还包含一第二输入电流源42，其电连接于电荷泵34的节点N2处，且用来提供一电流I/10。电流I/10为电流I的1/10，同样的，此处所引用的1/10也仅为了说明方便。本发明的电荷泵34的较佳实施例中包含两个输入电流源40及42。因此从两输入电流源40及42所流出的电流和会等于电流I。第二输入电流源1/10会与回路滤波器36中的电容C/10有密切的关系，稍后会有详细的说明。
电荷泵34还包含一第一输出电流源44，其电连接于电荷泵34的节点N3，且用来接收从第一输入电流源40所流来的电流9I/10。电荷泵34还包含一第二输出电流源46，其电连接于电荷泵34的节点N4，且用来接收从第二输入电流源42所流来的电流I/10。在本发明的较佳实施例中，第一输入电流源40所提供的电流9I/10应等于第一输出电流源44所接收的电流，而第二输入电流源42所提供的电流I/10应等于第二输出电流源46所接收的电流。
与公知电荷泵14中的提升脉波开关swUP相同，本发明的电荷泵34也包含一第一提升脉波开关swUP1、一第二提升脉波开关swUP2及一第三提升脉波开关swUP3。第一提升脉波开关swUP1连接于节点N2与节点N1之间，第二提升脉波开关swUP2连接于节点N1与输出节点VCONA之间，而第三提升脉波开关swUP3则连接于中继节点VCON与节点N3之间。每一提升脉波开关swUP1、swUP2及swUP3皆受控于从相位检测器12所输出的提升信号UP。当电荷泵34接收到提升信号UP，电荷泵34内所有的提升脉波开关swUP1、swUP2及swUP3皆会导通，如此一来，电荷泵34及回路滤波器36就会处于充电模式，而电容C就会被充电。而在电荷泵34未接收到任何从相位检测器12所输出的提升信号UP的时候，提升脉波开关swUP1、swUP2及swUP3皆会处于不导通的状态。
不仅如此，与公知电荷泵14中的下降脉波开关swDN相同，本发明的电荷泵34也包含一第一下降脉波开关swDN1、一第二下降脉波开关swDN2及一第三下降脉波开关swDN3。第一下降脉波开关swDN1连接于节点N1与中继节点VCON之间，第二下降脉波开关swDN2连接于节点N3与输出节点VCONA之间，而第三下降脉波开关swDN3连接于节点N3与节点N4之间。每一下降脉波开关swDN1、swDN2及swDN3皆受控于从相位检测器12所输出的下降信号DN。当电荷泵34接收到下降信号DN时，电荷泵34内所有的下降脉波开关swDN1、swDN2及swDN3皆会导通，如此一来，电荷泵34及回路滤波器36就会处于放电模式，而电容C就会被持续地放电。而当电荷泵34未接收任何从相位检测器12及所输出的下降信号DN的时候，下降脉波开关swDN1、swDN2及swDN3皆会处于不导通的状态。
图7中所示的提升脉波开关swUP1、swUP2及swUP3与下降脉波开关swDN1、swDN2及swDN3皆处于不导通的状态，因为电荷泵34此时并没有接收到任何提升信号UP或下降信号DN。此时，也就不会有任何用来对电容C充放电的电流，会从电荷泵34流向回路滤波器36。
请参考图8，图8为本发明电荷泵34及回路滤波器36处于充电模式时的电路图。在图8中，电荷泵34接收到相位检测器12所传来的提升信号UP，此时，提升脉波开关swUP1、swUP2及swUP3会导通，而下降脉波开关swDN1、swDN2及swDN3则会保持在不导通的状态。
图8中虚线所示为三种电流的电流路径。从第一输入电流源40及第二输入电流源42所流出的电流会聚于节点N1处，并且电流9I/10及I/10会聚为电流I。之后，电流I会流经输出节点VCONA并流至中继节点VCON。而从中继节点VCON处会流出一电流值为9I/10的电流，并流经节点N3后流至第一输出电流源44。而剩余的电流的电流值为I/10(I-9I/10)，此电流会从中继节点VCON流向电容C/10并对电容C/10充电。关于流入及流出中继节点VCON的电流可用克希荷夫定理来加以验证：流入中继节点VCON的电流的电流值为I，流出中继节点VCON的电流的电流值为9I/10+I/10，很明显的，从中继节点VCON流出的电流的电流值等于从中继节点VCON流出的电流的电流值。
请参考图9，图9为本发明电荷泵34及回路滤波器36处于放电模式时的电路图。在图9中，电荷泵34接收到相位检测器12所传来的下降信号DN，此时，下降脉波开关swDN1、swDN2及swDN3会导通，而提升脉波开关swUP1、swUP2及swUP3则会保持在不导通的状态。
图9中虚线所示为三种电流的电流路径。从第一输入电流源40所流出的电流9I/10会从节点N2处流至中继节点VCON。而从中继节点VCON处会流出一具有电流值I的电流，此电流会流至第一输出电流源44及第二输出电流源46。而不足的电流的电流值为I/10(9I/10-I)，此电流会由电容C/10的放电过程所提供，并从电容C/10流向中继节点VCON。关于流入及流出中继节点VCON的电流亦可用克希荷夫定理来加以验证：从中继节点VCON流出的唯一电流的电流值为I，而流入中继节点VCON的电流的电流值为9I/10+I/10，很明显的，流入中继节点VCON的电流的电流值等于从中继节点VCON流出的电流的电流值。
如之前所提到的，输出节点VCONA处的电压VVCONA会被输出至压控振荡器18以控制压控振荡器18的操作，也就是说，本发明的电荷泵34及回路滤波器36需被设计成使得本发明中电压VVCONA的特性与公知技术中电压VVCONA的特性完全相同才可以。请再参考公式三，由公式三中可看出，电压VVCONA与IR及VVCON的和有关。请再参考图5及图8，在图5及图8中，流经电阻R的电流的值为I，因此，本发明中的IR与公知技术中的IR具有相同的值。为了要证明本发明中的电压VVCONA与公知技术中的电压VVCONA具有相同的值，可参考公式一及公式二中i及C间的关系。因为i正比于C，因此i及C可被除以任何常数k，而公式二却仍然成立。因此，图8中电容C/10的电容值为图5中电容C的电容值的1/10。同样的，流经电容C/10的电流I/10的电流值也会流经电容C的电流I的电流值的1/10。在重新验证过公式一后所得到的结论为，因为本发明中的i及C与公知技术中的i及C的相对比值皆相同，所以在充电的过程中所改变的电压值也必然相等。因此，公知技术于充电过程中电压VVCONA的特性与本发明于充电过程中电压VVCONA的特性完全相同，也就是说，公知技术中电压VVCONA的特性与本发明中电压VVCONA的特性完全相同。
上述有关公知技术中电压VVCONA的特性与本发明中电压VVCONA的特性完全相同的说明也同样适用于图6公知技术及图9本发明的放电过程，唯一的差异仅在于流经电容C/10及电阻R的电流的方向不同而已，而公知技术于放电过程中电压VVCONA的特性与本发明于放电过程中电压VVCONA的特性亦完全相同。
本发明可使用较小的电容C/10就能产生用于控制压控振荡器18的具有相同特性的输出电压VVCONA。请注意，如前所述，电容C/10仅为了方便说明才选用的电容值。在本发明的电荷泵34中的提升脉波开关swUP1、swUP2及swUP3与下降脉波开关swDN1、swDN2及swDN3可利用金气半晶体管(MOS)或其它任何作为开关之用的电路所构成。
相较于公知的电荷泵14，本发明的电荷泵34包含两个可输出不同电流的输入电流源40及42、两个可输入不同电流的输出电流源44及46、三个提升脉波开关swUP1、swUP2及swUP3、以及三个下降脉波开关swDN1、swDN2及swDN3。本发明的电荷泵34利用开关的导通或不导通来控制电流源的电流流向，本发明的电荷泵34可确保流经电容C/10的电流为流经电阻R的电流的1/10。本发明的电荷泵34所特有的性质可使回路滤波器36内的电容C/10的面积仅为公知技术中的电容C的面积的1/10。当本发明的电荷泵34及回路滤波器36被整合至一集成电路上时，电容C/10所占据该集成电路的面积会为公知电容C所占据该集成电路的面积的1/10。因此本发明的电荷泵34确能使内含锁相回路的集成电路具有更小的面积。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等效变化与修改，皆应属本发明的涵盖范围。

Claims (14)

1.一种用于一锁相回路的电荷泵，其可减小该锁相回路中一回路滤波器所需的电容值，该回路滤波器包含一电阻，电连接于该电荷泵的输出节点、及一电容，电连接于该电阻的中继节点，该电荷泵包含：
一第一输入电流源，电连接于该电荷泵的第一节点，用来提供一第一电流流至该电荷泵，该第一电流等于一预定电流乘以一第一因数；
一第二输入电流源，电连接于该电荷泵的第二节点，用来提供一第二电流流至该电荷泵，该第二电流等于该预定电流乘以一第二因数；
一第一输出电流源，电连接于该电荷泵的第三节点，用来接收从该电荷泵所流来的第一电流；
一第二输出电流源，电连接于该电荷泵的第四节点，用来接收从该电荷泵所流来的第二电流；
多个提升脉波开关，其受控于一提升信号，该提升信号用来控制电流的流向，当该电荷泵被该提升信号切换成一充电模式时，该第一电流与该第二电流会会聚至该第一节点并流经该输出节点及该电阻后流至该中继节点，该第一电流会再自该中继节点流至该第三节点并从该第一输出电流源流出，而该第二电流会再自该中继节点流经该电容以对该电容充电；以及
多个下降脉波开关，其受控于一下降信号，该下降信号用来控制电流的流向，当该电荷泵被该下降信号切换成一放电模式时，该第一电流会自该第一节点流至该中继节点，该第二电流会自该电容流至该中继节点以对该电容放电，而该第一电流与该第二电流之和会自该中继节点流经该电阻、该输出节点、及该第三节点后从该第一输出电流源及该第二输出电流源流出；以及
其中该多个提升脉波开关包含一第一提升脉波开关、一第二提升脉波开关及一第三提升脉波开关，该第一提升脉波开关连接于该第二节点与该第一节点之间，该第二提升脉波开关连接于该第一节点与该输出节点之间，该第三提升脉波开关连接于该中继节点与该第三节点之间；
该多个下降脉波开关包含一第一下降脉波开关、一第二下降脉波开关及一第三下降脉波开关，该第一下降脉波开关连接于该中继节点与该第一节点之间，该第二下降脉波开关连接于该第三节点与该输出节点之间，该第三下降脉波开关连接于该第四节点与该第三节点之间。
2.如权利要求1所述的电荷泵，其中当该提升脉波信号已产生并进而将该电荷泵切换至该充电模式时，该第一、第二及第三提升脉波开关导通，而该第一、第二及第三下降脉波开关则不导通。
3.如权利要求1所述的电荷泵，其中当该下降脉波信号已产生并进而将该电荷泵切换至该放电模式时，该第一、第二及第三提升脉波开关不导通，而该第一、第二及第三下降脉波开关则导通。
4.如权利要求1所述的电荷泵，其中该第一因数及该第二因数皆小于1，且该第一因数及该第二因数之和为1。
5.如权利要求4所述的电荷泵，其中该第二因数小于该第一因数。
6.如权利要求1所述的电荷泵，其中该多个提升脉波开关及该多个下降脉波开关皆为晶体管。
7.一种减小一回路滤波器中所需的电容值的方法，该回路滤波器设于一锁相回路，该回路滤波器包含一电阻，电连接于一电荷泵的输出节点、及一电容电连接于该电阻的中继节点，该方法包含：
提供一电连接于该电荷泵的第一节点的第一输入电流源，其用来提供一第一电流流至该电荷泵，该第一电流等于一预定电流乘以一第一因数；
提供一电连接于该电荷泵的第二节点的第二输入电流源，其用来提供一第二电流流至该电荷泵，该第二电流等于该预定电流乘以一第二因数；
提供一电连接于该电荷泵的第三节点的第一输出电流源，其用来接收从该电荷泵所流来的第一电流；
提供一电连接于该电荷泵的第四节点的第二输出电流源，其用来接收从该电荷泵所流来的第二电流；
以一提升信号控制多个提升脉波开关的操作以控制电流的流向，当该电荷泵被该提升信号切换成一充电模式时，该第一电流与该第二电流会会聚至该第一节点并流经该输出节点及该电阻后流至该中继节点，该第一电流会再自该中继节点流至该第三节点并从该第一输出电流源流出，而该第二电流会再自该中继节点流经该电容以对该电容充电；以及
以一下降信号控制多个下降脉波开关的操作以控制电流的流向，当该电荷泵被该下降信号切换成一放电模式时，该第一电流会自该第一节点流至该中继节点，该第二电流会自该电容流至该中继节点以对该电容放电，而该第一电流与该第二电流之和会自该中继节点流经该电阻、该输出节点、及该第三节点后从该第一输出电流源及该第二输出电流源流出。
8.如权利要求7所述的方法，其中该多个提升脉开关包含一第一提升脉波开关、一第二提升脉波开关及一第三提升脉波开关，该第一提升脉波开关连接于该第二节点与该第一节点之间，该第二提升脉波开关连接于该第一节点与该输出节点之间，该第三提升脉波开关连接于该中继节点与该第三节点之间。
9.如权利要求8所述的方法，其中该多个下降脉波开关包含一第一下降脉波开关、一第二下降脉波开关及一第三下降脉波开关，该第一下降脉波开关连接于该中继节点与该第一节点之间，该第二下降脉波开关连接于该第三节点与该输出节点之间，该第三下降脉波开关连接于该第四节点与该第三节点之间。
10.如权利要求9所述的方法，其中当该多个提升脉波信号已产生并进而将该电荷泵切换至该充电模式时，该第一、第二及第三提升脉波开关导通，而该第一、第二及第三下降脉波开关则不导通。
11.如权利要求9所述的方法，其中当该多个下降脉波信号已产生并进而将该电荷泵切换至该放电模式时，该第一、第二及第三提升脉波开关不导通，而该第一、第二及第三下降脉波开关则导通。
12.如权利要求7所述的方法，其中该第一因数及该第二因数皆小于1，且该第一因数及该第二因数之和为1。
13.如权利要求12所述的方法，其中该第二因数小于该第一因数。
14.如权利要求7所述的方法，其中该多个提升脉波开关及该多个下降脉波开关皆为晶体管。
CNB03101724XA 2002-11-07 2003-01-21 用以降低锁相回路的回路滤波器所需电容值的电荷泵 Expired - Fee Related CN1226827C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/065,658 US6710666B1 (en) 2002-11-07 2002-11-07 Charge pump structure for reducing capacitance in loop filter of a phase locked loop
US10/065,658 2002-11-07

Publications (2)

Publication Number Publication Date
CN1499727A CN1499727A (zh) 2004-05-26
CN1226827C true CN1226827C (zh) 2005-11-09

Family

ID=31975663

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03101724XA Expired - Fee Related CN1226827C (zh) 2002-11-07 2003-01-21 用以降低锁相回路的回路滤波器所需电容值的电荷泵

Country Status (3)

Country Link
US (1) US6710666B1 (zh)
CN (1) CN1226827C (zh)
TW (1) TW580801B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161436B2 (en) * 2002-11-27 2007-01-09 Mediatek Inc. Charge pump structure for reducing capacitance in loop filter of a phase locked loop
US6940324B2 (en) * 2003-11-21 2005-09-06 International Business Machines Corporation Variation of effective filter capacitance in phase lock loop circuit loop filters
JP4371893B2 (ja) * 2004-04-27 2009-11-25 セイコーＮｐｃ株式会社 チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路
TWI266484B (en) * 2004-12-07 2006-11-11 Via Tech Inc A fast-switch charge pump and loop filter for high-speed dual-power phase lock loop
US7839203B1 (en) * 2005-01-24 2010-11-23 National Semiconductor Corporation Adaptive capacitor charge/discharge network
US7170322B2 (en) * 2005-05-28 2007-01-30 Motorola, Inc. System and method for reducing transient response in a fractional N phase lock loop
JP2010035098A (ja) * 2008-07-31 2010-02-12 Sony Corp 位相同期回路並びに記録再生装置および電子機器
JP4683088B2 (ja) * 2008-07-31 2011-05-11 ソニー株式会社 位相同期回路並びに記録再生装置および電子機器
US8766683B2 (en) 2012-08-17 2014-07-01 St-Ericsson Sa Double output linearized low-noise charge pump with loop filter area reduction
US9831766B2 (en) * 2015-11-19 2017-11-28 Mediatek Inc. Charge pump and associated phase-locked loop and clock and data recovery
US10797500B2 (en) * 2016-09-20 2020-10-06 Richtek Technology Corporation Charger circuit and capacitive power conversion circuit and charging control method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594390A (en) * 1995-11-27 1997-01-14 National Semiconductor Corporation Reduced area, first order R-C filters using current conveyors
JP2914310B2 (ja) * 1996-08-21 1999-06-28 日本電気株式会社 チャージポンプ回路及びそれを用いたｐｌｌ回路
US5949264A (en) * 1996-11-29 1999-09-07 Lo; Dennis C. Digital phase detector and charge pump system reset and balanced current source matching methods and systems
JP3356136B2 (ja) * 1999-10-19 2002-12-09 日本電気株式会社 Ｐｌｌ回路
US6329882B1 (en) * 1999-12-20 2001-12-11 Intel Corporation Third-order self-biased phase-locked loop for low jitter applications
JP2001274682A (ja) * 2000-03-27 2001-10-05 Toshiba Corp フェーズロックドループ回路
EP1282234A1 (en) * 2001-07-31 2003-02-05 Texas Instruments Incorporated Loop filter architecture

Also Published As

Publication number Publication date
US6710666B1 (en) 2004-03-23
CN1499727A (zh) 2004-05-26
TW200408198A (en) 2004-05-16
TW580801B (en) 2004-03-21

Similar Documents

Publication Publication Date Title
CN1226827C (zh) 用以降低锁相回路的回路滤波器所需电容值的电荷泵
CN1893277A (zh) 可调整增益曲线的相位检测电路与其方法
US7330058B2 (en) Clock and data recovery circuit and method thereof
CN1127214C (zh) 利用一窗口相位比较器的数据和时钟恢复锁相环电路
CN1540868A (zh) 使用全数字频率检测器和模拟相位检测器的频率合成器
US7580495B2 (en) Mixer-based phase control
CN102832930B (zh) 数字锁相回路系统及方法
CN1883119A (zh) 具有增强的信号稳定性的锁相环结构
CN1293489A (zh) 减小相位偏移而不增加工作电压的锁相环电路
CN1681210A (zh) 用于锁相环频率合成器的低噪声充电泵
CN110429915A (zh) Rc振荡电路
CN1481076A (zh) 电荷泵锁相回路电路
CN1913360A (zh) 电荷泵装置、系统和方法
CN1081034A (zh) 光纤接收器的时钟抽取电路
CN1671051A (zh) 抑制时钟馈通效应低相位噪声切换式电容电路与相关方法
CN1788417A (zh) 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器
CN1132314C (zh) 锁相环的电荷泵电路
CN1943113A (zh) 开关电容滤波器和反馈系统
CN101030782A (zh) 时钟分配电路和其方法
CN1604459A (zh) 压控振荡器电路中的切换式电容电路及相关方法
CN1762090A (zh) 在电压控制振荡器电路中可减低时钟馈通效应的切换式电容电路及其方法
CN1236558C (zh) 脉冲信号转变延迟调节电路
US6943633B2 (en) Widely tunable ring oscillator utilizing active negative capacitance
CN1745518A (zh) 包括可变延迟和离散延迟的锁相环
CN100338880C (zh) 可抑制时钟脉冲馈通效应且具有低相位噪声的切换式电容电路与相关方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051109

Termination date: 20160121

EXPY Termination of patent right or utility model