CN1081034A - 光纤接收器的时钟抽取电路 - Google Patents

光纤接收器的时钟抽取电路 Download PDF

Info

Publication number
CN1081034A
CN1081034A CN93106716.2A CN93106716A CN1081034A CN 1081034 A CN1081034 A CN 1081034A CN 93106716 A CN93106716 A CN 93106716A CN 1081034 A CN1081034 A CN 1081034A
Authority
CN
China
Prior art keywords
low pass
pass filter
signal
input
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN93106716.2A
Other languages
English (en)
Other versions
CN1041481C (zh
Inventor
H·B·马德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1081034A publication Critical patent/CN1081034A/zh
Application granted granted Critical
Publication of CN1041481C publication Critical patent/CN1041481C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Abstract

用于从NRz(非归零)编码信号再生时钟信号的 电路。对该NRZ信号滤波微分，再加到嵌套锁相 环。该锁相环的主环路包括一个压控晶体振荡器。 嵌套锁相环的内环路包括一个乘以由晶体振荡器产 生信号的频率以获得再生时钟信号的压控振荡器。 在微分电路中将可调低通滤波器用作延迟元件。该 压控振荡器包括一可调低通滤波器和一积分器。内 部环路压控振荡器的控制电压用于控制频率锁定环 中微分电路的低通滤波器。

Description

本发明涉及时钟抽取电路。更具体地说，本发明涉及一种适合于单片集成制造的、用于光纤接收器的时钟抽取电路，该电路利用时钟再现的嵌套（nested）锁相环和差分网络的频率锁定环。
本申请与1988年5月17日提交，现已授权给Heinz    B.Mader的（申请号194947专利号4914401）滤波器的实现与控制的文献相关。美国专利4914401所公开内容在此结合作为参考。
发送数字信息的一种已知技术是使用非归零编码（NRZ编码）数据流，即二进制“1”由1位时间的1或高电平表示，二进制“0”由1位时间的0或低电平表示。该NRE编码方案允许将大约2倍于可设有归零码的数据放置在数据流中，在归零码中，二进制0由1位时间的0电平表示，二进制1是以这种方式的脉冲，即只在一半的1位时间里达到1电平。因此在每个数据位后，归零编码信号返回到0（或维持为0）
光纤信道上的通信常常需要接收机从NRZ编码数据流中抽取时钟信号用于重新确定时序。当然，对精确数据传输而言，重要的是使时钟抽取电路的可靠性和精度达到最高。
理论上说，实际时钟抽取电路应适合于用双极技术单块集成。为最大限度地降低生产成本，该时钟抽取电路的设计应保证高级性能而无须生产调整。此外，该时钟抽取电路应与器件的绝对容差无关。
本发明的主要目的是提供一种为NRZ编码数据接收机所用的可靠而精确的时钟抽取电路。本发明另一目的是提供一种适合于以双极性器件集成并对器件的绝对容差不敏感的时钟抽取电路。
按照本发明的最佳实施例，为光纤接收器电路使用的时钟抽取电路在用于从所接收数据信号中再现时钟信号的嵌套锁相环布局中配置有电压受控晶体振荡器。该嵌套锁相环中辅助的内部环路乘以电压受控晶体振荡器的频率以得到光纤通信应用中所需的较高频率的时钟信号。
按照本发明的另一方面，该最佳实施例在频率锁定环布局中利用与低通滤波器的信号差分以重现时钟信号。此外，还提出了基于可调低通滤波器的电压受控振荡器和适合于控制频率锁定环布局中低通滤波器的积分器。
参照附图，阅读以下更详细说明，可进一步清楚了解本发明目的、特点和优点，附图中：
图1是按本发明构造的最优时钟抽取网络的方框图;
图2是用于说明图1中时钟抽取网络的操作的时序图;
图3是图1中低通滤波器最佳结构的原理性电路图;
图4是说明图1和3中低通滤波网络额外细节的方框图;
图5是按照图1、3和4布局的滤波器和延迟元件的瞬态仿真分析结果的曲线图;
图6是按照本发明一个方面的最佳电压受控振荡器的方框图;
图7是图6中压控振荡器的原理性电路图。
现结合用于在光纤通信网络的NRZ编码信号中抽取时钟信号的一个特定的最佳实施例，对本发明加以说明。可以为本领域技术人员理解的是也可以其它结构形式利用本发明的特征和优点而并未偏离本发明的精神。
参考图1，本发明的该最佳实施例包括一个带有串联连接的二阶低通滤波器LPF1、LPF2和LPF3的网络的接收器。第一滤波器LPF1接收输入线IN上的NRE编码数据信号，以已知方式对数据信号滤波以从噪声因素考虑限制所接收信号的带宽。
所采用的第二和第三低通滤波器LPF2和LPF3分别提供对滤波后数据信号R的延迟。正如从图2中可见，低通滤波器LPF2的输出信号S将滤波后数据信号R延迟1/4位时间。低通滤波器LPF3提供另一个1/4位时间的延迟以产生输出信号T。这样，信号T从滤波后数据信号R起延迟了1/2位时间。
引入由低通滤波器LPF2和LPF3形成的延迟是为微分目的而延迟滤波后数据信号R。低通滤波器LPF1的输出R和低通滤波器LPF3的输出T是异或（XOR）、即异门8的输入，该异门产生一个微分输出信号X。简单地说，XOR门8在其输入线（R和T信号）中的一个并仅仅一个为高时，产生一个高输出（微分输出信号X）。如图2所示，输出信号X对滤波数据信号R的每个数据跃迁有1/2位时间标称宽度的脉冲。
由XOR门8产生的差分信号X连接到双输入与门10和12的输入端。与门10的第二输入是反相时钟信号 CL，与门12的第二输入是非反相时钟信号CL。与门10和12以常规方式运行以分别产生输出信号U和D。
嵌套锁相环（PLL）用于再生时钟信号。嵌套PLL的主环路包括一个电荷泵，该电荷泵有一脉冲电流源ISO14和一电流宿ISI16。名义上来说，两个电流相等，即｜ISO｜＝｜ISI｜。工作时，电荷泵分别由与门10和12的输出U和D驱动。当差分信号x为高。如时钟信号CL为低时与门10的输出U变高，从而驱动电流源ISO14。电流宿ISI16允许宿电流在与门12的输入在差分信号X和时钟信号CL均为高时流动从而使输出信号D变为高。
利用电荷泵元件的相等标称电流，该相位检测器可调整抽取出时钟的相位，使得可以产生出等同的源和宿电荷包。这是时钟信号CL前沿处于信号X的差分脉冲中心的情形。
电荷泵的输出送到常规主环路滤波器18，该滤波器将输出控制电压信号CTX供给压控晶体振荡器VCXO20。由于晶体振荡器不适用于光纤数据传输所用的高时钟频率，故有必要乘以来自VCXO20的输出信号的频率。为此，按照本发明的一个方面，设有一个嵌套辅助锁相环。
嵌套内部环路包括一个顺序相位检测器22，内部环路滤波器24、压控振荡器（VCO）26、和一个分频器28。赋予该分频器的分频率n，该分频率n为时钟信号频率与晶体振荡器频率间的比率。
相位检测器22设有来自VCXO20的第一输入CX和来自分频器28的第二输入CN。相位检测器22的输出送到内部环路滤波器24，该滤波器又将控制信号CTO供给VCO26。控制信号CTO还用于控制低通滤波器LPF1、LPF2和LPF3。顺序相位检测器22的非周期性防止了内部环路的错锁定，以确保时钟信号CL的频率等于晶体振荡器VCXO20的频率的n倍。
带时钟的D锁存器30用作已接收数据的重定时序锁存器。如图1所见，由延迟元件4起经延迟的数据信号S供给重定时序锁存器30的数据输入端。该数据锁存器由来自VCO26的再生时钟CL计时。显然重定时序锁存器30随着时钟信号CL为高电平而呈现其数据输入端上的信号S的状态。在时钟信号从高到低跃变时，重定时锁存器30锁存正好在该时钟跃变前建立的状态。
该锁存状态表示获取的数据值，并用作进一步处理。这样，时钟跃迁的时间可认为是“观察瞬间”或选通瞬间。选通位置是选通瞬间相对于数据跃迁的相对位置。为使数据差错最小，当时钟CL的高低跃迁是在数据值中央时建立最佳选通位置。因此，延迟的数据信号S用作重定时锁存器的数据输入信号。
再次看图2，在工作时，图1的时钟抽取电路接收脉冲NRZ编码输入数据信号IN并将之加到低通滤波器LPF1。所示数据信号IN载有8位数字数据序列00100101。低通滤波器LPF1对输入数据信号IN滤波，以产生滤波后数据信号R。
然后该滤波后数据信号R供给包括滤波器LPF2和LPF3的延迟网络。该滤波后数据信号R经由低通滤波器LPF2和LPF3各延迟1/4位时间以分别产生延迟后信号S和T。这样，延迟后数据信号S和T分别滞后滤波后数据信号R    1/4位时间和1/2位时间。
来自低通滤波器LPF1的滤波后数据信号R和来自低通滤波器LPF3的延迟后信号T加到XOR门8。如图2中虚线XR所指示，XOR门8的差分输出信号X随滤波后数据信号R的脉冲前沿到来而变高。延迟后数据信号T的上升沿使差分信号X变低（如虚线XF所指示）。滤波后数据信号R的脉冲下降沿使XOR8的差分输出信号X再次变为高，延迟后数据信号T的下降沿使差分输出信号X变为低。这样，加到接收机的数据信号上每个数据跃迁引起差分信号X的一个脉冲。
与门10的输出信号U由差分信号X和时钟信号CL驱动。正如图2虚线UR所指示，加到与门10的反相输入端的低时钟信号和加到另一输入端的高的X信号使输出信号U变高。时钟信号CL的上升沿使输出信号U变低，如虚线U指示。同样，差分信号X和非反相时钟信号CL是与门12的输入信号，并控制输出信号D，如虚线D和D所示。输出信号U操作电荷泵的电流源ISO14，输出信号D操作电荷泵的电流宿ISI16。
低通滤波器LPE2和低通滤波器LPF3之间的抽头上的延迟后数据信号S的脉冲位于信号X的差分脉冲的中央，因此与时钟信息CL的前沿一致。利用50%占空比的标称时钟信号CL，数据选通位于信号S的两次数据跃迁间的中央。换言之，该数据选通脉冲可在S信号的脉冲中央出现。因此，重定时锁存器30的数据输入端连接到低通滤波器LPF2的S信号输出端。
应仔细将数据选通脉冲位置的精度维持在其最优值附近。这要求电荷泵的电流源ISO和电流宿ISI匹配良好。此外，时钟信号占空比应控制为50%，低通滤波器LPF1和LPF2的传播延迟应良好匹配。为获得匹配良好的电流源和电流宿而使用差分电荷泵是一种常规解决办法。下面要说明适合于在本发明中使用的滤波器和振荡器结构。
参考图3-5，讨论低通滤波器LPF1、LPF2和LPF3和延迟网络的附加细节。参考图3，低通滤波器LPF1、LPF2和LPF3中每一个具有相同的基本电路布局。这些低通滤波器的截止频率和其相关的组延迟可通过调整滤波器电路中电容器的数据来设置。图3的滤波器电路基本上等价于前面引用的美国专利4914401中的图6所示电路，该专利在此结合作为参考。该最佳滤波器电路的附加细节在上述专利中给出。
美国专利4914401的图6所示的低通滤波器包括跨接在二极管元件D2（结点1）和D4（结点2）的阴极的单个电容器C1。单个电容器C2跨接在二极管元件D6（结点3）和D8（结点4）的阴极上。电容器C1表示结点1和结点2之间的基本电容，电容器C2表示结点3和结点4之间的基本电容。由于电容器C和C没有一端是接地的，故可认为该电容器是浮动的（floating）。
在本发明的最佳实施例中，这些浮动电容器由于相当小的电容值已为4个接地电容器C4、C5、C6和C7（图3）所取代。由于在结点1和结点2间（以信结点3和结点4之间）建立了差分信号，结点1和结点2的AC电压幅度相同而相位相反。考虑差分信号，浮动电容器C1可为图3的接地电容器C4和C5所替代。为得到更合适的结果，C4应等于C5而且应为C1容量的两倍，即C4＝C5＝2×C1。
集成电路电容器有相关联的对地的寄生电容。该寄生电容主要起源于底板（Csb）但也有一些来自顶板（Cst）。结点1和结点2之间的浮动电容器最好通过将两个相同电容器Cx和Cy并联连接而用集成电容器来实现，其中Cx的顶板连接到结点1，而Cx的底板连接到结点2。Cy的顶板连接到结点2和Cy的底板连接结点1。由于网络对称，结点1和结点2具有相同的对地的寄生电容。结果结点1和结点2间差分测出的合成电容C＝Cx+Cy+1/2（Csb+Cst）。
图4示出可实现滤波器和延迟网络的最佳方式。示出的图3滤波器电路有宿电流I1、I2和I3。因此，电流宿电路2a与低通滤波器LPF1相关联，电流宿电路4a和低通滤波器LPF2相关联，电流宿电路6a和低通滤波器LPF3相关联。内部环路滤波器24（图1）的输出信号CTO用作宿电路2a、4a和6a的控制输入信号。这样所有三个低通滤波器LPF1、LPF2和LPF3均有一个与VCO26的控制端耦合的控制端。在前述美国专利4914401中给出了电流宿电路结构的其它细节，故在此不再赘述。
低通滤波器LPF2和LPF3组延迟的基本匹配可通过使用单片集成电路制造可得到的元件较小相对匹配误差来保证。为避免接续的诸逻辑门的畸变，重要的是低通滤波器输出信号R、S和T的转换速率（slew    rates）要基本相同。为此，应由低通滤波器LPF1馈给低通滤波器LPF2，从而限制滤波后数据信号R的转换率。低通滤波器LPF2和LPF3的阶数由带宽依据来确定。为维持滤波后数据信号R在延迟后数据信号S和T时的转换率，低通滤波器LPF2和LPF3必须有高于低通滤波器LPF1的截止频率，使得在低通滤波器LPF1的通带中贯穿低通滤波器LPF2和LPF3而出现某种程度的信号衰减。由于这个要求，低通滤波器LPF2和LPF3需要至少为二价。
如上所指出，所有三个低通滤波器LPF1、LPF2和LPF3有一个与VCO26的控制端耦合的控制端。由于VCO26对所接收数据流，是相位锁定的，故低通滤波器LPF1、LPF2和LPF3频率被锁定到抽取的时钟频率。换言之，低通滤波器LPF1、LPF2和LPF3受控于一种频率锁定的环路结构。
由于频率锁定环结构，滤波器特性变得基本上不受集成元件绝对容差的影响。相反，由元件间的相对容差（用单片集成时可能很小）来决定性能。为此，微分信号X脉冲宽度可较容易地维持为标称值，而与制造过程中的变化无关。相位检测器的线性范围取决于差分信号X的持续时间，当该差分信号X有1/2位时间的标称宽度时，达到±1/4位时间的最大值。
图5是图1、3和4中滤波器和延迟元件的瞬态仿真分析结果的曲线，并示出典型滤波器网络中输入数据信号IN和由低通滤波器LPF1、LPF2和LPF3产生的信号R，S和T之间的关系。为方便起见，抽取出反相输入数据信号IN以获得信号R，S和T的踪迹的可视性。每个信号S和T经1/4位时间延迟，并作稍微衰减。如上所讨论可减少信号的衰减。也可应用减少衰减效果的其它已知技术。
按照本发明的另一方面，内部嵌套锁相环的压控振荡器26最好由可调二阶低通滤波器和积分器构成。再参考图6，VCO26包括低通滤波器262和积分器264。积分器264包含运算跨导放大器（OTA）266和一对电容器CA和CB。低通滤波器262有一正输入端Ip，一负输入端IN，一正输出端Qp，和一负输出端QN。同样，OTA266包括正和负输入端Ip和In，以及正和负输出端Qp和Qn。
低通滤波器262的正输出端Qp耦合到OTA266的正输入端Ip，低通滤波器262的负输出端QN连接到OTA266的负输入端In。电容器CA连接在OTA266的正输出端Qp和地之间。电容器CB连接在OTA266的负输出端Qn和地之间。OTA266的正输出端Qp还反馈回到低通滤波器262的负输入端IN，而OTA266的负输出端On反馈回到低通滤波器262的正输入端Ip。
在图7中给出图6所示电路的原理电路图。低通滤波器262和以上讨论的低通滤波器LPF1、LPF2和LPF3有相同结构，只是为了改变各个滤波器的截止频率而改变了各内部电容器的电容值。
OTA266包括晶体管QA和QB，电阻Ra和Rb，它们一起构成射极耦合对放大级。晶体管QD和QE和电阻Rd和Re一起构成负阻抗网络。晶体管Qc、Q和Q和电阻Rc、Rf有Rg形成电流反射镜以给射极耦合对放大级和负阻抗网络提供直流偏置。偏置电流由串联连接的电阻R1、R2、R3和R4设置。从直流着眼设置了二极管Q1以降低电源供电电压Vcc。
OTA266的负阻抗网络与负载电阻Ra和Rb并联连接。做定有理想晶体管QD和QF，则负阻抗变为-（Rc+Rd）如果Ra，Rb＝Rc，Rd则导出负载阻抗为无穷大。借助真实器件（Qc、Qd）通过负阻抗网络提高负载阻抗大约50倍。这种负阻抗网络原理是众所周知的。
压控振荡器26的频率由低通滤波器262的截止频率设置，因此可由输入信号CTO控制。参考图1，由内部环路滤玻器24提供控制信号CTO。该控制信号CTO以象加到如图9所示低通滤波器LPF1、LPF2和LPF3的宿电流电路一样方式加到低能滤波器262的宿电流电路。
低通滤波器262在截止频率下施加90°相位偏移。由于积分器264也对主要频率范围施加90°相位偏移，所以在低通滤波器262截止频率处建立该振荡器相位需求。VCO26的最佳结构特别适合于控制频率锁定环中的低通滤波器，因为该振荡器的频率也取决于低通滤波器。
在以上说明中已描述本发明的原理、最佳实施例和工作方式。但本文所要保护的本发明并不局限于所公开的特定形式，因为它们只是说明性而非限制性的。本领域技术人员在未脱离本发明精神情况下可能作出种种变动和修改。

Claims (28)

1、一种用于从带有时钟数据流的输入信号中提取时钟信号的电路。包含有：
用于对所述输入数据流信号微分以提供输入数据微分信号的装置，以及
用于再生所述时钟信号的嵌套锁相环，所述嵌套锁相环有一个主锁相环和一个内部锁相环，
所述主锁相环包括：
一个主环路相位检测器，它响应所述输入数据差分信号和所述时钟信号，以提供一个主环路相位调整信号；
一个主环路滤波器，它靠所述主环路相位调整信号操作，以产生一个主环路振荡器控制电压，以及
一个压控晶体振荡器，它响应所述主环路振荡器控制电压以产生一个主环路振荡信号；
所述内部锁相环包括：
一个内部环路相位检测器，它响应所述主环路振荡信号和分频时钟信号，以产生一个内部环路相位调整信号；
一个内部环路滤波器，它靠所述内部环路相位调整信号操作以产生一个内部环路振荡器控制电压；
一个压控振荡器，其振荡频率为所述压控晶体振荡器频率的n倍，并响应所述内部环路荡器控制电压以产生所述时钟信号，以及
用于将所述时钟信号除以n以产生所述分频时钟信号的装置。
2、如权利要求1的电路，其特征在于所述微分装置包括用于将所述输入数据流信号延迟1/2位时间的装置，所述延迟装置包括多个串联连接的低通滤波器，所述延迟装置的每个低通滤波器均有一个与所述内部环路振荡器控制电压相连接的控制输入端。
3、如权利要求2的电路，其特征在于，所述延迟装置包括两个低通滤波器，所述延迟装置的每个低通滤波器可为延迟所述输入数据流信号1/4位时间而操作。
4、如权利要求2的电路，其特征在于，所述压控振荡器包括一个低通滤波器和一个积分器，所述振荡器低通滤波器包括一个用于接收所述内部环路振荡器控制电压的截止频率控制输入端，所述内部环路控制电压控制所述压控振荡器的振荡频率。
5、如权利要求4的电路，其特征在于，所述积分器包括一个运算跨导放大器和多个电容器。
6、如权利要求2的电路，其特征在于，所述压控振荡器包括：
一个低通滤波器，它有一个接收所述内部环路振荡器控制电压的截止频率控制输入端，一个正输入端，一个负输入端，一个正输出端，和一个负输出端;
一个运算跨导放大器，它有一个与所述低通滤波器的正输出端相连接的正输入端，一个与所述低通滤波器的负输出端相连接的的负输入端，一个与所述低通滤波器的负输入端相连接的正输出端，以及与所述低通滤波器的正输入端相连接的负输出端;
连接在所述运算跨导放大器的正输出端和基准电压之间的第一电容器，以及
连接在所述运算跨导放大器的负输出端和所述基准电压之间的第二电容器。
7、如权利要求1的电路，其特征在于所述压控振荡器包括一个低通滤波器和一个积分器，所述低通滤波器包括一个用于接收所述内部环路振荡器控制电压的截止频率控制输入，所述内部环路控制电压控制所述压控振荡器的振荡频率。
8、如权利要求7的电路，其特征在于，所述积分器包括一个运算跨导放大器和多个电容器。
9、如权利要求1的电路，其特征在于，所述压控振荡器包括：
一个低通滤波器，它有一个用于接收所述内部环路振荡器控制电压的截止频率控制输入、一个正输入端，一个负输入端、一个正输出端和一个负输出端;
一个运算跨导放大器，它有一个与所述低通滤波器的正输出端连接的正输入端，一个与所述低通滤波器的负输出端连接的负输入端，一个与所述低通滤波器的负输入端连接的正输出端以及一个与所述低通滤波器的正输入端连接的负输出端;
连接在所述运算跨导放大器的正输出端与基准电压之间的第一电容器，以及
连接在所述运算跨导放大器的负输出与所述基准电压之间的第二电容器。
10、一种时钟抽取电路，包含有：
用于对带时钟数据流的输入信号进行微分以产生输入数据微分信号的装置;
响应所述输入数据微分信号以再生所述时钟信号的嵌套锁相环，所述嵌套锁相环有一个主锁相环和一个内部锁相环，所述主锁相环包括一个用于产生第一振荡信号的压控晶体振荡器，所述内部锁相环包括响应内部环路振荡器控制电压，以乘上所述第一振荡信号的频率进而产生所述时钟信号的压控振荡器。
11、如权利要求10的时钟抽取电路，其特征在于，所述微分装置包括一个异或逻辑门和用于将所述输入数据流信号延迟1/2位时间的装置，所述异或门有接收所述输入数据流信号的第一输入端和接收所述延迟后输入数据流信号的第二输入端，在所述异或逻辑的输出端产生所述输入数据微分信号。
12、如权利要求11的时钟抽取电路，其特征在于所述延迟装置包括多个串联连接的低通滤波器，所述延迟装置的每个低通滤波器有一个与所述内部环路振荡器控制电压相连接的控制输入端。
13、如权利要求12的时钟抽取电路，其特征在于，所述延迟装置包括两个低通滤波器，所述延迟装置的每个低通滤波器可为将所述输入数据流信号延迟1/4位时间而操作。
14、如权利要求12的时钟抽取电路，其特征在于，所述压控振荡器包括一个低通滤波器和一个积分器，所述振荡器低通滤波器包括一个用于接收所述内部环路振荡器控制电压的截止频率控制输入端，所述内部环路控制电压控制所述压控振荡器的振荡频率。
15、如权利要求14的时钟抽取电路，其特征在于，所述积分器包括一个运算跨导放大器和多个电容器。
16、如权利要求12的时钟抽取电路，其特征在于，所述压控振荡器包括：
一个低通滤波器，它有一个接收所述内部环路振荡器控制电压的截止频率控制输入端，一个正输入端，一个负输入端，一个正输出端，和一个负输出端;
一个运算跨导放大器，它有一个与所述低通滤波器的正输出端相连接的正输入端，一个与所述低通滤波器的负输出端相连接的负输入端，一个与所述低通滤波器负输入端相连接的正输出端，以及与所述低通滤波器的正输入端相连接的负输出端;
连接在所述运算跨导放大器的正输出端和基准电压之间的第一电容器，以及
连接在所述运算跨导放大器的负输出端和所述基准电压之间的第二电容器。
17、如权利要求10的时钟抽取电路，其特征在于所述压控振荡器包括一个低通滤波器和一个积分器，所述低通滤波器包括一个用于接收所述内部环路振荡器控制电压的截止频率控制输入，所述内部环路控制电压控制所述压控振荡器的振荡频率。
18、如权利要求17的时钟抽取电路，其特征在于，所述积分器包括一个运算跨导放大器和多个电容器。
19、如权利要求10的时钟抽取电路，其特征在于，所述压控振荡器包括：
一个低通滤波器，它有一个用于接收所述内部环路振荡器控制电压的截止频率控制输入端、一个正输入端，一个负输入端、一个正输出端，和一个负输出端;
一个运算跨导放大器，它有一个与所述低通滤波器的正输出端连接的正输入端，一个与所述低通滤波器的负输出端连接的负输入端，一个与所述低通滤波器的负输入端连接的正输出端以及一个与所述低通滤波器的正输入端连接的负输出端;
连接在所述运算跨导放大器的正输出端与基准电压之间的第一电容器;以及
连接在所述运算跨导放大器的负输出与所述基准电压之间的第二电容器。
20、一种用于从带时钟数据流的输入信号中产生时钟信号的电路，包含有：
用于微分所述输入数据流信号以提供输入数据微分信号的装置，所述微分装置包括至少一个带控制输入端的低通滤波器;以及
响应所述输入数据微分信号以再生所述时钟信号的装置，所述时钟信号再生装置包括一个响应振荡器控制电压的压控振荡器，所述振荡器控制电压还供给所述低通滤波器的所述控制输入。
21、如权利要求20的电路，其特征在于，所述微分装置包括多个串联连接的低通滤波器，每个所述低通滤波器有一个与所述振荡器控制电压连接的控制输入端。
22、如权利要求21的电路，其特征在于，所述微分装置包括两个低通滤波器，每个低通滤波器可为将所述输入数据流信号延迟1/4位时间而操作。
23、如权利要求20的电路，其特征在于，所述微分装置包括一个异或逻辑门和用于将所述输入数据流信号延迟1/2位时间的装置，所述异或门有接收所述输入数据流信号的第一输入端和接收所述延迟后输入数据流信号的第二输入端，在所述异或逻辑门的输出端产生所述输入数据微分信号。
24、如权利要求23的电路，其特征在于所述延迟装置包括多个串联连接的低通滤波器，所述延迟装置的每个低通滤波器有一个与所述振荡器控制电压相连接的控制输入端。
25、如权利要求24的电路，其特征在于，所述延迟装置包括两个低通滤波器，所述延迟装置的每个低通滤波器可为将所述输入数据流信号延迟1/4位时间而操作。
26、如权利要求20的电路，其特征在于，所述压控振荡器包括一个低通滤波器和一个积分器，所述振荡器低通滤波器包括一个用于接收所述内部环路振荡控制电压的截止频率控制输入端，所述内部环路控制电压控制所述压控振荡器的振荡频率。
27、如权利要求26的电路，其特征在于，所述积分器包括一个运算跨导放大器和多个电容器。
28、如权利要求20的电路，其特征在于，所述压控振荡器包括：
一个低通滤波器，它有一个接收所述振荡器控制电压的截止频率控制输入端，一个正输入端，一个负输入端，一个正输出端，和一个负输出端;
一个运算跨导放大器，它有一个与所述低通滤波器的正输出端相连接的正输入端，一个与所述低通滤波器的负输出端相连接的负输入端，一个与所述低通滤波器负输入端相连接的正输出端，以及与所述低通滤波器的正输入端相连接的负输出端;
连接在所述运算跨导放大器的正输出端和基准电压之间的第一电容器，以及
连接在所述运算跨导放大器的负输出端和所述基准电压之间的第二电容器。
CN93106716A 1992-06-02 1993-06-01 光纤接收器的时钟抽取电路 Expired - Fee Related CN1041481C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89221092A 1992-06-02 1992-06-02
US892,210 1992-06-02

Publications (2)

Publication Number Publication Date
CN1081034A true CN1081034A (zh) 1994-01-19
CN1041481C CN1041481C (zh) 1998-12-30

Family

ID=25399555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93106716A Expired - Fee Related CN1041481C (zh) 1992-06-02 1993-06-01 光纤接收器的时钟抽取电路

Country Status (9)

Country Link
US (1) US5432827A (zh)
EP (1) EP0643890A1 (zh)
CN (1) CN1041481C (zh)
AU (1) AU674322B2 (zh)
BR (1) BR9306458A (zh)
FI (1) FI945673A0 (zh)
MX (1) MX9303237A (zh)
NO (1) NO944570L (zh)
WO (1) WO1993025023A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421950B (zh) * 2006-04-19 2011-10-19 索尼爱立信移动通讯有限公司 具有可调滤波器的扩频器以及相关设备和方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898890A (en) * 1992-03-27 1999-04-27 Ast Research, Inc. Method for transferring data between devices by generating a strobe pulse and clamping a clock line
US5748891A (en) * 1994-07-22 1998-05-05 Aether Wire & Location Spread spectrum localizers
US5838749A (en) * 1995-06-05 1998-11-17 Broadband Communications Products, Inc. Method and apparatus for extracting an embedded clock from a digital data signal
IT1276122B1 (it) * 1995-11-14 1997-10-24 Pirelli Cavi Spa Metodo e dispositivo per recuperare in via ottica il sincronismo di un segnale ottico digitale
JP3291198B2 (ja) 1996-05-08 2002-06-10 富士通株式会社 半導体集積回路
US5734676A (en) * 1996-05-24 1998-03-31 International Business Machines Corporation Apparatus, method and article of manufacture for carrier frequency compensation in a FM radio receiver
US5694088A (en) * 1996-07-08 1997-12-02 Maxim Integrated Products, Inc. Phase locked loop with improved phase-frequency detection
US5939912A (en) * 1997-06-18 1999-08-17 Lsi Logic Corporation Recovery circuit having long hold time and phase range
US6215835B1 (en) * 1997-08-22 2001-04-10 Lsi Logic Corporation Dual-loop clock and data recovery for serial data communication
US5942927A (en) * 1997-12-09 1999-08-24 Tektronix, Inc. Clock signal generator for a logic analyzer controlled to lock both edges to a reference clock signal
CA2260456A1 (en) * 1999-01-27 2000-07-27 Mark Cloutier A frequency-locked loop with gated reference and vco inputs
US6795491B2 (en) * 1999-07-22 2004-09-21 Aether Wire & Location Spread spectrum localizers
US6946919B2 (en) * 2002-01-14 2005-09-20 Cts Corporation Controllable crystal oscillator component
US6661295B2 (en) 2001-04-09 2003-12-09 Cts Corporation Controllable crystal oscillator
WO2002091649A2 (en) * 2001-05-03 2002-11-14 Coreoptics, Inc. Clock recovery circuit
US20020184577A1 (en) * 2001-05-29 2002-12-05 James Chow Precision closed loop delay line for wide frequency data recovery
KR100400225B1 (ko) * 2001-06-27 2003-10-01 삼성전자주식회사 잡음에 강한 버스트 모드 수신 장치 및 그의 클럭 신호 및데이타 복원 방법
US6700448B1 (en) 2002-08-30 2004-03-02 Cts Corporation High performance dual range oscillator module
WO2004088845A1 (en) * 2003-04-02 2004-10-14 Christopher Julian Travis Method of establishing an oscillator clock signal
US7702011B2 (en) * 2005-08-03 2010-04-20 Altera Corporation High-speed serial data receiver architecture
US8989214B2 (en) 2007-12-17 2015-03-24 Altera Corporation High-speed serial data signal receiver circuitry
FI125611B (en) 2014-02-12 2015-12-15 Murata Manufacturing Co Drive circuit for starting a MEMS resonator
FI126019B (en) * 2014-02-12 2016-05-31 Murata Manufacturing Co Drive circuit for a MEMS resonator

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182938A (ja) * 1982-04-21 1983-10-26 Toshiba Corp Ｐｌｌ形タイミング抽出回路
US4590602A (en) * 1983-08-18 1986-05-20 General Signal Wide range clock recovery circuit
JPS6194429A (ja) * 1984-10-15 1986-05-13 Nec Corp 位相同期回路
US4805197A (en) * 1986-12-18 1989-02-14 Lecroy Corporation Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal
US4787097A (en) * 1987-02-11 1988-11-22 International Business Machines Corporation NRZ phase-locked loop circuit with associated monitor and recovery circuitry
US4788893A (en) * 1987-04-09 1988-12-06 Sutton Gary C Automobile door handle opener
US4780893A (en) * 1987-04-16 1988-10-25 Harris Corporation Bit synchronizer
US4750193A (en) * 1987-04-20 1988-06-07 International Business Machines Corporation Phase-locked data detector
US4773085A (en) * 1987-06-12 1988-09-20 Bell Communications Research, Inc. Phase and frequency detector circuits
SE457922B (sv) * 1987-06-18 1989-02-06 Ericsson Telefon Ab L M Anordning vid aktivt filter samt anvaendning daerav
US4862484A (en) * 1988-01-21 1989-08-29 Harris Corporation Apparatus for clock recovery from digital data
GB2223136B (en) * 1988-03-28 1992-10-14 Plessey Co Plc Broad band vco control system for clock recovery
JPH0738633B2 (ja) * 1988-12-23 1995-04-26 日本電気株式会社 タイミング・クロック再生回路
US4972161A (en) * 1989-06-28 1990-11-20 Digital Equipment Corporation Clock recovery for serial data communications system
US4970474A (en) * 1989-08-14 1990-11-13 Delco Electronics Corporation Analog/digital phase locked loop
IT1256485B (it) * 1992-12-11 1995-12-07 Alcatel Italia Estrazione del segnale di clock da un flusso a n mbit/s, in particolare in un ripartitore numerico.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421950B (zh) * 2006-04-19 2011-10-19 索尼爱立信移动通讯有限公司 具有可调滤波器的扩频器以及相关设备和方法

Also Published As

Publication number Publication date
FI945673A (fi) 1994-12-01
NO944570L (no) 1995-01-19
CN1041481C (zh) 1998-12-30
MX9303237A (es) 1994-01-31
NO944570D0 (no) 1994-11-29
AU4363893A (en) 1993-12-30
EP0643890A1 (en) 1995-03-22
BR9306458A (pt) 1998-06-30
US5432827A (en) 1995-07-11
AU674322B2 (en) 1996-12-19
FI945673A0 (fi) 1994-12-01
WO1993025023A1 (en) 1993-12-09

Similar Documents

Publication Publication Date Title
CN1041481C (zh) 光纤接收器的时钟抽取电路
Lee et al. A 155-MHz clock recovery delay-and phase-locked loop
Kocaman et al. An 8.5–11.5-Gbps SONET transceiver with referenceless frequency acquisition
CN101262225B (zh) 锁相环频率合成器
US6327319B1 (en) Phase detector with frequency steering
CN1327633A (zh) 时钟同步系统和方法
CN1893331A (zh) 时钟数据回复器与方法
CN1328383A (zh) 注入型同步窄带再生锁相环
KR101307498B1 (ko) 시그마-델타 기반 위상 고정 루프
Soyuer A monolithic 2.3-Gb/s 100-mW clock and data recovery circuit in silicon bipolar technology
CN1311628C (zh) 差分环形振荡器级
JP2003168975A (ja) フェイズロックドループ回路及びクロック再生回路
CN100337421C (zh) 数据和时钟恢复电路以及包含多个这种电路的设备
CN1172443C (zh) 输出相对输入时钟具有固定相位差的时钟的pll电路
US8054137B2 (en) Method and apparatus for integrating a FLL loop filter in polar transmitters
CN1226827C (zh) 用以降低锁相回路的回路滤波器所需电容值的电荷泵
EP1239584B1 (en) Frequency tracking oscillator and method of operation
CN1276580C (zh) 一种lc可控振荡器、一种正交振荡器和一种通信装置
Yen et al. A fully integrated 43.2 Gb/s clock and data recovery and 1: 4 DEMUX IC in InP HBT technology
US6549598B1 (en) Clock signal extraction circuit
EP1025645A1 (en) Modified third order phase-locked loop
Briggmann et al. Clock recovery circuits up to 20 Gbit/s for optical transmission systems
CN1324815C (zh) 信号相位跟踪网络
US7541850B1 (en) PLL with low spurs
CN1461524A (zh) 可调谐正交移相器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee