CN1218379C - 浅沟槽隔离的制造方法 - Google Patents
浅沟槽隔离的制造方法 Download PDFInfo
- Publication number
- CN1218379C CN1218379C CN 02122695 CN02122695A CN1218379C CN 1218379 C CN1218379 C CN 1218379C CN 02122695 CN02122695 CN 02122695 CN 02122695 A CN02122695 A CN 02122695A CN 1218379 C CN1218379 C CN 1218379C
- Authority
- CN
- China
- Prior art keywords
- silicon oxide
- oxide layer
- ion implantation
- manufacture method
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽隔离的制造方法,包含下列步骤:提供一基材,该基材上具有圆滑的底部拐角的沟槽。再利用热氧化工艺,在沟槽及基材的表面形成具有圆滑的顶部拐角的第一氧化硅层。第一离子注入工艺,在第一氧化硅层的下方形成一第一离子注入区。沉积一第二氧化硅层,化学机械研磨第二氧化硅层及第一氧化硅层,达到一预定的总厚度时停止。使用第二离子注入工艺,使第一离子注入区局部形成第二离子注入区。最后,再清洗第一氧化硅层及第二氧化硅层至第二离子注入区,使露出第二离子注入区。
Description
技术领域
本发明涉及半导体的制造方法,特别是关于具有浅沟槽隔离的半导体的制造方法。
背景技术
随着半导体工业的进步,集成电路朝着更微小尺寸及更快的运算速度发展。当集成电路的尺寸日趋微小化之际,如何有效的进行元件的隔离,是集成电路发展重要的关键。元件隔离结构一般是用来防止可移动的载流子(carriers)从一个半导体元件经由基底流动到外围的元件。一般元件隔离结构是利用硅的区域氧化(LOCOS)技术在半导体基底上形成一层延伸的厚氧化硅层,以获得低成本且高度稳定元件隔离结构。然而,以LOCOS方式形成的隔离结构会造成许多的问题,包括可能产生大的内部应力、在场氧化层周围造成鸟嘴(bird’s beak)侵蚀等。特别是,当元件缩小时,鸟嘴侵蚀区域将相对地变大,使得LOCOS结构产生了尺寸上的瓶颈。
因此目前浅沟槽隔离(Shallow Trench Isolation;STI)技术制作主动区域之间的绝缘结构已逐渐被普遍采用。STI结构的形成通常是先在半导体基底上沉积一层氮化硅层,然后图案化此氮化硅层形成硬掩膜。接着蚀刻基底,在相邻的元件之间形成陡峭的沟槽。最后,在沟槽中填入氧化物形成元件隔离结构。虽然STI工艺比LOCOS工艺拥有较佳的隔离特性,然而由于等离子体破坏,可产生大量的蚀刻缺陷,且具有尖锐拐角的陡峭沟槽也会导致拐角寄生漏电流(corner parasiticleakage),因而降低STI的隔离特性。
因此如何在简化STI工艺中,仍能维持浅沟槽的隔离的特性,为集成电路厂商所努力的方向。其对半导体的制造及进步,无可置疑的提供了重要的贡献。
发明内容
鉴于上述的发明背景中,因为具有尖锐拐角的陡峭沟槽会导致拐角寄生漏电流等现象,使STI的隔离特性因而降低,如何能简化STI工艺,且能维持浅沟槽的隔离的特性,为集成电路厂商所努力的方向。
本发明的目的之一是提供一种浅沟槽隔离的制造方法,利用简化浅沟槽隔离的制造方法,使浅沟槽隔离的制造更为简易而有效。
本发明的再一目的是提供一种浅沟槽隔离的制造方法,利用简化浅沟槽隔离的制造方法,且维持浅沟槽良好的隔离的特性。
根据以上所述的目的,本发明提供了一种浅沟槽隔离结构的制造方法,包含下列步骤:首先,提供一基材,并在基材中形成一沟槽,且利用控制蚀刻气体的成分的方法,使沟槽形成圆滑的底部拐角。再利用热氧化工艺,在沟槽及基材的表面形成一具有圆滑的顶部拐角的第一氧化硅层。利用第一离子注入工艺,在第一氧化硅层的下方形成一第一离子注入区。沉积一第二氧化硅层于第一氧化硅层上方及沟槽之中。化学机械研磨第二氧化硅层及第一氧化硅层,至第一离子注入区上方的第二氧化硅层及第一氧化硅层达到一预定的总厚度时停止。再利用第二离子注入工艺,将第一离子注入区局部形成一第二离子注入区。最后,再清洗第一氧化硅层及第二氧化硅层至第二离子注入区,使露出第二离子注入区。其中所述的形成沟槽的方法系使用在基材上形成一图案化光刻胶层后,再以图案化光刻胶层为掩膜,非等向性蚀刻基材,以形成所述的沟槽。而第一离子注入工艺一般使用P型离子注入工艺;而第二离子注入工艺一般使用N型离子注入工艺。
因此,本发明的浅沟槽隔离结构的制造方法,形成具有圆滑拐角的浅沟槽隔离结构,降低因为拐角效应所造成的漏电流。更不需要使用到氮化硅(Silicon Nitride),可避免库依效应(Kooi Effect),而导致的氮氧化硅再沉积的问题。且更可省略传统STI工艺中的牺牲氧化层(Sacrificial Oxide;SAC Oxide),因此,对STI工艺的简化提供了重要的贡献。
附图说明
本发明的较佳实施例将于往后的说明文字中辅以下列图形做更详细的阐述,其中:
图1A至图1E是绘示本发明的一较佳实施例的工艺剖面示意图。
图中符号说明
100 基材 110 光刻胶
115 沟槽 120 圆滑拐角
130 圆滑拐角 140 氧化层
150 P型离子注入区 170 P型离子注入
180 氧化硅层 190 N型离子注入区
200 氧化硅层 210 P型离子注入区
220 N型离子注入
具体实施方式
由发明背景说明中可知,虽然STI工艺比LOCOS工艺拥有较佳的隔离特性,但由于蚀刻缺陷及具尖锐拐角的沟槽,都会造成STI隔离性能的降低。因此如何在简化STI工艺中,仍能维持浅沟槽的隔离特性,为集成电路厂商所努力的方向。
本发明提供一种浅沟槽隔离的制造方法,不仅简化浅沟槽隔离工艺的步骤,更具有圆滑的浅沟槽剖面轮廓,使浅沟槽有效的隔离元件及电路,更使集成电路的生产更为有效及稳定。
以下将以图标及本发明的较佳实施例,详细说明本发明的精神,如本领域技术人员在了解本发明的较佳实施例后,当可由本发明所教示的技术,加以改变及修饰,其并不脱离本发明的精神与范围。图1A至图1E为本发明的一较佳实施例的工艺剖面示意图,其说明利用本发明的浅沟槽隔离的制造流程。
如图1A中所示,首先提供一半导体基材100,然后在基材100上形成图案化光刻胶层110。接着再以图案化光刻胶层为掩膜,进行非等向性干蚀刻工艺,例如是反应性离子蚀刻(RIE),对基材100进行蚀刻,以形成一沟槽115,并利用蚀刻气体成分的改变,使沟槽115的底部具有圆滑拐角120的剖面轮廓。
请参照图1B,去除光刻胶层后,利用热氧化技术,在沟槽115的侧壁与底部形成出一氧化层140。由于光刻胶110去除后所留下的具有锐角形状的沟槽115顶部,也因为锐角所造成的能量集中,而在内侧形成圆滑拐角130。因此,此时沟槽115的周围均形成内部平滑的氧化层140。再请参照图1C图,如图中所示,利用P型离子注入170于半导体基材100中进行离子注入,用以形成位于上述热氧化技术所形成的氧化层140的下方的一P型离子注入区150。而上述的P型离子注入区150在内部平滑的氧化层140下方,形成具有平滑剖面轮廓的P型离子注入区150。
请参照图1D,以高密度等离子体化学气相沉积(HDP-CVD)在沟槽及氧化层140的上方形成HDP氧化硅层180,以作为浅沟槽隔离结构。然后使用化学机械研磨(CMP)或回蚀刻(Etch Back)工艺,去除P型离子注入区150上方的氧化层140及氧化硅层180至约200埃至300埃,形成一平坦的表面。
请参照图1E,接着再以N型离子注入220,在P型离子注入区150中形成N型离子注入区190。因此,原先的P型离子注入区150被分为N型离子注入区190及P型离子注入区210两种离子注入区。再利用清洗工艺,将主动区,例如N型离子注入区190,上方的残留的氧化硅加以去除,使主动区露出。其中清洗工艺一般可使用湿式及/或干式蚀刻进行。而沟槽中形成的氧化硅层180与氧化层140则共同形成氧化硅层200,以形成浅沟槽隔离结构。
综上所述,利用本发明的浅沟槽隔离结构的制造方法,可以形成具有圆滑拐角的浅沟槽隔离结构,减少因为拐角效应所造成的漏电流。且并不需要使用到氮化硅,可避免库依效应导致的氮氧化硅再沉积的问题。且本发明的方法更可省略传统STI工艺中的牺牲氧化层,因此,对STI工艺的简化提供了重要的贡献。
如本领域技术人员所了解的,以上所述仅为本发明的较佳实施例而已,并非用以限定本发明的专利范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在权利要求书的范围内。
Claims (12)
1.一种浅沟槽隔离结构的制造方法,至少包括下列步骤:
提供一基材,在该基材中形成一沟槽,该沟槽具有圆滑的底部拐角;
利用热氧化工艺,在该沟槽及该基材的表面形成一第一氧化硅层,其中该第一氧化硅层具有圆滑的顶部拐角;
利用第一离子注入工艺,使该第一氧化硅层的下方形成一第一离子注入区;
沉积一第二氧化硅层于该第一氧化硅层上方及该沟槽之中;
平坦化该第二氧化硅层及该第一氧化硅层,至该第一离子注入区上方的该第一氧化硅层及该第二氧化硅层形成一预定的总厚度时停止;
利用第二离子注入工艺,使该第一离子注入区局部形成一第二离子注入区;以及
清洗该第一氧化硅层及该第二氧化硅层至该第二离子注入区,使露出该第二离子注入区。
2.如权利要求1所述的制造方法,其特征在于:所述的形成该沟槽的方法包含:
在该基材上形成一图案化光刻胶层;以及
以该图案化光刻胶层为掩膜,非等向性蚀刻该基材,并利用控制蚀刻气体的成分,以在该沟槽形成该圆滑的底部拐角。
3.如权利要求1所述的制造方法,其特征在于:所述的第一离子注入工艺为P型离子注入工艺。
4.如权利要求1所述的制造方法,其特征在于:所述的第二离子注入工艺为N型离子注入工艺。
5.如权利要求1所述的制造方法,其特征在于:在该第一离子注入区上方的该第一氧化硅层及该第二氧化硅层所形成预定的总厚度为200埃至300埃。
6.如权利要求1所述的制造方法,其特征在于:所述的清洗方式包含湿式蚀刻及/或干式蚀刻。
7.如权利要求1所述的制造方法,其特征在于:所述的平坦化方式包含化学机械研磨或回蚀刻。
8.如权利要求1所述的制造方法,其特征在于:所述的第一离子注入工艺为P型离子注入工艺,且所述的第二离子注入工艺为N型离子注入工艺。
9.如权利要求8所述的制造方法,其特征在于:所述的形成该沟槽的方法包含:
在该基材上形成一图案化光刻胶层;以及
以该图案化光刻胶层为掩膜,非等向性蚀刻该基材,并利用控制蚀刻气体的成分,以在该沟槽形成该圆滑的底部拐角。
10.如权利要求8所述的制造方法,其特征在于:所述的清洗方式包含湿式蚀刻及/或干式蚀刻。
11.如权利要求8所述的制造方法,其特征在于:在该P型离子注入区上方的该第一氧化硅层及该第二氧化硅层所形成预定的总厚度为200埃至300埃。
12.如权利要求8所述的制造方法,其特征在于:所述的平坦化方式包含化学机械研磨或回蚀刻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02122695 CN1218379C (zh) | 2002-06-20 | 2002-06-20 | 浅沟槽隔离的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02122695 CN1218379C (zh) | 2002-06-20 | 2002-06-20 | 浅沟槽隔离的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1464544A CN1464544A (zh) | 2003-12-31 |
CN1218379C true CN1218379C (zh) | 2005-09-07 |
Family
ID=29743321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02122695 Expired - Fee Related CN1218379C (zh) | 2002-06-20 | 2002-06-20 | 浅沟槽隔离的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1218379C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100353518C (zh) * | 2004-12-08 | 2007-12-05 | 上海华虹Nec电子有限公司 | 浅沟槽隔离工艺中化学机械抛光工艺窗口确定方法 |
CN101740510B (zh) * | 2008-11-27 | 2011-03-23 | 上海华虹Nec电子有限公司 | 形成厚度均匀的栅氧化层的方法 |
CN102543824B (zh) * | 2010-12-28 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离制作方法 |
CN111220767A (zh) * | 2018-11-23 | 2020-06-02 | 京元电子股份有限公司 | 用于生物芯片测试的弹性缓冲座及其测试模块与测试设备 |
-
2002
- 2002-06-20 CN CN 02122695 patent/CN1218379C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1464544A (zh) | 2003-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100621255B1 (ko) | 얕은트랜치분리를위한갭충전및평탄화방법 | |
EP0687003B1 (en) | Local oxidation of silicon with sidewall masked isolation process | |
US5956598A (en) | Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit | |
US7745902B1 (en) | System and method for providing improved trench isolation of semiconductor devices | |
CN1218379C (zh) | 浅沟槽隔离的制造方法 | |
US6566225B2 (en) | Formation method of shallow trench isolation | |
CN102054672B (zh) | 在表面起伏的衬底上形成小尺寸图形的工艺方法 | |
CN1905153A (zh) | 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法 | |
JP4039504B2 (ja) | 半導体装置の製造方法 | |
CN1825559A (zh) | 减小浅沟槽隔离区凹槽的方法 | |
KR100305144B1 (ko) | 반도체장치의 sti형 소자분리막 형성방법 | |
JPH11284060A (ja) | 半導体装置及びその製造方法 | |
CN102005376B (zh) | 构造浮栅的方法 | |
KR0165453B1 (ko) | Y자형 트랜치를 이용한 반도체 소자의 분리 방법 | |
CN115831722B (zh) | 半导体结构的制备方法 | |
CN116364658B (zh) | 半导体结构的制作方法以及半导体结构 | |
CN1242466C (zh) | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 | |
CN1099132C (zh) | 形成半导体器件的隔离层的方法 | |
CN100394552C (zh) | 接触窗开口的形成方法与半导体元件的制造方法 | |
CN1324672C (zh) | 浅沟渠隔离结构及其制造方法 | |
CN1209812C (zh) | 增加耦合率的快闪存储器制造方法 | |
CN1400649A (zh) | 减少隔离元件对于主动区域的应力与侵蚀效应的方法 | |
CN1260803C (zh) | 一种浅沟槽的形成方法 | |
KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
CN118073275A (zh) | 改善由台阶高度导致缺陷的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050907 Termination date: 20190620 |
|
CF01 | Termination of patent right due to non-payment of annual fee |