CN1214285C - 设计电子束掩模的方法和装置 - Google Patents

设计电子束掩模的方法和装置 Download PDF

Info

Publication number
CN1214285C
CN1214285C CNB011422548A CN01142254A CN1214285C CN 1214285 C CN1214285 C CN 1214285C CN B011422548 A CNB011422548 A CN B011422548A CN 01142254 A CN01142254 A CN 01142254A CN 1214285 C CN1214285 C CN 1214285C
Authority
CN
China
Prior art keywords
mask
complementary
little
design
graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011422548A
Other languages
English (en)
Other versions
CN1347012A (zh
Inventor
小日向秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1347012A publication Critical patent/CN1347012A/zh
Application granted granted Critical
Publication of CN1214285C publication Critical patent/CN1214285C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31764—Dividing into sub-patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

在设计EB(电子束)掩模的方法中，包含步骤(a)-(d)。步骤(a)将集成电路图形分为两个互补图形。步骤(b)围绕包含在所述两个互补图形之一中的小图形中的一个作为目标图形的小图形进行扫描，并测量从所述目标图形到与所述目标图形邻近的小图形之间的距离。步骤(c)寄存从所述目标图形到所述相邻小图形之间的最小距离。步骤(d)基于所述最小距离改变至少一个所述小图形的形状。

Description

设计电子束掩模的方法和装置
技术领域
本发明涉及在电子束曝光设备中使用的设计EB(电子束)掩模的方法和用于设计EB掩模的装置，以便在半导体衬底上绘制预定图形。
背景技术
近来，在制造半导体集成电路设备的工艺中，实践中已经采用利用带电粒子线的聚焦束、例如电子束、离子束等的微加工技术，然后绘制集成电路图形。例如，电子束曝光设备将电子束照射到涂覆了对电子线敏感的抗蚀剂的晶片上，由此曝光集成电路图形。此时，为了得到通过电子束绘制的图形，就采用EB掩模。
作为利用电子束的电子束制图技术，已知的有局部会聚或完全会聚的曝光技术，用于缩小和投影EB掩模的图形，然后在晶片上集中绘制单元区，例如存储器单元等。
那些曝光方法通常采用两个掩模。首先，采用第一掩模将电子束调整为矩形。其次，用调整好的电子束照射第二掩模。第二掩模具有多个矩形单元孔，在单元孔形成了局部图形，其选取了待照射到晶片上的部分集成电路图形。然后，通过电子光学系统，将这些单元孔缩小到数十分之一，并转印到晶片上。据此，完成了集中曝光。这种局部会聚或完全会聚曝光方法不仅减少了照射的数量，以提高产量，而且提高了照射的连接精度、倾斜图形的图像质量和图形数据的压缩能力。这样，有一个优点就是即使增加了超微细度，对晶片的绘图时间也不会产生直接影响。
顺便说一下，在用于上述会聚曝光方法的掩模中，有一种模版(Stencil)型EB掩模，其中将用于使电子束穿过的掩模孔做成与集成电路图形相对应，以及隔膜(membrane)型EB掩模，其中形成了与集成电路图形对应的、用于遮蔽电子束的膜。
如图1A所示，两种型中的模版型EB掩模存在一个问题，即不能制备其周围被掩模孔(斜线部分)完全环绕的区，因为没有用于支持它的部分(下文称为环形(donut)问题)。如图1B所示，在那些周边除了很小的一部分之外，其余部分被掩模孔(斜线部分)环绕的区中，不可能有哪部分具有足以支持它的强度。这样，带来一个问题是支持部分变形和损坏(下文称为叶形(leaf)问题)。
因此，为了制备模版型EB掩模，按如下方式解决环形问题和叶形问题。即，设计EB掩模的传统方法是将集成电路图形分为两个互补图形，分别在两个EB掩模中制作一个掩模孔。例如，按图2A所示方式制备图1A所示的集成电路图形，按图2B所示的方式制备图1B所示的集成电路图形。然后，利用其上形成了互补掩模的两个EB掩模(下文称为互补掩模)，通过顺序曝光，将集成电路图形缩小和转印到晶片上。
当在模版型EB掩模上形成了互补图形时，通常采用光刻技术在掩模上形成期望的抗蚀剂图形，通过蚀刻制作掩模孔。这里，当在掩模上形成了抗蚀剂图形时，对于线宽很大的图形和线宽很窄的图形，最佳曝光量是不同的。因此，应该尽量避免大面积的开口(掩模孔)图形。
而且，当将集成电路图形分为两个互补图形时，为了使最佳曝光量恒定，在缩小和转印到晶片上时，减小由库仑效应而引起的电子束的模糊，希望使两个互补掩模的掩模孔的面积密度(area densities)彼此相等。
为此，设计EB掩模的传统方法不仅要考虑环形问题和叶形问题，而且还要试图除去存在的大面积掩模孔。同时，使得两个互补掩模的掩模孔的面积密度彼此相等。为此，传统方法采用按预定长度来切分集成电路图形的方法。
然而，在这种分割方法中，当大面积的图形存在于集成电路图形中时，如果它被分为两个互补图形，使得面积密度彼此相等，可能出现的一种情况就是产生在一点连接掩模孔的点接触图形，如图3所示。而且，在微小尺寸的图形中可能会产生连接掩模孔的微小桥接图形，如图4所示。
点接触图形和微小桥接图形机械强度比较差。这样，EB掩模有可能会毁坏。因此，不能制备这种互补掩模(这里称为方格旗(checkeredflag)问题)。
用于设计EB掩模的传统装置不具有检测点接触图形和微小桥接图形的功能。为此，设计者以目检的方式等来检查点接触图形或微小桥接图形。然后，如果出现点接触图形或微小桥接图形，改变互补图形的形状，以应对方格旗问题。
然而，如果人们检查点接触图形或微小桥接图形，并如上所述修正互补图形，需要大量的设计步骤和昂贵的费用，TAT变长。而且，点接触图形或微小桥接图形的漏检不能使出现的方格旗问题得到圆满的解决。
日本公开专利申请(JP-A-平11-237728)公开了下列绘图方法和绘图装置。
第一种绘制方法包含如下步骤：将包含重复图形的制图图形分为格，格中边界线向重复图形的排列方向倾斜；利用带电粒子束或激光束按照样品对每个格进行绘制。
第二种绘制方法包含如下步骤：将包含重复图形的制图图形分为格，其中边界线向重复图形的排列方向倾斜；设置格的边界线为锯齿状，然后利用带电粒子束或激光束按照样品对每个格进行绘制。
绘制设备是具有能完成第一种绘制方法两个步骤的装置的设备。
日本公开专利申请(JP-A-平10-284394)公开了下列用于曝光带电束的方法和设备。
该曝光带电束的方法将掩模设置在带电束的光学柱形反射镜的束通路中，至少将掩模上的部分图形分为小区，并置于掩模上，然后改变照射束到掩模上侧的小区，从而照到特别的小区，建立该小区的图像并转印到曝光的表面上，进一步在曝光表面上排列小区并配对，因此至少产生部分预定的大区图形，这种曝光带电束的方法的特征在于，它检查置于曝光表面上的对准标记，从而检查曝光表面上在旋转方向上的定位误差，然后利用安装于掩模和曝光表面之间的投影透镜系统中的旋转透镜，旋转掩模图形的转印图像，从而补偿误差，据此提高曝光表面上彼此相邻的转印图形之间的连接精度。
而且，用于曝光带电束的设备是用于曝光带电束的设备，具有能完成上述曝光带电束的方法的单元。
日本公开专利申请(JP-A-平9-129544)公开了下列转印带电粒子线的方法。
在该转印带电粒子线的方法中，将形成在掩模上的转印图形分为多个主视野，而且将每个主视野分为多个子视野，接着给每个子视野照射带电粒子线，然后通过图像建立透镜系统将每个子视野的图形转印到衬底上，而且彼此同步移动掩模和衬底，据此将转印图形转印到衬底上，这种转印带电粒子线的方法的特征在于，它补偿了每个子视野转印到衬底上的图形的变形。
发明内容
鉴于上述问题完成了本发明。
因此，本发明的目的是提供一种设计EB掩模的方法和装置，能确保检查到点接触图形和微小桥接图形，以应对方格旗问题。
本发明的另一个目的是提供一种设计模版型EB掩模的方法和装置，其中不仅能解决环形问题和叶形问题，而且能解决方格旗问题。
本发明的再一个目的是提供一种设计EB掩模的方法和装置，其中设计者不必检查点接触图形和微小桥接图形，不必修正互补图形。
为了实现本发明的一个方面，本发明提供一种设计EB(电子束)掩模的方法，包含步骤(a)-(d)。步骤(a)是将集成电路图形分为两个互补图形。步骤(b)是围绕包含在两个互补图形之一中的小图形中的一个作为目标图形的小图形进行扫描，同时测量目标图形与邻近目标图形的小图形之间的距离。步骤(c)是记录目标图形与相邻小图形之间的最小距离。步骤(d)是基于最小距离改变至少一个相邻小图形的形状。
在设计EB掩模的方法中，步骤(d)包含步骤(e)。步骤(e)是在目标图形和最邻近的一个相邻小图形之间添加辅助图形的步骤。
在设计EB掩模的方法中，步骤(e)可以包含步骤(f)和(g)。步骤(f)是在一个互补图形中添加辅助图形。步骤(g)是在另一个互补图形中，从与辅助图形相对应的位置删除与辅助图形形状一样的图形。
在设计EB掩模的方法中，步骤(d)可以包含步骤(h)。步骤(h)是在预定的方向上移动一个互补图形的一部分。
在设计EB掩模的方法中，步骤(h)可以包含步骤(i)和(j)。步骤(i)是在预定的方向上移动一个互补图形的一部分。步骤(j)是在另一个互补图形中，从与所述部分相对应的位置删除与该部分形状一样的图形。
在设计EB掩模的方法中，步骤(b)可以包含步骤(k)。步骤(k)是如果所述距离超过阈值就停止扫描的步骤。
为了实现本发明的另一方面，本发明提供一种用于设计EB掩模的装置，包含存储器和处理器。存储器存储数据。处理器将集成电路图形分为两个互补图形；围绕包含在一个互补图形中的小图形中的作为目标图形的一个小图形进行扫描，同时测量从目标图形到与该目标图形相邻的小图形之间的距离；在存储器中记录从目标图形到相邻小图形之间的最小距离；以及基于最小距离改变至少一个相邻小图形的形状。
在用于设计EB掩模的装置中，处理器可以在目标图形和相邻小图形中最邻近的一个小图形之间添加辅助图形。
在用于设计EB掩模的装置中，处理器可以在一个互补图形中添加辅助图形；在另一个互补图形中，从与辅助图形相对应的位置删除与辅助图形形状相同的图形。
在用于设计EB掩模的装置中，处理器可以在预定的方向上移动一个互补图形的一部分。
在用于设计EB掩模的装置中，可以在预定的方向上移动一个互补图形的一部分；在另一个互补图形中，从与所述部分相对应的位置删除与该部分形状相同的图形。
在用于设计EB掩模的装置中，如果距离超过阈值，则处理器可以停止扫描。
附图说明
图1A是平面图，显示了在不能设计的EB掩模的例子中出现的环形问题的一个例子；
图1B是平面图，显示了在不能设计的EB掩模的例子中出现的叶形问题的一个例子；
图2A是平面图，显示了在互补掩模的一个例子中，解决图1A所示的环形问题的例子；
图2B是平面图，显示了在互补掩模的一个例子中，解决图1B所示的叶形问题的一个例子；
图3显示了传统的设计EB掩模的方法出现的问题，并显示了出现点接触图形的EB掩模平面图；
图4显示了传统的设计EB掩模的方法出现的问题，并显示了出现微小桥接图形的EB掩模平面图；
图5是本发明的用于设计EB掩模的装置的一个配置实例方框图；
图6是显示EB掩模的一个构形实例的侧截面图；
图7是显示本发明的设计EB掩模的方法过程流程图；
图8是示意图，显示了利用本发明的设计EB掩模的方法，检测点接触图形和微小桥接图形的过程；
图9是示意图，显示了利用本发明的设计EB掩模的方法，进行EB掩模图形划分的例子；
图10是示意图，显示了利用本发明的设计EB掩模的方法，进行EB掩模图形划分的例子；
图11是示意图，显示了通过利用本发明的设计EB掩模的方法，进行EB掩模的图形划分的例子。
具体实施方式
下面将参考附图描述本发明。
图5是根据本发明用于设计EB掩模的装置的一个配置方框图实例。图6是显示EB掩模的一个构形实例的侧截面图。
根据本发明，用于设计EB掩模的装置由计算机、例如工作站等构成。如图5所示，它提供有：用于依据程序执行预定处理的处理器10；用于向处理器10输入指令、信息、数据等的输入单元20；和用于显示或输出由处理器10处理的结果的输出单元30。
处理器10配置有：CPU11；主存储器12，用于瞬时地(暂时地)存储CPU11处理所需要的信息(数据)；记录介质13，用于记录程序，指示CPU11执行预定的程序；数据累加器14，用于记录EB掩模等的各种图形数据；存储控制接口单元15，用于控制数据在主存储器12、记录介质13和数据累加器14之间传输；以及I/O接口单元16，作为处理器10和输入单元20之间、也作为处理器10和输出单元30之间的接口单元。然后，通过总线18将它们连接。如下所述，根据记录在记录介质13中的分割处理程序，处理器10执行分割EB掩模图形的过程。
顺便说一下，记录介质13可以是磁盘、半导体存储器、光盘或另外的记录介质。在存储器10的外围至少可以有一个主存储器12、一个记录介质13和一个数据累加器14，他们彼此之间电连接。
例如，如图6所示，构造了模版型EB掩模。也就是说，在作为晶体管管座(stem)的第一硅薄膜1上形成了第二硅薄膜3，其中在第一和第二硅薄膜1、3之间设置有氧化硅膜(SiO2膜)2。在第二硅薄膜3中形成有掩模孔4。
利用光、电子束等，将由本发明的用于设计EB掩模的装置设计的EB掩模数据传输到已知的制图装置。然后，根据上述数据在涂敷了抗蚀剂的第二硅掩模3上制出互补图形。此后，将第二硅薄膜3蚀刻成为所需要的形状并除去，从而制成掩模孔4。
顺便说一下，在图6所示的EB掩模的情况下，绘制抗蚀剂图形，以在第一硅薄膜1上形成与第二硅薄膜3类似的台阶。然后，分别将第一硅薄膜1和SiO2膜2蚀刻成需要的形状并除去，从而形成晶体管管座。
下面将参考附图描述根据本发明的用于设计EB掩模的过程。
图7是显示本发明的设计EB掩模的方法的流程图。图8是示意图，显示了通过利用本发明的设计EB掩模的方法，检测点接触图形和微小桥接图形的过程。图9-11是利用本发明的设计EB掩模的方法，显示出了EB掩模的图形分割实例示意图。
在图7中，与传统的设计EB掩模的方法类似，处理器10首先考虑环形问题和叶形问题，将集成电路图形分为两个互补图形，然后进行设计，以便没有大面积的掩模孔。而且处理器10将集成电路图形切分为预定的长度，使得两个互补掩模的掩模孔的面积密度彼此相等(步骤S1)。
每个互补掩模包含图8所示的多个小图形，如用斜线所表示的部分。
将集成电路图形分成两个互补图形之后，处理器10产生扫描线，在垂直于任何一个小图形的侧面的方向上，形成一个小图形作为目标图形，如图8所示。
此时，它产生每个扫描线直至到达相邻的小图形。在缓冲器(主存储器12)中寄存长度(距离)。顺便说一下，如果从目标图形到相邻的小图形的距离超出当前的预定阈值(第二阈值)，该预定阈值是小图形之间要保持的足够的长度，可以在到达相邻小图形之前停止产生扫描线。在这种条件下，能够减少确定从目标图形到相邻的小图形之间的距离所需的计算时间。
对于每个预定的间隔反复地产生扫描线，直到其围绕着目标图形的整个周围扫描了一周为止，并测量从目标图形到与该目标图形相邻的小图形之间的距离。然后，每当测量完目标图形各侧的最小值，就更新寄存在缓冲器中的值。这种更新导致与相邻小图形最接近的位置的坐标数据和它的长度(最小距离)将被分别存储(寄存)在缓冲器中(步骤S2)。顺便说一下，在目标图形的每个顶点处，以顶点为中心产生和转动扫描线。
然后，对于目标图形的每一侧，判断寄存在缓冲器中的最小距离是否等于或小于当前的预定阈值(第一阈值)(步骤S3)。如果最小距离等于或小于第一阈值，寄存在缓冲器中的坐标数据和距离数据保持为原始状态，流程进入步骤S4。如果在图形的每一侧得到的所有最小距离都大于第一阈值，则分别删除相应的坐标数据和距离数据，然后处理结束。
顺便说一下，第一阈值设为与最小尺寸相同的值，在该最小尺寸处，可以在不出现变形和毁坏的情况下，制备模版型EB掩模。
作为步骤3的处理结果，在最小距离被调整为等于或小于第一阈值的位置，可以认为点接触图形或微小桥接图形出现在目标图形和相邻的小图形之间。
如果从步骤S1-S3的处理中检测出相邻小图形具有等于或小于阈值的最小距离时，处理器10执行强化处理，用于保持点接触图形或微小桥接图形出现的部分。处理器10基于最小距离改变至少一个小图形的形状。例如，除了在步骤S1(步骤S4)制备的互补图形之外，处理器10在目标图形和相邻小图形中最邻近的一个小图形之间还制备了图9、10所示的辅助图形5。
顺便提一下，图9、10中的每一张图都显示了与图3所示的点接触图形相对应所制备的辅助图形的一个例子。
在图9所示的互补掩模中，在一个互补掩模的点接触部分中制备了矩形的辅助图形5。然后在另一个互补掩模中，从与辅助图形5相对应的位置删去与制备的矩形辅助图形5形状相同的图形。
同样，在另一个互补掩模的点接触图形部分中制备了矩形的辅助图形5。然后，在所述一个互补掩模中，从与辅助图形5相对应位置删去与制备的矩形辅助图形5形状相同的图形。
在图10所示的互补掩模中，在一个互补掩模的点接触图形部分中制备了三角形的辅助图形5。然后在另一个互补图形中，从与辅助图形5相对应位置删去与制备的三角形辅助图形5形状相同的图形。
同样，在另一个互补掩模的点接触图形部分中制备了三角形的辅助图形5。然后，在所述一个互补掩模中，从与辅助图形5相对应位置删去与制备的辅助图形5形状相同的图形。
上述过程是要使一个互补掩模和另一个互补掩模的互补图形的面积密度基本上彼此相等。
顺便说一下，辅助图形5并不限于图9、10所示的形状。只要是有足够的区域保持点接触图形或微小桥接图形出现的任何形状，则都可以采用。
然后，处理器10对包含在步骤S4制备的辅助图形5的互补图形重复步骤S2、S3处理。然后，对小图形的每一侧测量与相邻的小图形之间的距离，并确认未出现点接触图形或微小桥接图形。
分别对构成互补图形的所有小图形进行上述步骤S1-S4的处理。这样能够设计出没有点接触图形和微小桥接图形的互补掩模。
这样，根据本发明的设计EB掩模的方法，通过扫描线测量与相邻小图形的距离，检测微小桥接图形和点接触图形的出现部分，然后分别在检测到的微小桥接图形和点接触图形出现的部分制备辅助图形5来保持他们。为此能够得到模版型EB掩模，其中不仅可以解决环形问题和叶形问题，而且可以解决方格旗问题。特别是设计者不必检测点接触图形和微小桥接图形，也不必修正互补图形。因此，能够确保检测到点接触图形和微小桥接图形，从而解决由点接触图形和微小桥接图形的误差而引起的方格旗问题。
顺便说一下，作为在步骤S4对点接触图形和微小桥接图形的强化处理，可以用下列方法代替添加图9、10所示的辅助图形。即，如图11所示，一个互补掩模的部分互补图形移动预定的距离L，另一个互补掩模的部分互补图形同样移动预定的距离L。上述关于在点接触图形和微小桥接图形出现的部分中改变图形的处理提供了足够的图形区域来保持它们。然而，在这种情况下，也试图使一个互补掩模和另一个互补掩模的互补图形的区域密度彼此相等。即使如上所述移动了部分互补图形，也可以解决点接触图形和微小桥接图形的出现，从而得到与添加辅助图形5的情况相同的效果。
由于其具有上述结构，本发明可以提供下列效果。
对于构成互补图形的所有小图形，在垂直于小图形的侧边的方向上产生扫描线。然后测量与相邻小图形的距离，寄存最小距离，该最小距离指的是每一侧边与最邻近的小图形之间的距离。如果该最小距离等于或小于阈值(该阈值指的是模版型EB掩模能够被制备的距离)，则在以最小的距离彼此相接的图形之间的相邻部分中，添加具有足够面积的辅助图形，来保持所述相邻部分。或者，在预定的方向上移动部分互补图形，使得在最小距离处彼此连接的图形之间的相邻部分在最小距离处彼此连接，所述相邻部分具有足够的面积来保持相邻部分。具有这样的结构，能够得到模版型EB掩模，其中不仅可以解决环形和叶形问题，而且可以解决方格旗问题。特别是，设计者不必检测点接触图形和微小桥接图形，也不必修正互补图形。因此能够确保检测到点接触图形和微小桥接图形，从而解决由点接触图形和微小桥接图形的误差而引起的方格旗问题。
而且，如果与相邻小图形的距离超过第二阈值(该第二阈值指的是用以支持小图形的相邻部分的足够的长度)，则在到达相邻小图形之前就停止产生扫描线。由此，能够减少确定与相邻小图形之间的距离所需要的计算时间。

Claims (12)

1.一种设计电子束(EB)掩模的方法，包括步骤：
(a)将集成电路图形分为两个互补图形；
(b)围绕包含在所述两个互补图形之一中的小图形中的一个作为目标图形的小图形进行扫描，同时测量从所述目标图形到与所述目标图形相邻的所述小图形的距离；
(c)记录从所述目标图形到所述相邻小图形之间的最小距离；和
(d)基于所述最小距离改变至少一个所述相邻小图形的形状。
2.根据权利要求1的设计EB掩模的方法，其特征在于，所述步骤(d)包括如下步骤：
(e)在所述目标图形和最接近的一个所述相邻小图形之间添加辅助图形。
3.根据权利要求2的设计EB掩模的方法，其特征在于，所述步骤(e)包括如下步骤：
(f)在所述一个互补图形中添加辅助图形；和
(g)在所述两个互补图形中的另一个互补图形中，从与所述辅助图形相对应的位置删除与所述辅助图形形状一样的图形。
4.根据权利要求1的设计EB掩模的方法，其特征在于，所述步骤(d)包括如下步骤：
(h)在预定的方向上移动所述一个互补图形的一部分。
5.根据权利要求4的设计EB掩模的方法，其特征在于，所述步骤(h)包括：
(i)在所述预定的方向上移动所述一个互补图形的所述部分；和
(j)在所述两个互补图形中的另一个互补图形中，从与所述部分相对应的位置删除与该部分形状一样的图形。
6.根据权利要求1的设计EB掩模的方法，其特征在于，所述步骤(b)包括如下步骤：
(k)如果所述距离超过阈值，则停止所述扫描。
7.一种用于设计EB掩模的装置，包括：
存储器(12)；和
处理器(10)，该处理器：
将集成电路图形分为两个互补图形；
围绕包含在所述两个互补图形之一中的小图形中的一个作为目标图形的小图形进行扫描，同时测量从所述目标图形到与所述目标图形相邻的所述小图形之间的距离；
将从所述目标图形到所述相邻小图形之间的最小距离寄存到存储器(12)中；和
基于所述最小距离改变至少一个所述相邻小图形的形状。
8.根据权利要求7的用于设计EB掩模的装置，其特征在于，所述处理器(10)在所述目标图形和所述相邻小图形中最邻近的一个小图形之间添加辅助图形。
9.根据权利要求8的用于设计EB掩模的装置，其特征在于，所述处理器(10)在所述一个互补图形中添加所述辅助图形；和
在所述两个互补图形中的另一个互补图形中，从与所述辅助图形相对应的位置删除与所述辅助图形形状相同的图形。
10.根据权利要求7的用于设计EB掩模的装置，其特征在于，所述处理器(10)在预定的方向上移动所述一个互补图形的一部分。
11.根据权利要求10的用于设计EB掩模的装置，其特征在于，处理器(10)在所述预定的方向上移动所述一个互补图形的所述部分；和
在所述两个互补图形中的另一个互补图形中，从与所述部分相对应的位置去除与所述部分形状相同的图形。
12.根据权利要求7的用于设计EB掩模的装置，其特征在于，如果所述距离超过阈值，则所述处理器(10)停止所述扫描。
CNB011422548A 2000-09-22 2001-09-20 设计电子束掩模的方法和装置 Expired - Fee Related CN1214285C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000288752A JP4416931B2 (ja) 2000-09-22 2000-09-22 Ｅｂマスクの設計方法及び装置
JP288752/2000 2000-09-22

Publications (2)

Publication Number Publication Date
CN1347012A CN1347012A (zh) 2002-05-01
CN1214285C true CN1214285C (zh) 2005-08-10

Family

ID=18772282

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011422548A Expired - Fee Related CN1214285C (zh) 2000-09-22 2001-09-20 设计电子束掩模的方法和装置

Country Status (7)

Country Link
US (1) US6638665B2 (zh)
EP (1) EP1191399B1 (zh)
JP (1) JP4416931B2 (zh)
KR (1) KR20020023640A (zh)
CN (1) CN1214285C (zh)
DE (1) DE60115355T2 (zh)
TW (1) TW497009B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855467B2 (en) * 2000-09-05 2005-02-15 Hoya Corporation Transfer mask, method of dividing pattern or transfer mask, and method of manufacturing transfer mask
US7422824B2 (en) * 2002-05-16 2008-09-09 Matsushita Electric Industrial Co., Ltd. Active material of positive electrode for nonaqueous electrolyte secondary battery and process for producing the same
JP4020248B2 (ja) * 2002-06-06 2007-12-12 大日本スクリーン製造株式会社 光描画装置および光描画方法
US9009633B2 (en) * 2013-05-06 2015-04-14 United Microelectronics Corp. Method of correcting assist feature
DE102013216857A1 (de) * 2013-08-19 2015-02-19 Carl Zeiss Microscopy Gmbh Verfahren zum Bearbeiten und/oder zum Beobachten eines Objekts sowie Teilchenstrahlgerät zur Durchführung des Verfahrens

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129544A (ja) 1995-11-02 1997-05-16 Nikon Corp 荷電粒子線転写方法
JP3757341B2 (ja) * 1996-03-27 2006-03-22 富士通株式会社 露光パターンの補正方法
JP2785811B2 (ja) * 1996-06-27 1998-08-13 日本電気株式会社 電子線露光装置用露光マスクデータの作成方法および電子線露光装置用マスク
JPH10284394A (ja) 1997-04-04 1998-10-23 Nikon Corp 荷電ビーム露光方法及び荷電ビーム露光装置
US6057063A (en) * 1997-04-14 2000-05-02 International Business Machines Corporation Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith
JP2888228B2 (ja) * 1997-04-25 1999-05-10 日本電気株式会社 荷電粒子線用部分一括マスクの構造
JPH1140475A (ja) * 1997-07-18 1999-02-12 Nec Corp 露光描画装置、露光描画方法及び露光描画処理プログラムを記録した記録媒体
JPH11237728A (ja) 1998-02-24 1999-08-31 Toshiba Corp 描画方法及び描画装置
JP2000112113A (ja) * 1998-10-06 2000-04-21 Matsushita Electric Ind Co Ltd 図形パターン生成方法
JP3751762B2 (ja) * 1998-12-08 2006-03-01 株式会社東芝 半導体装置の製造方法および原板

Also Published As

Publication number Publication date
JP4416931B2 (ja) 2010-02-17
EP1191399A3 (en) 2004-01-07
DE60115355T2 (de) 2006-08-24
KR20020023640A (ko) 2002-03-29
EP1191399A2 (en) 2002-03-27
US6638665B2 (en) 2003-10-28
DE60115355D1 (de) 2006-01-05
JP2002099075A (ja) 2002-04-05
CN1347012A (zh) 2002-05-01
EP1191399B1 (en) 2005-11-30
TW497009B (en) 2002-08-01
US20020037459A1 (en) 2002-03-28

Similar Documents

Publication Publication Date Title
TW464939B (en) A method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks
US7126231B2 (en) Mask-making member and its production method, mask and its making method, exposure process, and fabrication method of semiconductor device
JP3073776B2 (ja) ２個の物体を互いに心合せするための心合せマーク
US20050164128A1 (en) Mask for manufacturing semiconductor device and method of manufacture thereof
US7407730B2 (en) Exposure pattern or mask and inspection method and manufacture method for the same
CN1255855C (zh) 掩模基板及其制造方法
CN1214285C (zh) 设计电子束掩模的方法和装置
KR102586444B1 (ko) 패턴 검사 장치 및 패턴의 윤곽 위치 취득 방법
US7084413B2 (en) Photolithographic techniques for producing angled lines
CN104865789A (zh) 掩模版和光刻方法
US6428937B1 (en) Methods for fabricating reticle blanks for use in making charged-particle-beam microlithography reticles, and reticle blanks and reticles formed using such methods
CN1272770C (zh) 用于制造薄膜磁头的方法
US5756234A (en) High accuracy fabrication of X-ray masks with optical and E-beam lithography
US6083648A (en) Microlithography reticle exhibiting reduced stresses and methods for manufacturing same
JPH07122468A (ja) 電子ビーム描画装置およびその装置を用いた描画方法
JP2001102285A (ja) 位置合わせマーク
JPH01191416A (ja) パターン形成方法
CN101064118B (zh) 一种光罩及利用该光罩在磁头表面形成气垫面图案的方法
JP2892068B2 (ja) 荷電ビーム描画方法
CN1210627C (zh) 阵列式光探针扫描集成电路光刻系统中的对准装置
JPS6235638A (ja) ウエハ自動位置合わせ装置
TW202407568A (zh) 用於帶電粒子系統中缺陷位置分級之系統及方法
JP2871617B2 (ja) 電子線露光方法
Doong et al. Combination of focused ion beam (FIB) and transmission electron microscopy (TEM) as sub-0.25/spl mu/m defect characterization tool
JPH10199790A (ja) 半導体チップおよび半導体製造用レチクル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030409

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030409

Applicant after: NEC Corp.

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHENZHEN GREEN-WELCOME ENVIRONMENT PROTECTION TECH

Free format text: FORMER OWNER: YAN YIQING

Effective date: 20101028

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 518000 NO.402, BUILDING 16, GUIYUAN, NANSHAN DISTRICT, SHENZHEN CITY, GUANGDONG PROVINCE TO: 518000 13B3, GUANGCAI XINTIANDI APT., EAST OF NANSHAN AVENUE, NORTH OF GUIMIAO ROAD, NANSHAN DISTRICT

TR01 Transfer of patent right

Effective date of registration: 20101103

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050810

Termination date: 20130920