TW497009B - Method of and apparatus for designing EB mask - Google Patents

Method of and apparatus for designing EB mask Download PDF

Info

Publication number
TW497009B
TW497009B TW090123660A TW90123660A TW497009B TW 497009 B TW497009 B TW 497009B TW 090123660 A TW090123660 A TW 090123660A TW 90123660 A TW90123660 A TW 90123660A TW 497009 B TW497009 B TW 497009B
Authority
TW
Taiwan
Prior art keywords
pattern
mask
complementary
patterns
small
Prior art date
Application number
TW090123660A
Other languages
English (en)
Inventor
Hideo Kobinata
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW497009B publication Critical patent/TW497009B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31761Patterning strategy
    • H01J2237/31764Dividing into sub-patterns
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

497009 五、發明說明(i) - 【發明背景】 發明領域 本發明係有關於一種電子束〈EB,Electr〇n Beaffl ) 遮罩之设什方法與設備,此電子束遮罩係使用於一種電子 束曝光設備中,俾以於一半導體基板上描繪一預定圖案。 相關技術描述 近年來,在半導體積體電路設備之製造過程中,已實 際使用一種利用電子束或離+击堃册币L 7 & 、 描繪-積體電路圖案之微:電:”之集束,以 束曝光設備會照射一電d:。舉例來說’ -電子 晶圓上,並因此曝光一積體午土 了電子線感應光阻之
遮罩以透過此電子束獲得;路圖案。此時,會使用一EB 描、纟會圖牵。 就此一利用電子束之Φ ^ 用以縮小投影EB遮罩之圖=束描繪技術而言,已知一種 例如一記憶體單元等,之二j並概括地繪製一單位區域, 術。 部分概括或全部概括曝光技
此種曝光方法诵登I 一遮罩將電子束調整為用兩個遮罩。首先’利用一第 子束會照射至—第二遮罩形形狀。接著,此調整過之電 形單元孔洞’其中,部 士。此第二遮罩具有複數個矩 體電路圖案所選出之部分=案係由欲照射至晶圓表面之積 光學系統將這些單元孔洞:案所構成。之後L電子 轉寫至晶圓之上。因此,^小至原大小的數十分之一,並 括或全部概括的方法,不=括曝光便可完成。此一部分概 可減少照射的次數以增加產 / vyjy 發明說明(2) __ ϊ ’同時’亦可增加照射的連 圖案資料的壓縮性。是故,此藉目圖木的品質以及 程度,亦不會直接f塑曰JU 有即使增加微細化 个曰且接〜響日日0插繪時間之優點。 此外,上述概括曝光方法 模板型遮罩,此種逨I 1、“、、罩中,包含一種 遮罩孔洞,用以;ί:束::應:;體】;=製作之 種遮覃具有對應於積體電路 遮罩,此 蔽電子束。 口木所衣作之—溥膜,用以遮 門題如:1/所示;11匕二種遮罩中之模板型遮罩係存在苹此 問碡,亦即,一個周圍皆被遮,^二 位),將因為缺乏可供盆支掙斜線部 了’將稱為圈餅.問題)。如圖1B所示,一區域之 小。Η立外,皆被遮罩孔洞所包圍(斜線部位) 了一 將…提供足夠之力量以支撐此區·。因此 ):w成支撐部位的形變或損壞(以了’將稱為葉狀問題 將以Ϊ二巧作ί模板獅遮罩,圈餅問題及葉狀問題 : 方式加以解決。亦即,設計此ΕΒ遮罩之習用方、、土 ,將積體電路圖帛分成二個互補式圖t,並將其遮罩孔洞 =別製作於二個EB遮罩中。例如,圖u所示之積體電路/圖 案係製備成圖2A所示之圖案,而圖1β所示之積體電路二 則製備成圖2B所示之圖帛。之後,此積體電路圖案將會利 用此一具有互補式遮罩之EB遮罩(註:以下將稱為互補 遮罩)’以連續曝光之方式縮小轉寫至晶圓上。 五、發明說明(3) 上時,通常會利用 之光阻圖案,並以 光阻圖案形成於一 具有狹窄線寬之圖 ’將可盡量避免大 互補—式圖案時3為 效應所造成之電子 罩孔洞的面積密度 -當互補式圖案形成於此模板型遮罩 一光學微影技術於一遮罩上形成一預定 蝕刻之方法形成一遮罩孔洞。此處,、當 遮罩上時,一具有極寬線寬之圖案盥二 案二者間最佳曝光量是不一樣的。因此 面積的開口圖案。 _時’當此積體電路圖案分成二個 使最佳曝光量為一常數,以及減少庫倫 束模糊現象,最好使二互補式遮罩之遮 彼此相等。 基於此一理由,習知之設計ΕΒ遮罩的方法,除了考慮 圈餅問題及葉狀問題之外,亦會儘量移除具有大面積之^ 罩孔洞。同時,會使二互補式遮罩之遮罩孔洞的面積密度 彼此相等。根據此一理由,習知技術係利用一種以一預定 長度切割並分隔積體電路圖案之方法。 & 然而,在此'一分吾!1方法中’當此積體電路圖案具有大 面積之圖案時,若將其分割成二個互補式圖案,使其面積 密度彼此相等,可能會形成一「點接觸圖案」,亦即,會 產生遮罩孔洞之間有一個點相連接之情形,如圖3所示。 同時,亦可能在一微小尺寸之圖案中,於遮罩孔洞連接的 地方形成一「微小橋接圖案」,如圖4所示。 此「點接觸圖案」及「微小橋接圖案」之機械強度皆 弱。所以,將可能因此造成Ε Β遮罩的損壞。基於此一理 由,將不可製備此類互補式遮罩(以下,將稱為不規則旗 497009 五、發明說明(4) . 狀問題)。 習用之EB遮罩設計設備並沒有檢測此「點接觸圖案」 或「被小橋接圖案」之功能。因此,設計者係以目視或類 似之方式來檢測此「點接觸圖案」或「微小橋接圖案」。 之後,若發現有「點接觸圖案」或「微小橋接圖案」存 在,則此互補式圖案會以處理不規則旗狀問題之方式加以 改‘變。 * 二― 然而,右疋人員以,上述之方法檢測點接觸圖案或微小 橋接圖案,並更改互補式圖案,將會需要大量的設計步驟 ί f的成本,且TAT亦會變得較長。此外,若是疏忽此 案或微小橋接圖案’將會無法有效地解決不規則 棋狀問題之發生。 日本公開專利申請案第1 1 -23 7 728號(jp —A-Hei i 11-23J728 )揭露下列描繪方法及描繪設備。 ,
第彳田、、、3方法包括將包含重複圖案一 至一方框內的牛挪 „ 钿、,、日圓荼分吾丨J 斜之一邊緣線勺 具有以重複圖案之陣列方向傾 或—雷射光束就J包δ —描繪步驟,利用一帶電粒子束 Ξίί 樣品之每一方框進行描綠。 田、曰方法包括將包含重複圖案之一 y絡罔也 斜之-邊緣線;;將::1具有以重複圖案之陣列方向傾 再利用一帶電粒子束或_ f之邊緣線设定成鋸齒形狀態、 行描繪之步驟。 田射光束就一樣品之每一方框進 其描繪設備係為 手為具有可執行第一描繪方法之裝置之— 五、發明說明(5) 描緣設備 曰本公開專利φ ^主 心284394)揭露 Λ\/_10λ84394 號(;p—a—Heisei, 此一曝光帶電走沾+f電束之方法與設備。 之光學鏡相圓柱的帶電將一遮罩安裝於一帶電束 少-部份分割至小區;;路徑土,並將遮軍上之圖案的至 遮罩上方將帶電束的方南=置=遮罩之上;之後,在 至一相當小的區域,並=ς =區域的方―向,使其照射 光“;再結合及排小區域之影像至-曝 至少-預定大面積圖上=域’…產生 表面上以一旋轉方向i表面之权準記號,並因此在曝光 投影透鏡上之一旋轉透m二己=誤’並利用安裝於-表面之間),;3 f Μ 、兄(此技衫透鏡係位於遮罩與曝光 ,.π ) 疋轉此遮罩圖案的轉寫影像,並補償直铒 :確:此’增加曝光表面上,相鄰接之轉寫影像=連; 法,::光i =帶電束的設備係為具有可執行上述方 乂 *光γ包束之一曝光帶電束設備。 曰本公開專利申請第9- 1 2 9 544 4號揭露下列轉寫一帶 電粒子線的方法。 1 ^ 在此轉寫一帶電粒子線之方法中,其將形成於一遮 上之轉寫圖案分割成複數個主要可見區域,並將每一個主 要可見區域分割成複數個次可見區域;接著將一帶電粒 線照射至此複數個次可見區域上,以透過一影像產生透鏡
第9頁 497009 五、發明說明(6) 系統,轉寫每一次可見區域之圖案至一基板上;同 此同步之方式移動遮罩與基板,以轉寫圖案至基板上;J 轉寫帶電粒子線之方法的特徵在於,其補償了每一次 區域轉寫至基板上之圖案的形變問題。 發明概要 本發明即是根據上述問題而提出。 :- 所以,本發明之一目的是為提供用以設計eb遮 法與設備,此方法與設借將可確實地檢測到 與-微小橋接圖案,以及解決—不規則旗狀問題接觸圖案 本發明之另一目的係為提供用以設計一 罩的方法與設備,此方法與設備不僅可解決圈餅:Π 狀問題’亦可解決不規則旗狀問題。 域某 本發明之又一目的係為提供—種用以設計ΕΒ遮罩之方 法與設備,使使用者不需檢測此 案,以及改變互補式圖案。 口未一倣i、橋接圖 為達成本發明之一實施能許 十突七、也 A A 〜、才水’本發明提供一種設計ΕΒ 遮罩的方法,包含步驟(a)至^ λ 、 、τ 一積體電路圖案分割成二個互補式索二牛(a )係為將 )係為用以掃描一目標圖案的周圍:此:圖::(b 互補式圖案之一所包含之小圖宰 軚,案為此一個 木與其:接之小圖案間之一距離的步驟。步驟⑷為記 錄此目}示圖案與此鄰接之小圖宰門 ^ 步驟(〇為根據此最小距離/改;之= 第10頁 497009 五、發明說明(7) 形狀之步驟。 在此設計E B遮罩之方法中 )。步驟(e )為在此目標圖 V驟(d )可包含步驟(e 近的一個:間,加入一辅助圖案之步鄰驟接小圖案中之最鄰 在此设计E B遮罩的方法中, )及步驟(g)。步驟(f)炎乂驟(e)可包含步驟(f 此輔助圖案之步驟。而步 為在此一互補式圖案中,加入 木之另一個中,相對於.此輔 個互補式圖 此輔助圖案相同形狀之一圖安♦本謙 去除具有與 间茱之步驟。 在此設計EB遮罩之方法中, )。步驟(h)為以一預定方白/二⑷可包含步驟(h 部份之步驟。. &方向移動此—互補式圖案之- 在此設計EB遮罩之方法中,步驟 )及(j )。步驟(i )係為以此預定方& n匕3 /驟(1 ^ ^ 此頂疋方向移動此一互補式 圖案之此部份之步驟。而步驟(·) |糸 /冲u j則為在此二個互補式 遮罩之另一個中,相對於此部分之位署μ 刀<位置上,去除具有與此 部分相同形狀之一圖案之步驟。 在此設計ΕΒ遮罩之方法中,步驟 乂知Q b )可包含步驟(k
)°步驟(k )係為在此距離超過一臨界值時,停止此掃 描之步驟。 T 為達成本發明之另一實施態樣’本發明提供一種用以 設計Ε Β遮罩之設備,此設備包含一記憶體與一微處理器。 此記憶體用以儲存資料。此微處理器將一積體電路圖案分 割成二個互補式圖案;及掃描一目標圖案的周圍,此目標
第11頁 497009 五、發明說明(8) . 圖案為該二個互補式圖案之一所包含之小圖案之一,並量 測此目標圖案與其鄰接之小圖案間之一距離;及將此目標 圖案與其鄰接之小圖案間之一最小距離,記錄於此記憶體 中;以及根據此最小距離,改變至少一個此小圖案之一形 狀。 在此用以設計E B遮罩之設備中,此微處理器可在此目 標圖索與其鄰接圖案中之最鄰近的一個之間'加入一輔助 圖案。 在此用以設計EB遮罩之設備中,此微處理器可在此一 互補式圖案中加入此輔助圖案;以及在此二個互補式圖案 之另一個中,相對於此輔助圖案之位置上,去除具有與此 輔助圖案形狀相同之一圖案。 在此用以設計EB遮罩之設備中,此微處理器可以一預 定方向移動此一互補式圖案之一部份。 在此用以設計E B遮罩之設備中,此微處理器可以此預 定方向移動此一互補式圖案之此部分1 ;以及在此二個互補 式圖案之另一個中,相對於此部分之位置上,去除具有與 此部份相同形狀之一圖案。 在此用以設計E B遮罩之設備中,此微處理器可在此距 離超過一臨界值時,停止該掃描。 【較佳實施例之說明】 以下,將參照附圖就本發明作一詳細之說明。
第12頁 497009 五、發明說明(9) - 圖5為本發明之用以設計遮罩之一設備之結構實例 的方塊圖。以及,圖6為〆Ε Β遮罩之結構實例的侧剖面 圖0 本發明用以設計ΕΒ遮罩之σ又備係由一電腦’例如一工 作站及類似之裝置所構成。如圖5所示,其具有·· 一微處 理器1 0,用以根據一程式執行一預定程序;一輪入單元, 用以輪入一指令、資訊、資料等至微處理器1 0 ;以及一輸 出單元,用以顯示或輸出由微處理器1 0所處理之結果。 此微處理器包括:一CPU 1 1 ; —主記憶體1 2,用以暫 存CPU1 1之程序所需之資訊(資料);一記憶媒體丨3,用 以記錄指示C P U1 1執行一預定程式之一程式;一資料累加 器14, 制介面 累加器 微處理 之間的 如下所 程序程 此 光碟或 資料累 上述部 用以記 單元15 1 4之間 器10與 介面單 述,此 式,執 錄EB遮罩等 ,用以控制 的資料傳送 輸入單元2 0 元。之後, 微處理器1 〇 行一 E B遮罩 主記憶體1 2、記錄媒體1 3及資料 ;以及一 I/O介面16,用以作為 ,以及微處理器10與輪出單元3〇 它們可透過一匯流排1 8相連接。 係以一記錄於記錄媒體丨3之分割 之圖案的分割程序 外…己錄媒體1 3可為一磁碟、一半導體記憶體 另一種記錄媒體 加器1 4其中之一, 分係彼此形成電性 此模板型E B遮罩可如圖 膜3係形成於一第一矽薄膜j 至少主記憶體1 2、記錄媒體1 3及 可設置於微處理器1 〇之外,其中 連接。 八 6般構成。亦即,一第二矽薄 之上以作為一支柱,其中,一 五、發明說明(10) --— -=^石夕膜2係設置於第—石夕薄膜1及第二石夕薄膜3之間。 遮罩孔洞4則形成於第二矽薄臈3之中。 本發明之設計EB遮罩之設備所設計之Εβ遮的 J利:-光線、-電子束等傳送至一已知描緣設備。、接 ” +互補式圖案會根據此資料描繪於塗佈了阻劑之第二 夕薄膜3之上。少絲,楚 - A. 业 ' 之後此弟一矽溥膜3會被蝕刻成一預定形 狀’以形成一遮罩孔洞4。 — 此外,當圖6所示之EB遮罩,欲於第一矽薄膜i之阻劑 面木上進行描繪以形成一支柱時,其方法係與第二矽薄膜 同。接著,第一矽薄膜1及第二矽薄膜2會分別進行蝕 刻及移除,以構成支柱。 本發明用以設計EB遮罩之程序,將配合附圖加以說 明0 圖7為顯示本發明之用以設計Εβ遮罩之程序的流程 圖三圖8則為顯示根據本發明之用以設計EB遮罩之方法, 、:欢則點接觸圖案」以及「微小橋接圖案」之程序的 圖不。圖9至圖11顯示利用本發明之用以設計EB遮罩的方 法所獲得之EB遮罩圖案分割實例的圖示。
奋;图7中’類似於習知設計E B遮罩的方法,微處理器 —έ先考慮圈餅問題及葉狀問題,並將此積體電路圖案分 割成二個互補式圖案,之後,再執行此設計,因此將^會 有大面積之遮罩孔洞。同時,微處理器1 0係以一預定長 度’切割及分隔此積體電路圖案,使此二互補式遮罩之遮 罩孔洞的面積密度會彼此相等(步驟S1 )。
第14頁 五、發明說明(11) ,互補式遮罩包含複數個如圖8所示之線部位的 小圖案。 理哭^ ί 路圖案分割成二個互補式遮罩之後,微處 盡在方&卡古二圖案中之一個(以作為一目標圖案), 1 一於任一個小圖案之一掃描線,如圖8所示。 了:會產生每一條掃描線,直到到達一鄰接小圖 麵i、2 )中:二=此f度(距離)記錄於一緩衝區(主記憶 預#的㉟J彳t ,右目松圖案至鄰接小圖案之距離超過/ 預a又的L界值,亦即,足以支 :描=的動作將會在到達鄰接小圖;= ^ 法,將可減少需要用以冰宁sm 依此万 離的計算時間…圖案與鄰接小圖案間之跋 在置测目標圖案與鄰接於此 離時,此掃描線會以預定的間隔;;小;案間之: 最小值量測出來時,記錄於緩衝區中的:;:::邊上: 一更新動作會使位於鄰接小圖案二彳新。^ 以及其長I (最小距離)分別被儲;以=標資料, 中(步驟S2)。此外,在每一目根=^;己,)於緩衝區之 係以頂點為中心旋轉及產生。 θ >、、了、點上,掃描線 之後,會判斷此目標圖案之每一邊上、士 中之最小距離是否等於或小於預設臨界值^錄於緩衝區 (步驟S3 )。若此最小距離等於或小於第:臨界值) 標資料及距離資料會以其原有胂能枝福μ丄° |值,此# 497009 五、發明說明(12) 中,且此操作流程會進行至步驟ς 4 -邊上所獲得之最小距離皆二=”,若是此圖案每 應之座標資料及距離資料將會被刪除,:::此相對 順便一提的是,此第一臨只# &执〜、、、口束此私序。 型EB遮罩之最小尺寸,此—曰,二叹疋成類似於此模板 備不會有任何變形及損壞的情形發生將可使此EB遮罩之製 辱步驟S 3的結果而言,太曰 於第二臨界值的位置,可考3二距^被氣定為等於或小 之間,有點接觸圖案或微小;接圖二:案與鄰接小圖案 當微處理器1 0檢測出最小距‘二 時,其會執行一補強處理,以支出或小於此臨界值 橋接圖案之部位。微處理器1〇i:C圖案或微小 小圖案的形狀。舉例來說,在步 =變至少-個 之外,料卢禪一I n a + 知丄所W備的互補式圖案 卜楗處理盗10會在目標圖案與鄰接 之-個之間’製備一輔助圖案 距離取近 順僮_袒从H 门A 口 y及圖1 0所不〇 圖案所製備之辅Ϊ圖;之及一? °例分。別為相對於圖3之點接觸 :辅助圖案5相同形狀之圖案,將 之後’具有與此矩 中,才目=此輔助圖案5之位置上=另—互補式遮罩 的.“觸:置Π;圖案5會製傷於另-互補式遮罩 形狀之圖案則备之後’ *有與此矩形辅助圖案5相同 心自此互補式遮罩上,相對於該圖案的地方 497009 五、發明說明(13) 去除。 上: 索,會自另-個互補 此一角形輔助圖案之位置上去除。 遮罩Γϋ觸:ϋ形輔助圖案5亦會製備於另-互補式 相:开m宏 之後,具有與此三角'形辅助圖案5 门形狀之圖案,則會自此互補式遮 形輔助圖案之位置上去除。 相對於此二角 之万i ϊ序ί為,一互補式遮罩#另一互補式遮,’二者 互補式圖案之面積密度實質上相等。 此外,輔助.圖案之形狀並不限於圖9與圖1〇所示之形 2。任何形狀,只要其可支撐產生點接觸 圖案,皆可作為辅助圖案之形狀。 茶义…橋接 接著,微處理器10會重複步驟S2、S3,以月吝决七人 步驟S4所製備之輔助圖案的互補式圖案。之後,其會^ = :圖案之每一邊至其鄰接小圖案的距離,以確認沒有: 接觸圖案或微小橋接圖案之產生。 有…占 上述步驟S1至S4之程序,會分別執 圖案之所有小圖案之i。因&,_設=構成此互補式 接觸圖案與微小橋接圖案之互補式遮^ 出不具有任何點 是故,本發明用以設計E B遮罩之方 ^ 描線量測與鄰接小圖案之距離、檢 ’ ’係分別透過掃 觸圖案之發生位置,以及在檢测到與^小橋接圖案與點接 J倣小橋接圖案與點接觸 第17頁 五、發明說明(14) 圖案發生的部位,fy供沾, 以,以此方法將可^得—圖案5以支撐這些部位。所 題’同時解決不規則旗狀=僅f決圈餅問題、葉狀問 設計者將不再需要去檢點:之模板型EB遮罩。特別是, 以及修改此互補式圖案:::觸圖案以及微小橋接圖案, 案將可有效地被檢測到,:,點接觸圖案及微小橋接圖 案及癥小橋接圖案而迕志^因此解決因為忽略此點接觸圖 此外,就步驟^5^規則旗狀問題。 過程而言,除了圖9及圖1〇觸_圖案與微小橋接圖案之補強 外,亦可採用下列方、去°/斤不之增加辅助圖案的作法之 罩之互補式圖案的一部份::丄如,11所示,-互補式遮 另-互補式遮罩之互補圖二預疋距離L加以移動,而 距離L·移動。上述在圖木的一部份亦類似地,以預定 位所進行之圖案改變的接過觸,圖案與f小橋接圖… 撐這些部位。然而,在W ^ 可提供足夠的圖案面積以支 另一互補式遮罩,二者=例中,亦必須使一互補式遮罩與 等。雖然部分互補式θf補式圖案的面積密度彼此相 解決點接觸圖案= =述方法移動,,亦可 於增加輔M g] t / 圖案之產生,並因此獲得類似 =助圖案5之貫例所獲得之 效果於本發明係以上述方法建構而《,其將可獲致下列 就構成互補式圖案之 垂直於此小圖宰之邊線的^有小圖案而言,此方法會產生 小圖案之距離插線。接著,其會量測與鄰接 衣母一邊上最鄰近小圖案之距離的
497009
五、發明說明(15) 最小距離s己錄下來。右疋此最小距離等於或小於代表此模 板型EB遮罩所能製備之距離的臨界值,其會在圖案以最小 距離彼此連接之鄰接部位上,加入具有足以支摟此鄰接區 域之面積的辅助圖案。或者,其會以一預定方向移動部分 互補式圖案,使以最小距離彼此連接之圖案間之鄰接區 域,具有足夠之面積以支撐 將‘可獲得不僅沒有圈餅問題 旗狀問題之模板型EB遮罩。 測點接觸圖案及微小橋接圖 故,點接觸圖案及微小橋接 因此解決因為忽略此點接觸 不規則旗狀問題。 此鄰接區域。基於此一結構, 、葉狀問題,同-時沒有不規則 特別是,使用者將不再需要檢 案’以及改變互補式圖案。是 圖案將可有效地被檢測到,並 圖案及微小橋接圖案而造成之 同時, 鄰接於此小 產生之動作 將可減少需 間。 若是與鄰接 圖案之鄰接 將會在到達 要用以決定 小圖案之距 部位的長度 鄰接小圖案 冬鄰接小圖 離,超過代 之第二臨界 之前停止。 案間之距離 表足以支樓 值,掃描線 因此,此舉 的計算時
苐19頁 圖式簡單說明 圖1A為一 所存在之圈餅 圖1B為— 所存在之葉狀 中, 中, 平面圖,顯示在一種無法設計之EB遮罩 問題; 平面圖,顯示在一種無法設計之EB遮罩 問題; ^ B 為 平面圖’顯示一種用以解決圖1A所示之圈餅 問題之一互補式遮罩的例子; 圖2 B為一平面圖,顯示一種用以解決圖ΐ B所示之葉狀 問題之一互補式遮罩的例子; 圖3顯示習知設計ΕΒ遮罩方法之問題,其為一平面 圖’顯不發生一點接觸圖案之ΕΒ遮罩的例子;
圖4顯示習知設計ΕΒ遮罩方法之問題,其為一平面 圖’顯示發生一微小橋接圖案之ΕΒ遮罩的例子; 圖5為一方塊圖,顯示本發明用以設計心遮罩之設備 之一結構實例; 圖6為一侧剖面圖,顯示—ΕΒ遮罩之一結構實例; 圖7為一流程圖,顯示本發明用以設計ΕΒ遮罩之方法 的程序; 圖8為一線圖,顯示利用本發明用以設計ε β遮罩之方 法,以檢測一點接觸圖案與一微小橋接圖案之程序; 圖9為一線圖,顯示利用本發明用以設計εβ遮罩之方 法,所獲得之ΕΒ遮罩之一圖案分割實例; 圖1 0為一線圖,顯示利用本發明用以設計ΕΒ遮罩之方 法,所獲得之ΕΒ遮罩之一圖案分割實例; 圖11為一線圖,顯示利用本發明用以設計ΕΒ遮罩之方
第20頁 497009 圖式簡單說明 - 法,所獲得之EB遮罩之一圖案分割實例 符號說明 1 第一矽薄膜 10 微處理器
11 CPU 12‘ 圭記憶體 13 記錄媒體 14 資料累加器 15 記憶體控制介面單元 16 I/O介面單元 18 匯流排 2 二氧化矽膜 20 輸入單元 3 第二矽薄膜 30 輸出單元 4 遮罩孔洞 5 輔助圖案
第21頁

Claims (1)

  1. 497009 六、申請專利範圍 · 1. 一種電子束(EB ’electron beam)遮罩的設計方法, 包含下列步驟: (a ) 將一積體電路圖案分割成二個互補式圖案; (b )掃描一目標圖案的周圍,此目標圖案為該二個互 補式圖案之一所包含之小圖案之一,並量測該目標圖案 與該目標圖案鄰接之小圖案間之一距離; ’(c') 記錄該目標圖案與該鄰接之小圖案間之一最小距 離;以及 (d ) 根據該最小距離,改變至少一個該小圖案之一形 狀。 該 中 其 法 方 「tt 設 的: 罩聚 遮J B负 E 列 久 項7 1含 第包 圍, 範驟 利步 專變 請改 之 如} d ./ί\ 2 個一 的 近 ΚΓ 粦 最 之 中 案 圖 、 接 粦 該 與 案 圖 標 目 該 在 案 圖 助一 入 加 間 之 下圖 第含式 圍包補 範驟互 利步一 專入該 請加在 申之 Π f ^)( e . Γ\ 3 該 中 其 法 方 計 設 的 罩 遮 Β Ε 之 項 及 以 案 圖 助 甫 — 1?-43— 該 入 :加 驟, 步中 列案 中 個 1 另 之 案 圖 式 補 互 個 二 該 在 助 輔 該 於 對 目 才 圖一 之 狀 形 同 相 案 圖 助 補 該 與 有 具 除 去 上 置 位 的, 案。 圖案 該 中 其 法 方 -tt 設 的 罩 遮 B E 之 項 第 圍 範 利 專 請 申 如 4
    第22頁 497009 六、申請專利範圍 (d )之改變步驟包含下列步驟: (h )以一預定方向移動該一互補式圖案之一部份。 5.如申請專利範圍第4項之EB遮罩的設計方法,其中,該 (h )之移動步驟包含下列步驟: (i )以該預定方向移動該一互補式圖案之該部份;以 ' · Λ - --―一 及 (j )在該二個互補式遮罩之另一個中,相對於該部分 之位置上,去除具有與該部分相同形狀之一圖案。 6 之 項 時 • · 值 驟界 步臨 列一 1下過 第含超 圍包離 範驟距 利步該 專描是 請掃若 之 如} k 中 其 法 方 ,tt 設 的 罩 遮 該 掃 該 止 停 7. 一種EB遮罩之設計設備,包含: 一記憶體;及 一微處理器,係執行下列動作: 將一積體電路圖案分割成二個互補式圖案; 掃描一目標圖案的周圍,此目標圖案為該二個互 補式圖案之一所包含之小圖案之一,並量測該目標圖案與 該目標圖案鄰接之小圖案間之一距離; 將該目標圖案與該鄰接之小圖案間之一最小距 離,記錄於該記憶體中;以及 根據該最小距離,改變至少一個該小圖案之一形
    第23頁 497009 六、申請專利範圍 ’ 狀。 8. 如申請專利範圍第7項之EB遮罩之設計設備,其中,該 微處理器係在該目標圖案與該鄰接圖案中之最鄰近的一個 之間,加入一輔助圖案。 9. 如申請專利範圍第8項之E B遮罩之設計設備,其中,微 處理器係在該一互補式圖案中加入該輔助圖案;以及 在該二個互補式圖案之另一個中,相對於該輔助圖案 之位置上,去除具有與該輔助圖案形狀相同之一圖案。 10. 如申請專利範圍第7項之EB遮罩之設計設備,其中, 該微處理器係以一預定方向移動該一互補式圖案之一部 份。 11. 如申請專利範圍第1 0項之EB遮罩之設計設備,其中, 該微處理器係以該預定方向移動該一互補式圖案之該部 分;以及 在該二個互補式圖案之另一個中,相對於該部分之位 置上,去除具有與該部份相同形狀之一圖案。 12. 如申請專利範圍第7項之E B遮罩之設計設備’其中, 若是該距離超過一臨界值時,該微處理器會停止該掃描。
    第24頁
TW090123660A 2000-09-22 2001-09-20 Method of and apparatus for designing EB mask TW497009B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000288752A JP4416931B2 (ja) 2000-09-22 2000-09-22 Ebマスクの設計方法及び装置

Publications (1)

Publication Number Publication Date
TW497009B true TW497009B (en) 2002-08-01

Family

ID=18772282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090123660A TW497009B (en) 2000-09-22 2001-09-20 Method of and apparatus for designing EB mask

Country Status (7)

Country Link
US (1) US6638665B2 (zh)
EP (1) EP1191399B1 (zh)
JP (1) JP4416931B2 (zh)
KR (1) KR20020023640A (zh)
CN (1) CN1214285C (zh)
DE (1) DE60115355T2 (zh)
TW (1) TW497009B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855467B2 (en) * 2000-09-05 2005-02-15 Hoya Corporation Transfer mask, method of dividing pattern or transfer mask, and method of manufacturing transfer mask
CN1292504C (zh) * 2002-05-16 2006-12-27 松下电器产业株式会社 非水电解质二次电池用正极活性物质及其制造方法
JP4020248B2 (ja) * 2002-06-06 2007-12-12 大日本スクリーン製造株式会社 光描画装置および光描画方法
US9009633B2 (en) * 2013-05-06 2015-04-14 United Microelectronics Corp. Method of correcting assist feature
DE102013216857A1 (de) 2013-08-19 2015-02-19 Carl Zeiss Microscopy Gmbh Verfahren zum Bearbeiten und/oder zum Beobachten eines Objekts sowie Teilchenstrahlgerät zur Durchführung des Verfahrens

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129544A (ja) 1995-11-02 1997-05-16 Nikon Corp 荷電粒子線転写方法
JP3757341B2 (ja) * 1996-03-27 2006-03-22 富士通株式会社 露光パターンの補正方法
JP2785811B2 (ja) * 1996-06-27 1998-08-13 日本電気株式会社 電子線露光装置用露光マスクデータの作成方法および電子線露光装置用マスク
JPH10284394A (ja) 1997-04-04 1998-10-23 Nikon Corp 荷電ビーム露光方法及び荷電ビーム露光装置
US6057063A (en) * 1997-04-14 2000-05-02 International Business Machines Corporation Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith
JP2888228B2 (ja) * 1997-04-25 1999-05-10 日本電気株式会社 荷電粒子線用部分一括マスクの構造
JPH1140475A (ja) * 1997-07-18 1999-02-12 Nec Corp 露光描画装置、露光描画方法及び露光描画処理プログラムを記録した記録媒体
JPH11237728A (ja) 1998-02-24 1999-08-31 Toshiba Corp 描画方法及び描画装置
JP2000112113A (ja) * 1998-10-06 2000-04-21 Matsushita Electric Ind Co Ltd 図形パターン生成方法
JP3751762B2 (ja) * 1998-12-08 2006-03-01 株式会社東芝 半導体装置の製造方法および原板

Also Published As

Publication number Publication date
EP1191399B1 (en) 2005-11-30
DE60115355T2 (de) 2006-08-24
DE60115355D1 (de) 2006-01-05
KR20020023640A (ko) 2002-03-29
EP1191399A3 (en) 2004-01-07
US6638665B2 (en) 2003-10-28
CN1347012A (zh) 2002-05-01
US20020037459A1 (en) 2002-03-28
EP1191399A2 (en) 2002-03-27
JP2002099075A (ja) 2002-04-05
CN1214285C (zh) 2005-08-10
JP4416931B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
TWI222667B (en) Method for evaluation of reticle image using aerial image simulator
TWI226656B (en) Energy beam exposure method and exposure apparatus
TWI295479B (en) A novel wafer repair method using direct-writing
JPH10303125A (ja) パターン形成方法
JP2004280121A (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置
TW201923492A (zh) 於基板上製造結構的方法
TW200401163A (en) Forming method of exposure mask pattern, exposure mask pattern and manufacturing method of semiconductor device
TW201109846A (en) Using electric-field directed post-exposure bake for double patterning (D-P)
TW200900880A (en) Method for manufacturing semiconductor devices, and method for forming a pattern onto an exposure mask
TWI398906B (zh) 用於半導體裝置之資料產生方法、及電子束曝光系統
WO2004104699A1 (ja) パターン寸法補正
TW497009B (en) Method of and apparatus for designing EB mask
JP4568341B2 (ja) シミュレーションモデル作成方法、マスクデータ作成方法、及び半導体装置の製造方法
TW200832090A (en) In-line overlay measurement using charged particle beam system
JP4860023B2 (ja) フォトマスク
JP3105580B2 (ja) 荷電粒子線描画用マスク作成方法及びマスク
WO2004070799A1 (ja) マスク処理装置、マスク処理方法、プログラム、およびマスク
JP2006235080A (ja) マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
US8751977B2 (en) Method for generating ultra-short-run-length dummy poly features
TW201013746A (en) Method for constructing OPC model
JP3595166B2 (ja) マスクパターン設計方法
TWI259330B (en) Stencil mask, production method thereof, exposure apparatus, exposure method and electronic device production method
TW562993B (en) Mask lithography data generation method
TW200839428A (en) Lithography method for forming a circuit pattern
US20030022112A1 (en) Structuring method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent