CN1213849A - 晶体管的制造方法 - Google Patents
晶体管的制造方法 Download PDFInfo
- Publication number
- CN1213849A CN1213849A CN98120824A CN98120824A CN1213849A CN 1213849 A CN1213849 A CN 1213849A CN 98120824 A CN98120824 A CN 98120824A CN 98120824 A CN98120824 A CN 98120824A CN 1213849 A CN1213849 A CN 1213849A
- Authority
- CN
- China
- Prior art keywords
- impurity element
- process according
- select
- mentioned
- fabrication process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 56
- 239000012535 impurity Substances 0.000 claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910052698 phosphorus Inorganic materials 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 40
- 239000000203 mixture Substances 0.000 claims description 35
- 150000004678 hydrides Chemical class 0.000 claims description 30
- 238000002347 injection Methods 0.000 claims description 30
- 239000007924 injection Substances 0.000 claims description 30
- 150000001875 compounds Chemical class 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 230000001133 acceleration Effects 0.000 claims description 6
- 238000002156 mixing Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims 13
- 230000000873 masking effect Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 69
- 239000007789 gas Substances 0.000 abstract description 48
- 238000002513 implantation Methods 0.000 abstract 3
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 230000008676 import Effects 0.000 description 25
- 239000010409 thin film Substances 0.000 description 25
- 239000010408 film Substances 0.000 description 24
- 239000001257 hydrogen Substances 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- 238000009826 distribution Methods 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 12
- 238000010790 dilution Methods 0.000 description 10
- 239000012895 dilution Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 150000002431 hydrogen Chemical class 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- -1 hydrogen compound Chemical class 0.000 description 1
- 229940074869 marquis Drugs 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- VBUNOIXRZNJNAD-UHFFFAOYSA-N ponazuril Chemical class CC1=CC(N2C(N(C)C(=O)NC2=O)=O)=CC=C1OC1=CC=C(S(=O)(=O)C(F)(F)F)C=C1 VBUNOIXRZNJNAD-UHFFFAOYSA-N 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
在具有LDD构造的半导体的制造方法中,在杂质注入时,把发生分子量等,甚至于向靶的注入深度不同的多种杂质离子的原料气体供给等离子空间,在将其离子化后,用电压加速掺入到靶的基板上边的半导体区域中。这时,若是顶栅型的晶体管的话,在半导体区域上的栅电极就作成起掩模作用的厚度。若是底栅型的晶体管的话,就使用掩模或抗蚀剂。并且,掺入的角度将根据需要确定适合的值。然后,根据需要,进行杂质的激活。在以上,只有一次杂质的注入,就制造出具有LDD构造的半导体。
Description
本发明涉及一种在液晶显示器等中，以作为开关器件形成于玻璃基板上的薄膜晶体管(Thin Film Trasistor:TFT)为代表的晶体管的制造方法，特别是涉及液晶显示器用的晶体管的制造方法。
液晶显示器，是一种薄型且消耗电力低容易显示的一种显示器，可适合于笔记本式电脑、便携式终端等中的图象显示，并已广泛地被利用着。而且，在上述这样的液晶显示器中，用薄膜晶体管驱动(switching：开关)各个象素(pixel)。
进而，近年来，随孔径比率的增加，就要使辉度提高和象素微细化(小型、精密化)，薄膜晶体管的大小也应达到微细化。但是，除简单地把现有的构造作成微细化(小型化和随之调整)之外，还存在发生电流切断、短沟道效应、热载流子等坏影响的危险。
因为，即使在TFT中，也与LSI一样采用了LDD(Lightly DopedDrain)构造。
因此，在以下，边参照示于图1的制造工序剖面图(示出了杂质注入的方式和随着注入而发生的半导体内的杂质分布方式的图)，边对具有现有LDD构造的TFT的制造方法进行说明。
首先，在玻璃基板1上的规定位置上，以10～100nm的膜厚，按照根据用途的排列图形，(有选择地)形成半导体层2。还有，作为该半导体层，最近已进行了使用多晶硅(poly-Si polycrystallinesilicon)的试验，以代替现有的非晶硅(a-Si:amorphous silicon)。在这样的情况下，一旦在玻璃基板上形成了a-Si层之后，就进行受激准分子激光器(eximer laser)的照射、再结晶(退火)而形成了poly-Si层。
此后，在已形成了半导体层2的玻璃基板1上，按照同样的图形以50～100nm的膜厚，形成例如由SiO2构成的栅绝缘层3，进而在栅绝缘层3上，以100～200nm的膜厚形成栅电极4。在这样的状态下以栅电极4为掩模，进行第1杂质(成为施主或受主)的离子5的注入。
具体地说，例如要使P(磷)成为1015～1018cm-3的浓度，就以氢稀释的5～20％PH3(按体积，PH35～20％)为原料气体，在50～80kV的加速电压下进行注入，形成低浓度的n-型区域7。将其示于图1的(a)中。(另外，在本图的(a)中，是将PH3 +作为离子5示出。)
另外，实际上，在栅电极4的上部也掺杂了磷，但因其不说自明，故没有特意画出来。
其次，在栅电极4的侧面上形成SiO2绝缘膜图形6。该绝缘膜图形，是在全面地形成了SiO2膜之后，采用对整个表面进行干式刻蚀的办法来形成，或采用对栅电极4的侧面进行阳极氧化的办法来形成。
而且，在这样的状态下，进行第2杂质离子5的注入。
具体地说，例如再次要使P(磷)成为1019～1021cm-3的浓度，就以氢稀释的5～20％PH3为原料气体，在50～80kV的加速电压下进行注入，形成高浓度的n+型区域8。
通过以上的工序，在半导体层2层上，形成了杂质浓度低的LDD区域7和比LDD区域杂质浓度还高的源.漏区域8。将其示于图1(b)中。(另外，在本图的(b)中，也是将PH3 +作为离子5示出。)
最后，为了激活上述两次工序中已注入的杂质，对于在LSI中使用的Si MOS晶体管等来说，在例如850℃～900℃下进行热处理。
但是，在用玻璃等为基板的薄膜晶体管的情况下，由于难以进行高温处理，因而通常进行约400～600℃的热处理或灯加热、激光退火等。
而且，采用进行这些热处理的办法，通过所注入的杂质与Si结合而被激活的同时，进行扩散，LDD区域7从栅电极4侧面的正下方扩散到栅电极中心一侧并成为展宽的区域。
可是，在形成具有上述的现有LDD构造薄膜晶体管之际，必然需要有两次杂质注入工序。因此，工序次数增加，而成为成本上升和成品率下降的原因。
虽然在图1中示出了磷，但在注入As等剧毒杂质的情况下，最好尽可能地减少工序数。
本发明就是鉴于上述问题而作出的发明，其主要目的在于提供用一次杂质注入工序完成的具有LDD构造的晶体管的制造方法。
为了达到上述目的，在本发明中，具有以下工序：在半导体区域上形成栅电极的工序；由于含有杂质元素，且分子量不同，而使变成为使产生注入深度(Projected range)不同的多种杂质离子的原料气体等离子化，并形成等离子空间的工序；以及至少以栅电极为掩模，使在等离子空间中形成的含有杂质元素的多种离子加速，同时进行掺杂，在半导体区域中形成源或漏区域的工序。
因此，只是使用产生注入深度不同的杂质离子的原料气体，就可以在一次离子掺杂工序中，形成LDD构造。
在另一个发明中，进而加速在等离子空间中形成的含有杂质元素的离子，从对半导体区域表面倾斜方向进行掺杂。
在另一个发明中，还把在栅电极侧面上形成的绝缘膜图形作为掩模，加速在等离子空间中形成的含有杂质元素的离子而对半导体区域进行掺杂。
还有，在又一个发明中，以绝缘膜图形和保护膜或除此之外，也以抗蚀剂作为掩模，加速在等离子空间中形成的含有杂质元素的离子而对半导体区域进行掺杂。
因此，不管是顶栅(top gate)还是底栅(bottom gate)，都能控制性好且可以更容易地形成低浓度的杂质区域(LDD区域)。
在本发明中，作为含有上述分子量等不同的杂质的原料气体，使用含有P和As等种类不同杂质的气体，和含有相同种类杂质元素，因分子量不同而所生成的离子注入深度或分布不同的原料气体。
并且，使用因离子的价电子数不同所生成的离子注入深度或分布不同的原料气体。
并且，使用因离子的价电子数不同所生成的离子注入深度或分布不同的等离子化的装置。
并且，通过使用导电性价电子数不同的杂质元素作为不同种类的杂质元素，不仅简单地形成源.漏区域，而且还可以同时进行用于晶体管阈值控制的杂质导入。
图1是现有技术的薄膜晶体管的制造工序剖面图。
图2是本发明的第1实施例中的薄膜晶体管的制造工序剖面图。
图3是离子掺杂装置的示意构成图。
图4示出了本发明的各实施例中导入到半导体层的杂质深度方向的浓度分布模拟结果图。
图5是本发明的第2施例中的薄膜晶体管的制造工序剖面图。
图6是本发明的第3施例中的薄膜晶体管的制造工序剖面图。
图7是本发明的第4施例中的薄膜晶体管的制造工序剖面图。
图8是本发明的第5实施例中的薄膜晶体管的制造工序剖面图。
图9是本发明的第6实施例中的薄膜晶体管的制造工序剖面图。
图10是本发明的第7实施例中的底栅型薄膜晶体管的制造工序剖面图。
图11是本发明的第8实施例的离子掺杂装置结构的示意图。
发明的实施例
下面，按照其实施例对本发明进行说明。
(第1实施例)
本实施例，就是将现有至少在2个工序中进行杂质注入的工艺改进为采用1次杂质注入来形成LDD构造的例子，而且是含有杂质元素，使分子量不同的多种原料气体等离子化，导入到半导体区域(半导体层)中，利用由于分子量(原子量、越小越容易注入)、保持的运动能量(越大越容易注入)、等决定的注入特性和注入深度差而引起的注入分布不同。而且，是同时导入P(磷)和As作为n型杂质，同时形成LDD区域和源.漏区域。
图2是本实施例的薄膜晶体管的制造工序剖面图。以下，边参照本图边对各工序进行说明。
首先，在由玻璃等的透光性物质构成的基板1上形成半导体层2。接着，进行用受激准分子激光器的退火等，形成膜厚约50nm的多晶硅层。
然后，在已形成了半导体层2的基板1上，形成例如由SiO2构成的膜厚50～100nm的栅绝缘层3。
进而，在栅绝缘层3上，形成膜厚100-200nm的栅电极4。
另外，这时的栅电极宽度(栅长：L)约为3～10μm。有关于这些，与图1所示的现有的情况完全同样。
在这样的状态下，以栅电极4为掩模进行杂质离子5的注入。
在本实施例中，虽然采用离子掺杂同时导入P和As的办法，但是具体地说，作为含有P的原料气体，使用氢稀释0.1～1％PH3，另一方面，作为含有As的原料气体，使用氢稀释5～20％AsH3，并规定各自原料的流量为0.5～10sccm(standard cubiccenti per minute：每分钟标准立方厘米)和50～200sccm，压力最大为10-3Torr而最好为10- 4Torr，加速电压为50～100kV。其情况示于图2(a)。
在本图2(a)的工序中，为了形成LDD区域，所注入的P的剂量要比为了形成源.漏区域而注入的As剂量小。
还有在这里，之所以选定氢化合物作为As或P的化合物，说明如下，就是考虑到：因为氢的原子量小，所掺杂的As或P所得到的动能该部分变大；
而且，对成为靶子半导体的结晶构造损害小；
一般地说沸点低的化合物较多，因此常温下化合物为气体，使用起来方便；
此外，用氢的退火效果或在热处理时不需要的氢可逸出去，或结晶体内的悬挂键的补偿或注入缺陷的补偿。
在这里还对进行离子掺杂的装置作出说明。
图3是其示意构成图。
在该图中，11是成为离子源的小室。
用流量控制装置(mass flow controller)12，把流量控制好的氢稀释的PH3和AsH3的混合气体作为原料气体供向该小室11内。另外，在配管中，之所以预先混合起来，是因为在宽阔的半导体基板上边排列着多个小的半导体，是为防止由于各个半导体而发生P和As的照射不均匀。
之所以用氢气稀释原料气体，是为了防止As或P的细粉附着于装置的放电小室等上，成为漏电等。还有之所以从上方供给原料气体，是由于适合于原料气体的更新。
这些原料气体，用高频电源13使之放电和激励，形成等离子空间14。其中，之所以在原料气体的等离子化中采用高频电源，是由于即使是大容积也可以得到均匀的离子分布。
然后，通过离子引出加速电极15，对存在于等离子空间14内的带电离子进行引出加速。
而且，用直径约70cm的离子束径，以照射法，注入到已形成于液晶显示器用的比较大的基体上的半导体中。
这时，作为照射到基板1上的离子，可以举出有：含As的离子、含P的离子和氢离子。
具体地说，作为含As离子以AsHx+(x=1、2、3)为主，作为含P离子以PHx+(x=1、2、3)为主，另外作为氢离子以H2 +和H3 +为主，还存在若干H+。
在这里，对这些离子具有的动能进行说明。
现在，假定电场为E、离子的分子量为m、离子电荷为q、离子受电场作用的力为F，因该力而对离子造成的加速度为g、在加速中离子移动的距离为l、离子的最终速度为v以及离子最终具有的动能为K。
这样以来，以下公式成立：
g·t2=2·l
v=g·t
F=m·g=q·E=q·v/l
K=m·v2/2=F·l=q·v
从以上的公式，故可知K=F·l成立。
也就是，实际上虽然多少有点不同，但是各离子若价电子数同为+1，则具有相同动能而与其构成元素及分子量无关。另外，若用作参考，则在本实施例中，l为15～30cm。
还有，在这样的分子状离子的情况下，与试料的原子进行碰撞而分解成各构成的原子。这时，各元素的(分子的)结合能与动能比较由于几乎可忽略不计，故各离子的粒子(已离子化的分子)的动能，对于各元素，就以[各元素的原子量/注入时的离子颗粒的分子量]之比来分配动能，变成为以该能量向试料内进行注入。
因此，用AsHx+、PHx+注入的As(原子序号75)和P(序号31)的分布，与分别以相同能量的As+和P+注入时的分布大致等同。
在这样以来，如用图3示出的离子掺杂装置，若简单地向形成等离子空间14的小室11内导入分子量不同的原料气体，则可容易地对分子量不同的杂质离子进行加速同时照射到基板1上。
采用以上的离子掺杂法，就可以得到如图2(b)所示的杂质分布剖面图。
要是详细地说，由于P比As的原子量小，故若以50～100kV相同的加速电压进行离子掺杂时，就把P导入到比As在半导体层2的更深的位置处。
并且，由于受到因与靶元素之间的碰撞而引起散射P的一方较大，故在掩模正下方要稍微内侧一点处也形成P的注入区域。
而且，结果如图2(b)所示，形成导入了P与As的第1杂质区域81和仅导入P的第2杂质区域71。
另外，实际上虽然给栅电极4的上半部打入了P和As，但这与本发明的宗旨没有直接关系，由于是不言而喻，故没有特意画出来。这一点也与其他实施例相同。
在图4中，示出了实际的P和As在半导体层2中的深度方向的浓度分布模拟结果(当然与实际没有大的不同)。在本图中，横轴是表示从形成于半导体层2上的栅绝缘层3的表面到半导体层2的深度方向的距离(埃)，而纵轴表示P和As的浓度。
从本图可以清楚，由于同时以相同的能量向半导体层2中导入P和As，所以分子量小的P，导入到半导体层2中比As要深。
另外，此后在基板的整个面上形成导电膜，且进行热处理，在漏区上也制作形成含有导电膜的电极等。
在进行该热处理的时侯，与使杂质激活的同时，多少会发生杂质的扩散，变成为象图2(c)所示的剖面那样(分布构造)。
在以上的热处理中，P从自栅电极4侧面的正下方起直向栅电极中心部分一侧扩散开去。
结果，可以形成作为高浓度n+层的源.漏区域82和作为作为低浓度n-层的LDD区域72。
倘若如上所述那样采用本实施例，则应形成n型杂质区域，而作为在半导体层2中导入的杂质，采用同时导入P和As的办法，利用其扩散系数之差和注入分布之差，在一次杂质导入工序中，就可以形成作为低浓度的n-层的LDD区域和作为高浓度n+层的源.漏区域。
而且，由于不是用狭窄离子束对宽阔的基板上进行扫描，所以一次完成掺杂。
进而，由于予先在细长的供给管内充分地混合两种原料气体之后，供向装置，所以可以几乎原封不动使用现存的装置。
(第2实施例)
以下，对本发明的薄膜晶体管的制造方法，以另一个实施例为基础进行说明。
本实施例，从对半导体层表面倾斜的方向导入杂质这一点与前面的实施例不同。因此，加速电压为70～150kV，比前面的实施例稍高。但是，基板和半导体的构造、形状、尺寸、气体的种类和流量等都是相同的。
以下，边参照示于图5的制造工序剖面图边对本实施例进行详细说明。
如用图5(a)的箭头示出的那样，从对基板1的表面倾斜的方向照射离子5。倾斜角度，相对于试料表面的垂直线成30度。
但是，就该角度本身而言，当然是根据被照射体的厚度、作为掩模的栅电极的宽度、高度(厚度)以及间隔等如何，例如按照高度与间隔之间的比率，来选择适当的最佳值。
进而，由于用栅电极的掩模图形，可得到变成离子照射阴影区域，故作成为使不与电源、气体源接触的基板连续地进行旋转，或每次一定的照射在90度、或180度等的范围内断续地进行旋转。
采用这样的离子掺杂法，可得到如图5(b)所示剖面的杂质分布。
若要详细说明，由于P比As的分子量小，故如上所述用与70～150kV同样的加速电压进行离子掺杂时，P将比As导入到半导体层2的位置更深。而且，其结果，如图5(b)所示，形成导入了P和As的第1杂质区域81和仅导入了P的第2杂质区域71。
然后，与前面的实施例同样，通过进行用于杂质激活的热处理，变成为与前面的实施例大致同样，如图5(c)所示的杂质分布。
在本实施例中，由于从倾斜方向倾斜地照射离子，故可使轻的P原子导入到栅电极侧面正下方更靠近栅电极中心部分一侧。
因此，与前面的实施例不同，即使不用热处理极力地使杂质扩散，也呈作为LDD构造，具有足够功能状态。
而且这一处理，例如按基板材料的情况在500℃以上的热处理困难的场合下也很合适。
(第3实施例)
以下，按照另一个实施例说明本发明的薄膜晶体管的制造方法。
本实施例，在把杂质导入半导体层之际，在栅电极的侧面上形成绝缘膜图形这一点与前面的第1实施例不同。因而，除栅电极的侧面上有绝缘膜图形外，基板和半导体的构造、形状、尺寸、气体的种类和流量以及加速电压等都是相同的。
于是，在下面，边参照示于图6的制造工序剖面图，边对本实施例以不同的部分为中心详加说明。
首先，在栅电极4的侧面形成绝缘膜图形6。这样，在例如全面地形成了SiO2膜之后，在若干蚀刻法有点不满意的条件之下采用进行干式刻蚀的办法来形成。而且，如图6(a)所示，在该状态下以栅电极4和绝缘膜图形6为掩模，进行杂质离子5的注入。
其结果，可得到如图6(b)所示的杂质分布(剖面)。
详细点说明的话，由于在栅电极4的周围侧面上形成绝缘膜图形6，所以该绝缘膜图形变成了掩模，可以防止把As导入到半导体层2中，而只有选择地把P导入到半导体层2中。
就结果上来说，如图6(b)所示，形成已导入P和As的第1杂质区域81和仅导入P的第2杂质区域71。
然后，在进行杂质激活用的热处理、灯加热、激光器退火等的处理时，稍许发生杂质的扩散。
其结果，如图6(c)所示，P扩散到栅电极4侧面正下方更靠近栅电极中心部分一侧，形成作为高浓度的n+层的源.漏区域82和作为低浓度的n-层的LDD区域72。
如上述的那样，倘采用本实施例，由于与前面的第1实施例不同，在栅电极4的侧面上形成绝缘膜图形6用作掩模，故可以容易地在进行图5(c)中的热处理之前的阶段，就已经在比已导入了P和As的第1杂质区域更靠近栅电极中心一侧形成只导入了P的第2杂质区域。
因此，本实施例，可以比第1实施例容易且控制性更好地形成LDD区域，在想尽可能避免因基板材料的关系进行高温热处理的薄膜晶体管的制造中，可以说是更理想的。
另外，在本实施例中，如图6所示，绝缘膜图形6的最上部虽然比栅电极4的最上部要做低些，这是由于，一边要防止将杂质导入到栅电极4下边的沟道区域中，一边要可靠地把P导入到绝缘膜图形6的下边。
另外，还根据条件，也可把绝缘膜图形6的最上部与栅电极的最上部做成大致相等，在这样的情况下，可以采用以往的绝缘膜图形形成工艺。
(第4实施例)
以下，根据另一个实施例说明本发明的薄膜晶体管的制造方法。
本实施例是合并前面的第2实施例和第3实施例的实施例。
因此，在将杂质导入半导体层的时候，在栅电极的侧面上形成了绝缘膜图形和从倾斜方向将杂质导入半导体层这两点与前面的第1实施例不同。因而，除栅电极侧面的绝缘膜图形与栅电极相同外，基板和半导体的构造、形状、尺寸都与前面的第3实施例相同。并且，气体的种类和流量是跟前面的3个实施例相同的。
进而，加速电压和离子照射角度也跟前面的第2实施例相同。
以下，边参照示于图7的制造工序剖面图对本实施例详加说明。
首先，用与前面的第3实施例相同的装置，在栅电极4的侧面上形成绝缘膜图形6。而且，在这样的状态下，以栅电极4和绝缘膜图形6为掩模，进行杂质离子5的注入。将其状态示于(图6(a))中。
进而本实施例，由于从倾斜方向进行离子照射，故又使基板连续进行旋转的办法也与前面的第2实施例相同。
由以上，可以得到如图7(b)所示剖面的杂质分布。
由以上，在本实施例中，变成了可更进一步发挥第2、第3实施例中说明过的效果。
(第5实施例)
以下，还根据另一个实施例说明本发明的薄膜晶体管的制造方法。
本实施例，通过离子掺杂把P、As等n型杂质导入到半导体层的时候，同时也导入B(硼)作为p型的杂质这一点跟前面的第1～第4实施例大不相同。
以下，边参照示于图8的制造工序剖面图边对本实施例详加说明。
图8是本实施例的薄膜晶体管的制造工序剖面图。
以下，对个工序进行说明。
首先，在玻璃等的基板1上形成半导体层2。然后，形成由SiO2构成的栅绝缘层3，再在栅绝缘层3上形成比前面各实施例稍稍薄一些，即膜厚约100nm的栅电极4。
而且，在这样的状态下，以栅电极4为掩模导入杂质。将它示于图8(a)。
在本实施例中，除P和As的n型杂质外，进而还同时导入B的p型杂质。
为此，作为含有P的原料气体使用氢稀释的0.1～1％PH3，另一方面作为含有As的原料气体使用氢稀释的5～20％AsH3，又作为含有B的原料气体使用氢稀释的0.1～1％B2H6，各自的原料的浓度流量为0.5～10sccm、50～200sccm和0.5～10sccm，且在这些条件下用加速电压70～150kV进行掺杂。另外，压力等与前面的实施例相同。
这时，在示于图8(a)的工序中，与前面的各实施例同样，用于形成LDD区域所注入的P剂量，要比用于形成源.漏区域所注入的As剂量要少。
通过以上的离子掺杂，得到如图8(b)剖面所示的杂质分布。
至于P和As，因与前面的各实施例相同故说明从略。
以下，对B进行说明。
B由于有比P注入力更大，故此后穿越成为LDD区域72和源.漏区域82的部分(合计厚度为100～150nm)而达到基板。因此，在该区域中不存在B。但是，照射到厚度100nm的栅电极4下边(沟道区域)的B，由于该栅电极成了障碍物，故未穿通到基板上，而在沟道区域中形成B的掺杂层91。
然后，进行为使杂质激活的热处时，稍稍发生杂质扩散，因此如图8(c)所示，P易于扩散到比栅电极4侧面正下方更靠近栅电极的中心部分一侧，作为其结果，形成作为低浓度的n-层的LDD区域72和作为高浓度的n+层的源.漏区域82。
如以上可说明的那样，倘采用本实施例，则不仅象上述的各实施例的那样，单纯地同时导入P和As形成作为低浓度的n-层的LDD区域和作为高浓度的n+层的源.漏区域，而且向栅电极4的下边的沟道区域中有选择地导入作为轻元素的p型杂质B。而且，由于该B层92的存在还可以控制薄膜晶体管的阈值电压(threshold voltage)。
另外，本实施例，不仅导入P和As，而且对于导入B，虽然是与第1实施例对应的，但不言而喻还可以作成与第2～第4实施例对应的结构。
并且，作为含有B的气体，不仅B2H6，而用BF3等其它气体当然也行。
(第6实施例)
以下，对本发明的薄膜晶体管的制造方法，进而根据又一个实施例进行说明。
本实施例，不仅导入与P和As这样的不同的杂质，而且又用与As相同的元素，通过一次掺杂法形成具有LDD构造的薄膜晶体管这一点与前面的各实施例不同。
以下，边参照示于图9的制造工序剖面图边详细说明本实施例。
首先，与第1实施例同样地在玻璃等的基板1上边形成半导体层2。此后，形成栅绝缘层3，再形成栅电极4。
而且，在这样的状态下，以栅电极4为掩模，进行杂质离子5的注入。将其状态示于图9(a)上。
其次，使用含有同样As元素的具有不同分子量的多种气体可以混合的原料气体，来进行离子掺杂。
具体地说，作为含有As的氢化物的第1原料气体使用氢稀释的0.5～1％AsH3，和作为含有As的卤化物的第2原料气体使用AsCl3，规定各原料的流量为0.5～10sccm和10～100sccm，且在加速电压70～150kV下进行掺杂。
这时，跟上述的各实施例相同，为了形成LDD区域所注入的第1原料气体量，比为了形成源.漏区域所注入的第2原料气体的量要少。
借助于这样的离子掺杂法，可以得到如图9(b)所示剖面的杂质分布。
详细点说明的话，含于第1原料气体中的As的氢化物，比含于第2原料气体中的As的卤化物分子量要轻(小)，被As分得的动能大。
因此，若同样在70～150kV的加速电压下进行离子掺杂，则含于As的氢化物中的As要比含于As的氯化物中的As导入到半导体层2的位置更深。
而且，结果是如图9(b)所示，形成以低浓度导入As的第1杂质区域71和以高浓度导入As的第2杂质区域81。
然后，要是为激活而进行热处理的话，就稍稍发生杂质扩散，如图9(c)所示，As从栅电极4侧面的正下方向栅电极的中心部分侧扩散，结果，形成LDD区域72和源.漏区域82。
如上已说明过的那样，倘采用本实施例，则作为为了形成n型杂质区域而导入半导体层2中的杂质，使用同样含有As而分子量不同的原料气体，通过离子掺杂法，导入半导体层2中。
而且，因此，可以用一次杂质导入工序，形成作为低浓度的n-层的LDD区域和作为高浓度的n+层的源.漏区域。
以上，本实施例，以与前面的第1实施例对应的结构进行了说明，但当然也可以按第2～第4实施例的结构实施。
另外，在以上的实施例中，作为虽然同样含有As但分子量不同的原料气体，使用了As的氢化物和氯化物，但不必一定要使用氢化物和氯化物，不用As而用P当然也行。
此外，在上述的例子中，虽然记述了有关得到n型层，但是就得到p型层的情况来说，例如在以B为杂质元素的情况下，也可以用B2H6和BF3这样的组合。
(第7实施例)
以下，根据又一个实施例说明本发明的薄膜晶体管的制造方法。
如图10所示，本实施例是抑制底栅型的晶体管，而与到此为止的实施例不同。
在本图10(a)中，1是玻璃基板。41是由形成于玻璃基板上边的Cr、Al等构成的厚度约50～200nm的栅电极。31是由SiO2构成的厚度约50～400nm的栅绝缘层。51是由通过激光退火、500～600℃的热处理等使之结晶了的Si构成的厚度约20～100nm的半导体膜。61是由SiO2构成的厚度约100～400nm的保护膜。
以保护膜为掩模，加速电压为10～100kV，其它按与第1实施例同样的条件，把As和P注入到该半导体中。
其结果，如图10(b)所示，注入As和P形成了杂质是高浓度的n+层的源.漏区域482和仅注入P而杂质是低浓度的n-层的LDD区域472。
另外，本实施例虽然是与顶栅型晶体管的第1实施例对应的，但是当然也可以作成与其它实施例对应的实施结构。
(第8实施例)
以下，根据再一个实施例说明本发明的薄膜晶体管的制造方法。
本实施例，如图11所示，作为使原料气体等离子化的装置，除高频电源13外，还具有微波(VHF)放电部20、电子枪21，这一点与前面的各实施例大不相同。
并且，小室11在上下方向伸长，具有积极地混合原料气体的混合器22、各原料气体用阀门23、使基板旋转的电机24以及使之倾斜的装配架25等方面也不同。
小室11仅在上下是长的，等离子空间在上下边有距离，因此使用上部的高频电源使其+1价带电的离子的一部分不等于用下部电子枪等使其+2价带电的部分。即，也可以利用因电荷数不同而引起的注入深度的不同。
进而，借助于微波放电部分20和电子枪21使用单一的氢化原料气体，例如PH3，同时制造1价和2价的荷电粒子，象PH3 +和PH3 ++之类，因而也可以作成为对同一杂质元素，(除稀释用的氢气有区别)只使用一种原料气体，而具有不同的注入深度。
并且，作为原料气体，还可以使用AsH3和As2H4、B2H6和B2H10及B5H9或者PH3和P2H4等同一杂质的多种氢化物。在这样的情况下，例如在使用了PH3和P2H4的情况下，若离子带电数都为1，则PH3的P和P2H4的P比较，变为具有大致加倍的能量。
因而，由于对同一杂质元素可有多种的注入深度，所以不使用象氯和氟那样的质量大的元素化合物的气体也可以解决，而且与第6实施例比较，给半导体掺杂时的坏影响也少。
甚至于变得可以更灵活地使用和发挥功能。
进而，在开闭阀门，在掺入注入深度不同的多个杂质离子的前后，也不能仅仅投入单独的杂质离子。
从这个方面来说，也变得可以更灵活地使用和发挥功能。
以上，虽然已根据多个实施例说明了本发明，但是本发明当然不限于这些实施例。也就是，还可以作成例如以下的方式。
(1)不仅薄膜晶体管，适用于LSI。
(2)作为稀释气体，不仅氢气，也可使用氦气。
(3)作为半导体层，不仅多晶硅，也可使用非晶硅等其它物质。
(4)加速距离和加速电压是可变的。
(5)一个一个使杂质离子照射到小的多个排列的基板上。
(6)装置是小基板用装置，因而等离子室直径也小。
(7)倾斜注入时，可作成使离子源相对于基板旋转。
(8)也可合并使用单独的离子注入。
(9)按制造等的情况预先决定用作掩模的栅电极和保护膜的厚度，根据厚度决定注入杂质的种类、离子加速电压等等，乍看结构不同实质结构相同。
Claims (39)
1．一种在由基板上的半导体层、该半导体层的上部形成的栅绝缘层以及在该栅绝缘层上形成的栅电极构成的半导体区域上通过，采用离子化、用电压进行加速且进行掺入注入深度不同的杂质元素来制造晶体管的方法，其特征是具有：
在栅绝缘层上边，形成由掺入的杂质元素的注入深度决定的厚度的栅电极且兼作掺杂时的掩模的栅电极形成步骤；
混合至少一种杂质元素的多种化合物作为原料气体的混合步骤；
将原料气体供给离子化室的供给步骤；
使原料气体离子化的离子化步骤；以及
将规定动能赋予已离子化的原料气体使其掺入到基板上的半导体区域中形成源或漏区域的掺杂步骤。
2．根据权利要求1所述的晶体管制造方法，其特征是：
上述栅电极形成步骤具有在栅电极的侧面上形成在掺杂时与栅电极合并起掩模作用的绝缘膜的形成附加掩模小步骤。
3．根据权利要求2所述的晶体管制造方法，其特征是：
在上述掺杂步骤之前，具有基板与在上述掺杂步骤中掺入的已离子化的原料气体的飞来方向作成为，予先具有由掩膜的高度、宽度、间隔等决定倾斜的倾斜赋予步骤，及
合并于上述掺杂步骤中，具有使对飞来的已离子化的原料气体象不发生栅电极阴影部分那样使基板和离子源相对地旋转的旋转赋予步骤。
4．根据权利要求3所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选定Ⅲ族或Ⅳ族的至少一种元素的化合物作为杂质元素的掺杂元素选定步骤。
5．根据权利要求4所述的晶体管制造方法，其特征是：
上述掺杂元素选定步骤是选择P和As作为杂质元素的P、As选择步骤。
6．根据权利要求5所述的晶体管制造方法，其特征是：
上述P、As选择步骤具有选择氢化物作为在混合步骤中混合的P、As的化合物的氢化物选择小步骤。
7．根据权利要求3所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选择导电性价电子数不同的杂质元素作为杂质元素的导电不同选择步骤。
8．根据权利要求7所述的晶体管制造方法，其特征是：
上述导电不同选择步骤是选择P、As和B的P、As、B选择步骤。
9．根据权利要求8所述的晶体管制造方法，其特征是：
上述P、As、B选择步骤具有选择氢化物作为在混合步骤中混合的P、As、B的化合物的氢化物选择小步骤。
10．根据权利要求3所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选定有同一杂质而分子式不同的多种化合物作为杂质元素的同一掺杂元素选择步骤。
11．根据权利要求10所述的晶体管制造方法，其特征是：
上述同一掺杂元素选择步骤具有选择杂质元素的氢化物作为至少一种化合物的氢化物选择小步骤。
12．根据权利要求2所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选定Ⅲ族或Ⅳ族的至少一种元素的化合物作为杂质元素的掺杂元素选定步骤。
13．根据权利要求12所述的晶体管制造方法，其特征是：
上述掺杂步骤的元素选定步骤是选择P和As作为杂质元素的P、As选择步骤。
14．根据权利要求13所述的晶体管制造方法，其特征是：
上述P、As选择步骤具有选择氢化物作为在混合步骤中混合的P、As的化合物的氢化物选择小步骤。
15．根据权利要求2所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选择导电性价电子数不同的杂质元素作为杂质元素的导电不同选择步骤。
16．根据权利要求15所述的晶体管制造方法，其特征是：
上述导电不同选择步骤是选择P、As和B的P、As、B选择步骤。
17．根据权利要求16所述的晶体管制造方法，其特征是：
上述P、As、B选择步骤具有选择氢化物作为在混合步骤中混合的P、As、B的化合物的氢化物选择小步骤。
18．根据权利要求2所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选定有同一杂质而分子式不同的多种化合物作为杂质元素的同一掺杂元素选择步骤。
19．根据权利要求18所述的晶体管制造方法，其特征是：
上述同一掺杂元素选择步骤具有选择杂质元素的氢化物作为至少一种化合物的氢化物选择小步骤。
20．根据权利要求1所述的晶体管制造方法，其特征是：
在上述掺杂步骤之前，具有基板与在上述掺杂步骤中掺入已离子化的原料气体的飞来方向作成为，予先具有由掩膜高度、宽度、间隔等决定倾斜的倾斜赋予步骤，及
合并于上述掺杂步骤中，具有使对飞来的已离子化的原料气体象不发生栅电极阴影部分那样使基板和离子源相对地旋转的旋转赋予步骤。
21．根据权利要求20所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选定Ⅲ族或Ⅳ族的至少一种元素的化合物作为杂质元素的掺杂元素选定步骤。
22．根据权利要求21所述的晶体管制造方法，其特征是：
上述掺杂步骤的元素选定步骤是选择P和As作为杂质元素的P、As选择步骤。
23．根据权利要求22所述的晶体管制造方法，其特征是：
上述P、As选择步骤具有选择氢化物作为在混合步骤中混合的P、As的化合物的氢化物选择小步骤。
24．根据权利要求20所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选择导电性价电子数不同的杂质元素作为杂质元素的导电不同选择步骤。
25．根据权利要求24所述的晶体管制造方法，其特征是：
上述导电不同选择步骤是选择P、As和B的P、As、B选择步骤。
26．根据权利要求25所述的晶体管制造方法，其特征是：
上述P、As、B选择步骤具有选择氢化物作为在混合步骤中混合的P、As、B的化合物的氢化物选择小步骤。
27．根据权利要求20所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选定有同一杂质而分子式不同的多种化合物作为杂质元素的同一掺杂元素选择步骤。
28．根据权利要求27所述的晶体管制造方法，其特征是：
上述同一掺杂元素选择步骤具有选择杂质元素的氢化物作为至少一种化合物的氢化物选择小步骤。
29．根据权利要求1所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选定Ⅲ族或Ⅳ族的至少一种元素的化合物作为杂质元素的掺杂元素选定步骤。
30．根据权利要求29所述的晶体管制造方法，其特征是：
上述掺杂步骤的元素选定步骤是选择P和As作为杂质元素的P、As选择步骤。
31．根据权利要求30所述的晶体管制造方法，其特征是：
上述P、As选择步骤具有选择氢化物作为在混合步骤中混合的P、As的化合物的氢化物选择小步骤。
32．根据权利要求1所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选择导电性价电子数不同的杂质元素作为杂质元素的导电不同选择步骤。
33．根据权利要求32所述的晶体管制造方法，其特征是：
上述导电不同选择步骤是选择P、As和B的P、As、B选择步骤。
34．根据权利要求33所述的晶体管制造方法，其特征是：
上述P、As、B选择步骤具有选择氢化物作为在混合步骤中混合的P、As、B的化合物的氢化物选择小步骤。
35．根据权利要求1所述的晶体管制造方法，其特征是：
在上述混合步骤之前，具有选定有同一杂质而分子式不同的多种化合物作为杂质元素的同一掺杂元素选择步骤。
36．根据权利要求35所述的晶体管制造方法，其特征是：
上述同一掺杂元素选择步骤具有选择杂质元素的氢化物作为至少一种化合物的氢化物选择小步骤。
37．一种在由基板上的半导体层该半导体层的上部形成的栅绝缘层以及在该栅绝缘层上边形成的栅电极构成的半导体区域上通过，采用离子化、用电压进行加速且进行掺入注入深度不同的至少一种杂质元素的办法制造晶体管的方法，其特征是具有：
在由掺入的杂质元素的注入深度决定的厚度上形成栅电极，而在掺杂时至少应兼作掩模的一部分的栅电极形成步骤；
将含有至少一种杂质元素的至少一种化合物的气体作为原料气体供给离子化室的供给步骤；
使所供给的原料气体离子化，以便变成为具有多种规定的注入深度的杂质元素的离子化步骤；以及
使规定动能赋予已离子化的原料气体使其掺入到基板上的半导体区域中形成源和漏区域的掺杂步骤。
38．一种在由基板上的栅电极、在该栅电极和基板的上部形成的栅绝缘层以及在该栅绝缘层上形成的半导体层构成的半导体区域上，采用离子化、用电压进行加速且进行掺入注入深度不同的杂质元素的办法制造晶体管的方法，其特征是具有：
在栅电极上方的半导体层的上部，形成由掺入的杂质元素的注入深度决定的厚度的掩模的掩模形成步骤；
混合至少一种杂质元素的多种化合物作为原料气体的混合步骤；
将原料气体供给离子化室的供给步骤；
使原料气体离子化的离子化步骤；以及
将规定动能赋予已离子化的原料气体使其掺入到基板上的半导体区域中形成源和漏区域的掺杂步骤。
39．一种在由基板上的栅电极、在该栅电极和基板的上部形成的栅绝缘层以及在该栅绝缘层上边形成的半导体层构成的半导体区域上，采用离子化、周电压加速且进行掺入注入深度不同的至少一种杂质元素的办法制造晶体管的方法，其特征是具有：
在栅电极的上方的半导体层的上部，形成由掺入的杂质元素的注入深度决定厚度的掩模的掩模形成步骤；
将含有至少一种杂质元素的至少一种化合物的气体作为原料气体供给离子化室的供给步骤；
使所供给的原料气体离子化，以便变成为具有多种规定的注入深度的杂质元素的离子化步骤；以及
将规定动能赋予已离子化的原料气体，使其掺入到基板上的半导体区域中形成源和漏区域的掺杂步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26956597 | 1997-10-02 | ||
| JP269565/97 | 1997-10-02 | ||
| JP269565/1997 | 1997-10-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1213849A true CN1213849A (zh) | 1999-04-14 |
| CN1146971C CN1146971C (zh) | 2004-04-21 |
Family
ID=17474144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB98120824XA Expired - Fee Related CN1146971C (zh) | 1997-10-02 | 1998-09-30 | 晶体管的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6127211A (zh) |
| KR (1) | KR19990036730A (zh) |
| CN (1) | CN1146971C (zh) |
| TW (1) | TW387101B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7491591B2 (en) | 2004-02-12 | 2009-02-17 | Samsung Sdi Co., Ltd. | Thin film transistor having LDD structure |
| CN102365728A (zh) * | 2009-03-27 | 2012-02-29 | 国家半导体公司 | 组态及制造其中以不同掺杂物定义场效应晶体管的源极和漏极延伸区的半导体结构 |
| CN104143533A (zh) * | 2014-08-07 | 2014-11-12 | 深圳市华星光电技术有限公司 | 高解析度amoled背板制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990048016A (ko) * | 1997-12-08 | 1999-07-05 | 구자홍 | 박막트랜지스터 제조방법 |
| CN1375113A (zh) * | 1999-09-16 | 2002-10-16 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法 |
| KR100609557B1 (ko) * | 2000-06-30 | 2006-08-04 | 주식회사 하이닉스반도체 | 트랜지스터의 제조방법 |
| TWI257175B (en) * | 2004-11-25 | 2006-06-21 | Chunghwa Picture Tubes Ltd | Production of lightly doped drain of low-temperature poly-silicon thin film transistor |
| CN101593695B (zh) * | 2008-05-30 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 功率场效应管晶片弯曲的解决方法 |
| US8564063B2 (en) | 2010-12-07 | 2013-10-22 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115525A (en) * | 1980-02-18 | 1981-09-10 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS61237421A (ja) * | 1985-04-15 | 1986-10-22 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02276274A (ja) * | 1989-04-18 | 1990-11-13 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH05267338A (ja) * | 1992-03-19 | 1993-10-15 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
| JPH0888365A (ja) * | 1994-09-16 | 1996-04-02 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| KR0167301B1 (ko) * | 1995-12-29 | 1999-02-01 | 문정환 | 모스전계효과트랜지스터 제조방법 |
| JPH09218427A (ja) * | 1996-02-14 | 1997-08-19 | Advanced Display:Kk | 薄膜トランジスタの製法 |
-
1998
- 1998-09-29 US US09/162,450 patent/US6127211A/en not_active Expired - Lifetime
- 1998-09-30 CN CNB98120824XA patent/CN1146971C/zh not_active Expired - Fee Related
- 1998-09-30 KR KR1019980040966A patent/KR19990036730A/ko not_active Application Discontinuation
- 1998-10-01 TW TW087116362A patent/TW387101B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7491591B2 (en) | 2004-02-12 | 2009-02-17 | Samsung Sdi Co., Ltd. | Thin film transistor having LDD structure |
| CN1655366B (zh) * | 2004-02-12 | 2012-05-23 | 三星移动显示器株式会社 | 具有轻掺杂漏极结构的薄膜晶体管 |
| CN102365728A (zh) * | 2009-03-27 | 2012-02-29 | 国家半导体公司 | 组态及制造其中以不同掺杂物定义场效应晶体管的源极和漏极延伸区的半导体结构 |
| CN104143533A (zh) * | 2014-08-07 | 2014-11-12 | 深圳市华星光电技术有限公司 | 高解析度amoled背板制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6127211A (en) | 2000-10-03 |
| TW387101B (en) | 2000-04-11 |
| CN1146971C (zh) | 2004-04-21 |
| KR19990036730A (ko) | 1999-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1146955C (zh) | 半导体器件的制造方法 | |
| CN1129955C (zh) | 半导体器件的制造方法 | |
| CN1134068C (zh) | 半导体器件及其制造方法 | |
| CN1244891C (zh) | 有源矩阵显示器 | |
| CN1293647C (zh) | 半导体器件及其制造方法 | |
| CN1291500C (zh) | 半导体器件及其制备方法 | |
| CN1269196C (zh) | 薄膜半导体器件的制造方法 | |
| CN1307730A (zh) | 薄膜晶体管及其制造方法 | |
| CN1220270C (zh) | 半导体器件及其制造方法 | |
| CN1169191C (zh) | 注入氢负离子的方法及注入设备 | |
| CN1457508A (zh) | 绝缘膜的形成方法和半导体装置的制造方法 | |
| CN1485891A (zh) | 半导体存储器件及其制造方法 | |
| CN1156897A (zh) | 制造半导体器件的方法和设备 | |
| CN1097300C (zh) | 制造半导体器件的方法、显示装置、电子设备 | |
| CN1395289A (zh) | 半导体器件的制造方法和电子设备的制造方法 | |
| CN1599961A (zh) | 半导体装置及其制造方法 | |
| CN1106685C (zh) | 杂质的导入方法及其装置和半导体器件的制造方法 | |
| CN1909249A (zh) | 具有薄膜晶体管的半导体器件及其制造方法 | |
| CN1388591A (zh) | 薄膜晶体管及其制造方法 | |
| CN1146971C (zh) | 晶体管的制造方法 | |
| CN1969365A (zh) | 电荷中和装置 | |
| CN1196200C (zh) | 半导体装置的制造方法 | |
| CN101053066A (zh) | 等离子体处理方法和等离子体处理设备 | |
| CN1237620C (zh) | 半导体装置和半导体装置的制造方法 | |
| CN1929151A (zh) | 薄膜晶体管、半导体器件、显示器、结晶方法和薄膜晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |