CN1213160A - 在半导体器件中形成不会短路的小型接触孔的工艺 - Google Patents

在半导体器件中形成不会短路的小型接触孔的工艺 Download PDF

Info

Publication number
CN1213160A
CN1213160A CN98120064A CN98120064A CN1213160A CN 1213160 A CN1213160 A CN 1213160A CN 98120064 A CN98120064 A CN 98120064A CN 98120064 A CN98120064 A CN 98120064A CN 1213160 A CN1213160 A CN 1213160A
Authority
CN
China
Prior art keywords
insulating barrier
contact hole
technology
interlayer insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98120064A
Other languages
English (en)
Inventor
川口真辉
藤井威男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1213160A publication Critical patent/CN1213160A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

为了在由设计规则中限定的最小长度隔开的位线(23)之间的层间绝缘结构(22/24)内形成节点接触孔(27),首先初始节点接触孔(25)以长度大于最小长度的方式在位线之间的层间绝缘结构内形成,绝缘侧壁间隔层(26)形成在限定初始节点接触孔的内表面上,以便形成长度小于最小长度的节点接触孔,由此形成相当窄的节点接触孔,并且位线和存储节点电极(28)之间不会短路。

Description

在半导体器件中形成不会短路的小型接触孔的工艺
本发明涉及半导体器件的制造工艺，特别是在半导体器件中形成小型接触孔的工艺。
半导体器件制造商现已增加了制备在单个半导体芯片上集成电路的电路元件数。缩小电路元件的比例以增加集成密度，相应地接触孔要小型化。
图1示出了形成在现有技术的半导体集成电路器件中接触孔的一个典型例子。杂质区1a、1b和1c形成在硅衬底2内，杂质区1a由两个场效应晶体管共享。两个场效应晶体管相互分离，并且有形成在栅氧化层3b/4b上的各自的栅电极3a/3b。两个场效应晶体管和杂质区1a/1b/1c由层间绝缘层5覆盖。
当现有技术的半导体集成电路器件需要用于杂质区1的接触孔时，接触孔按下面的步骤形成在层间绝缘层5内。将光刻胶溶液涂在层间绝缘层5的上表面并进行烘焙，以形成层间绝缘层5上的光刻胶层。对准器(未显示)将接触图形图象由光掩模(未显示)转移到光刻胶层形成光刻胶层中的潜影，潜影在显影液中显影。然后，除去部分光刻胶层，在层间绝缘层5上形成光刻胶腐蚀掩模6。光刻胶腐蚀掩模6将部分层间绝缘层5暴露于腐蚀剂，并局部地除去层间绝缘层5。制造商在硅衬底2的主表面上停止腐蚀，在层间绝缘层5内形成接触孔5a。最后，剥离掉光刻胶腐蚀掩模6。
虽然未在图1中示出，接触孔5a填有一块导电材料，通过导电材料块层间绝缘层5上的布线条电连接到杂质区1a。电信号通过导电材料块由布线条传送到杂质区1a，栅电极3a/3b上的控制信号控制着信号由杂质区1a传递到杂质区1b/1c。有必要将栅电极3a/3b与导电材料块完全隔离。如果接触孔5a由目标区域向右或向左移动，那么栅电极3b/3a会进入到接触孔5a内，并与导电材料块短路。如前所述，对准器机械地将光掩模与光刻胶层上的目标区域对准，偏移是不可避免的。由于这个原因，接触孔5a需要适当的裕度。
图2示出了现有技术半导体集成电路器件的另一个例子。杂质区11a/11b/11c以一定间隔形成在硅衬底12内，栅电极13a/14a形成在栅氧化层13b/14b上杂质区11a/11b/11c之间的区域上。杂质区11a/11b/11c、栅氧化层13b/14b和栅电极13a/14a组合在一起形成场效应晶体管。
场效应晶体管由下层间绝缘层15a覆盖，布线条16a/16b形成在下层间绝缘层15a上。布线条16a/16b由上层间绝缘层覆盖。
接触孔15c以下面的方式形成在上/下层间绝缘层15a/15b内。将光刻胶溶液涂在上层间绝缘层15b的上表面并进行烘焙，以形成层间绝缘层15b上的光刻胶层。对准器(未显示)将接触图形图象由光掩模(未显示)转移到光刻胶层形成光刻胶层中的潜影，潜影在显影液中显影。然后，除去部分光刻胶层，在层间绝缘层15b上形成光刻胶腐蚀掩模17。光刻胶腐蚀掩模17将部分层间绝缘层15a/15b暴露于腐蚀剂，局部地除去层间绝缘层15a/15b。制造商在硅衬底12的主表面上停止腐蚀，在层间绝缘层15a/15b内形成接触孔15c。最后，剥离掉光刻胶腐蚀掩模17。
虽然未在图2中示出，接触孔15c填有导电材料块，上布线条形成在上层间绝缘层15b上。通过导电材料块上布线条电连接到杂质区11a。电信号通过导电材料块由上布线条传送到杂质区11a，栅电极14a/14b上的控制信号控制着信号由杂质区11a传递到杂质区11b/11c。布线条16a/16b传送其它电信号，制造商需要将布线条16a/16b与导电材料块隔离。因此，有必要不仅栅电极3a/3b而且布线条16a/16b与导电材料完全隔离。如果接触孔15c由目标区域向右或向左移动，那么布线条16a/16b首先进入到接触孔15c内，由于接触孔15c由上层间绝缘层15b的上表面朝硅衬底12的主表面聚集。不能避免偏移，因而接触孔15c需要比接触孔5a大的裕度。
如上所述，由于光掩模和光刻胶层上的目标区域之间不可避免的偏移，接触孔5a/15c需要一个裕度。然而，半导体集成电路仍然需要电路元件小型化，在电路元件小型化的设计工作中使用了严格的设计规则。严格的设计规则仅为对准器提供了小裕度，并容易将栅电极3a/3b暴露到接触孔5a。实际上，当设计规则限定最小尺寸为0．25微米时，裕度可以忽略。栅电极3a/3b和导电材料块之间的短路减少了成品率。这是现有技术的接触孔中固有的问题，该问题在图2示出的现有技术的结构中比图1示出的现有技术的结构中更严重。
因此，本发明的一个目的是提供一种在半导体器件中形成接触孔的工艺，能防止接触孔与层间绝缘结构中最小尺寸构图的导电布线条短路。
要达到该目的，本发明提出一种绝缘侧壁间隔层来限定使用光刻和腐蚀形成的初始孔中的目标孔。
根据本发明的一个方案，提供一种形成孔的工艺，包括以下步骤；制备具有底层的结构，第一绝缘层覆盖底层，在第一绝缘层内形成在底层上以在一个方向测量的距离相互间隔的至少两个导电层，在第一绝缘层内形成延伸至底层并具有大于一个方向距离的第一长度的初始孔，形成在第一绝缘层的上表面上一致延伸的第二绝缘层，内表面限定初始孔和底层，并腐蚀第二绝缘层直到再次露出上表面以形成小于在一个方向上距离的第二长度。
参考下面结合附图的的说明将更清楚地理解本工艺的特征和优点。
图1为现有技术的半导体集成电路器件中形成的接触孔的结构剖面图；
图2为另一现有技术的半导体集成电路器件中形成的接触孔的结构剖面图；
图3为根据本发明的半导体动态随机存储器件中引入的存储单元结构的平面图；
图4A到4E为沿A-A线截取的剖面图并示出了制造存储单元的工艺；
图5A到5E为沿B-B线截取的剖面图并示出了制造存储单元的工艺；以及
图6A到6C示出了根据本发明制造存储器件的另一工艺。
首先，参考图3介绍动态随机存储器单元。从图3所示的半导体结构上除去钝化层，局部地截去层间绝缘层以便更清楚地理解布局。在硅衬底20上制造动态随机存储器单元，在硅衬底20的主表面上选择性地生长厚场氧化层(未显示在图3中)。厚场氧化层限定了多个有源区，将动态随机存储器单元指定为多个有源区中的一个。虽然仅介绍了一个动态随机存储器单元，但其它动态随机存储器单元的区域和层由相同的参考数字标识。
通过串联存取晶体管和存储电容实现动态随机存储器单元。将与硅衬底20导电类型相反的掺杂剂杂质选择性地掺入有源区内，并形成源区(未显示在图3中)和漏区(未显示在图3中)。在源区和漏区之间的有源区上生长栅绝缘层(未显示在图3中)，字线21在栅绝缘层上延伸。栅绝缘层上的部分字线21起存取晶体管的栅电极21a的作用。以等于半导体动态随机存储器使用的设计规则中限定的最小间距为间隔将字线21相互隔离。
存取晶体管由下层间绝缘层22覆盖，位线23在下层间绝缘层22上延伸。虽然未显示在图3中，但位线接触孔形成在漏区上的下层间绝缘层22内，位线23通过位线接触孔电连接到漏区。位线23以等于最小间距的间隔相互隔离。
位线23由上层间绝缘层24覆盖，初始节点接触孔25形成在下层间绝缘层22和上层间绝缘层24内，源区暴露到初始节点接触孔25。初始节点接触孔25比字线21之间的间隙和位线23之间的间隙宽。由于这个原因，字线21和位线23部分地暴露到初始节点接触孔25。绝缘侧壁间隔层26形成在层间绝缘层22/24的内壁，字线21和位线23完全由绝缘侧壁间隔层26覆盖。
绝缘侧壁间隔层26限定了节点接触孔27，节点接触孔27的直径比最小间距短。虽然初始节点接触孔25和节点接触孔27分别具有圆形截面，用于初始节点接触孔25的光掩模(未显示)具有方形透明区域，方形透明区域具有设计规则中限定的最小尺寸。然而，初始节点接触孔25的截面为圆形，并且比最小尺寸宽。该现象由以下事实推导出。
首先，虽然用于初始节点接触孔25的光掩模具有方形透明区域，但光辐射在光刻胶层中形成圆形的潜影。光辐射在方形透明区域的四角被散射，因此，角附近的光强度降低。结果，光刻胶层中的潜影变圆，在光刻胶腐蚀掩模中形成圆形开口。
第二，制造商有意地增加曝光量以使接触孔可靠地延伸到杂质区。在任何步进器/对准器内光强度的分散是不可避免的。即使制造商想使一个发射区域上的光强度不变，曝光能量在短区域内分散。当制造商将曝光能量调到最小尺寸的图形转移要求的限度时，存在曝光能量太小不能使接触孔可靠地延伸到杂质区的可能性。由于这个原因，制造商通常使曝光能量高于限度。由此，潜影倾向宽于光掩模上的图形图象。
第三，光刻胶层的厚度沿硅晶片的中心区域到周边不等。如果上百个半导体动态随机存储器制造在一个硅晶片上，那么节点接触孔相当于64兆×100的产品，制造商不得不在光刻胶层中完全形成这样大量的节点接触孔。在此情况中，制造商稍微增加了最小尺寸的图形转移需要的曝光能量限制，潜在的图象比字线21的间隔和位线23的间隔更宽。
第四，步进器/对准器内的偏移不可避免。目前，偏移为0.05微米数量级。换句话说，存在用于初始节点接触孔的潜影与字线21之间的间隙和位线23之间的间隙偏移的可能性。该结果导致位线23和/或字线21暴露于初始节点接触孔25。
最后，由于厚度的差异，字线/位线21/23和层间绝缘层22/24之间的侧蚀的量不同。虽然目前侧蚀量可以精确地控制，但侧蚀中的差异不可忽视。
存储节点电极28形成在上层间绝缘层24上，并穿过接触孔27与源区相接触。虽然单元平板电极通过介电层与存储节点电极28相对置，但在图3所示的结构中省却了存储节点电极和介电层。
从以上的说明可以理解，即使构图字线21和位线23具有等于最小间距的间隙，但节点接触孔27比字线21的间隔和位线23的间隔窄，存储单元高密度地集成在硅衬底20上。绝缘侧壁间隔层26可防止存储节点电极28与字线21和位线23短路，半导体动态随机存储器不会由于短路造成故障操作。
图3示出的动态随机存储器以下面的方式制备在硅衬底20上。工艺从硅衬底20的制备开始。场氧化层30选择性地生长在硅衬底20的主表面上，并限定出有源区20a。栅绝缘层31生长在有源区20a上。
字线21形成并延伸在厚场氧化层30和栅绝缘层31上。此时，字线21具有多晶硅硅化物结构，即，掺杂的多晶硅条和硅化钨条的叠层结构。掺杂的多晶硅条为150纳米厚，硅化钨条为100纳米厚。多晶硅硅化物结构的形成对本领域中的技术人员是公知的，为简化起见下面不再进行说明。使用光刻和腐蚀构图字线21。用于字线21的光刻胶腐蚀掩模(未显示)具有设计规则限定的最小间距隔开的开口。
栅绝缘层31上的部分字线21起栅电极21a的作用。以与栅电极21a自对准的方式将与硅衬底20导电类型相反的掺杂剂杂质用例如离子注入法注入到有源区内，形成有源区20a内的源区20b和漏区20c。栅绝缘层31、栅电极21a、源区20b、漏区20c以及源区20b和漏区20c之间的沟道区总体构成存取晶体管32。
绝缘材料淀积在所得半导体结构的整个表面上，并形成下层间绝缘层22。存取晶体管32和字线21由下层间绝缘层22覆盖。用化学机械法抛光下层间绝缘层22以产生平坦的表面。
将导电材料例如硅化钨淀积在下层间绝缘层22的平坦表面上。光刻胶溶液涂在硅化钨层的整个表面上，并烘焙形成光刻胶(未显示)。对准器(未显示)将用于位线23的图形图象由光掩模(未显示)转移到光刻胶层形成潜影，潜影在显影液中显影，并将光刻胶层形成光刻胶腐蚀掩模33(见图4A和5A)。光刻胶腐蚀掩模具有以等于设计规则中限定的最小间距为间隔隔离的开口。使用光刻胶腐蚀掩模，选择性地腐蚀掉硅化钨层，位线23形成在下层间绝缘层22上。钨硅化物层很薄以致侧蚀不可忽略。由于这个原因，以等于最小间距为间隔将位线23隔离。位线可以为多晶硅硅化物结构。
剥掉光刻胶腐蚀掩模33，将绝缘材料淀积在所得半导体结构的整个表面上。绝缘材料形成上层间绝缘层24，用化学机械方法抛光上层间绝缘层24以形成图4B和5B中示出的平坦表面。
将光刻胶溶液涂在上层间绝缘层15b的上表面并进行烘焙，以形成层间绝缘层15b上的光刻胶层。对准器(未显示)将用于节点接触孔的图形图象由光掩模(未显示)转移到光刻胶层，潜影形成在光刻胶层中。显影潜影，并将光刻胶层形成光刻胶腐蚀掩模34。然后，如结合图3介绍的在光刻胶腐蚀掩模34中形成圆形开口34，每个圆形开口34的直径大于设计规则中限定的最小长度。使用光刻胶腐蚀掩模34，选择性地腐蚀掉上层间绝缘层24和下层间绝缘层22，以便形成初始节点接触孔25。初始节点接触孔25轻微地朝硅衬底20的主表面聚集，将字线21和位线23部分地暴露到初始节点接触孔25，如图4C和5C所示。初始节点接触孔25宽的原因在上文已介绍了。确认字线21和位线23分别深入到初始节点接触孔25中D1和D2。
剥离掉光刻胶腐蚀掩模34，使用化学汽相淀积在所得半导体结构的整个表面上淀积绝缘材料，绝缘材料形成绝缘层。字线21和位线23由绝缘层覆盖，上层间绝缘层24的平坦表面也由绝缘材料覆盖。使用反应离子腐蚀，没有任何腐蚀掩模地局部腐蚀绝缘层直到再次露出平坦的表面。然后，绝缘侧壁间隔层26留在层间绝缘层22/24的内表面上，并限定节点接触孔27，如图4D和5D所示。反应腐蚀系统进行各向异性腐蚀时，进行侧面腐蚀，使绝缘侧壁间隔层26比绝缘层薄。如果侧蚀的量对字线21为t1，对位线23为t2，那么绝缘层要求在字线21为大于(D1加t1)的厚度，在位线23为大于(D2加t2)的厚度。换句话说，继续化学汽相淀积直到绝缘层在字线21厚度大于(D1加t1)，在位线23厚度大于(D2加t2)。
随后，将剂量为1×1015原子/cm2加速能量为30KeV的磷离子通过节点接触孔27注入到源区20b，形成重掺杂节点接触区35。重掺杂节点接触区35嵌在源区20b内，并且比源区20b深。
使用化学汽相淀积在所得半导体结构的整个表面上淀积掺杂的多晶硅。掺杂的多晶硅填充节点接触孔27，并膨胀进入掺杂的多晶硅层内。光刻胶腐蚀掩模(未显示)形成在掺杂的多晶硅层上，选择性地腐蚀掉掺杂的多晶硅层形成存储节点电极28。绝缘侧壁间隔层26将字线21和位线23与存储节点电极28隔离。
复合的介电层36形成在存储节点电极28上，并包括氧化硅层和中间夹有氧化硅层的氮化硅层。使用常压化学汽相淀积在所得半导体结构的整个表面上淀积多晶硅，由多晶硅层形成单元平板电极37，如图4E和5E所示。存储节点电极28、复合的介质层36和单元平板电极37整体构成堆叠的存储电容器38，存取晶体管32和堆叠的存储电容器38组合一起形成动态随机存储单元。
从以上的说明可以明白，即使初始节点接触孔25延伸越过间隔等于最小间距的字线21的内边和位线23的内边，绝缘侧壁间隔层26覆盖字线21的暴露部分和位线23的暴露部分，在字/位线21/23和存储节点电极28之间绝对不会发生任何短路。节点接触孔27的周边小于设计规则限定的最小长度，存储单元高密度地排列在硅衬底20上。
在第一实施例中，源区20b起底层的作用，下层间绝缘层22和上层间绝缘层24整体构成第一绝缘层。字线21或位线23对应于至少两个导电层。
绝缘侧壁间隔层26的最小厚度等于伸出部分D1/D2，最大厚度小于初始节点接触孔25的直径和伸出部分D1/D2之间差值的一半。
图6A到6C示出了体现本发明制造动态随机存储器单元的另一工艺。除了形成绝缘侧壁间隔层40以外，该工艺与图4A到4E和5A到5E示出的工艺类似。由于这个原因，说明集中在绝缘侧壁间隔层40。其它层由代表第一实施例的对应层的相同参考数字标识，为避免重复省却了详细的说明。
首先，初始接触孔41形成在层间绝缘层22/24内。初始接触孔41很宽从而将位线23暴露到初始接触孔41。腐蚀中止层42形成在上层间绝缘层24，并由在反应离子腐蚀中对腐蚀剂有选择性的材料形成。
绝缘材料淀积在所得半导体结构的整个表面上，并形成如图6A所示的绝缘层43。使用反应离子腐蚀各向异性地腐蚀绝缘层43。即使露出腐蚀中止层42，仍继续反应离子腐蚀(见图6B)。当上层间绝缘层24暴露在腐蚀中止层42和绝缘侧壁间隔层40之间时，停止反应离子腐蚀(见图6C)。
绝缘侧壁间隔层40限定了比位线23之间的间隙更窄的接触孔44，并获得了第一实施例的所有优点。
虽然示出并介绍了本发明的特定实施例，但显然对本领域的技术人员可以做出不同的变化和修改而不脱离本发明的精神和范围。例如，根据本发明的工艺可用于比设计规则限定的最小尺寸更窄的任何接触孔。换句话说，本发明并不仅局限于节点接触孔的形成。

Claims (9)

1．一种形成孔的工艺，包括以下步骤：
a)制备具有底层(20b)的结构，第一绝缘层(22/24)覆盖所述底层，在所述第一绝缘层内形成在所述底层上以在一个方向上测量的距离相互间隔的至少两个导电层(21或23)；以及
b)在所述第一绝缘层内形成目标孔(27；44)，以便露出其中的所述底层，
其特征在于
所述步骤b)包括以下分步骤
b-1)在所述第一绝缘层内形成延伸到所述底层并具有大于所述方向上所述距离的第一长度的初始孔(25；41)，
b-2)形成在所述第一绝缘层的上表面上一致地延伸的第二绝缘层(26；41)，内表面限定所述初始孔和所述底层，以及
b-3)腐蚀所述第二绝缘层直到再次露出所述上表面以形成具有小于所述距离的第二长度的所述目标孔。
2．根据权利要求1的工艺，其中所述b-1)包括以下分步骤
b-1-1)通过光刻在所述第一绝缘层上形成光刻胶腐蚀掩模(34)，以及
b-1-2)腐蚀暴露到位于所述底层之上的所述光刻胶腐蚀掩模的开口的所述第一绝缘层的一部分，以便所述至少两个导电层(21或23)局部地暴露于所述初始孔。
3．根据权利要求2的工艺，其中在所述步骤b-2)中形成的所述第二绝缘层具有的厚度大于从所述内表面伸出的所述至少两个导电层的长度(D1或D2)以及所述步骤b-3)之前所述第二绝缘层的内表面和所述步骤b-3)之后所述第二绝缘层的对应内表面之间的距离(t1或t2)总和。
4．根据权利要求1的工艺，其中在所述步骤b-3)中使用各向异性腐蚀。
5．根据权利要求2的工艺，其中在所述第一绝缘层具有第一绝缘层子层(22)和叠置在所述第一绝缘层子层上的第二绝缘层子层(24)，并且所述步骤a)包括以下分步骤
a-1)在第二绝缘层子层(24)上形成导电层，
a-2)使用所述光刻在所述导电层上形成光刻胶腐蚀掩模(33)，以及
a-3)选择性地腐蚀所述导电层以便由所述导电层形成所述至少两个导电层(23)。
6．根据权利要求1的工艺，还包括在所述步骤b-1)和所述b-2)之间在所述第一绝缘层的所述上表面上形成腐蚀中止层(42)，以便进行所述腐蚀直到在所述步骤d)中露出所述腐蚀中止层的步骤。
7．根据权利要求1的工艺，其中所述目标孔(27；44)起用于动态随机存储单元的存储节点电极(28)的节点接触孔的作用。
8．根据权利要求7的工艺，其中所述至少两个导电层起在所述存储节点电极(28)下延伸的位线(23)的作用。
9．根据权利要求7的工艺，其中所述至少两个导电层起在所述存储节点电极(28)下延伸的字线(21)的作用。
CN98120064A 1997-09-29 1998-09-29 在半导体器件中形成不会短路的小型接触孔的工艺 Pending CN1213160A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP263515/97 1997-09-29
JP9263515A JPH11102967A (ja) 1997-09-29 1997-09-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1213160A true CN1213160A (zh) 1999-04-07

Family

ID=17390615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98120064A Pending CN1213160A (zh) 1997-09-29 1998-09-29 在半导体器件中形成不会短路的小型接触孔的工艺

Country Status (5)

Country Link
US (1) US20010012688A1 (zh)
JP (1) JPH11102967A (zh)
KR (1) KR100290432B1 (zh)
CN (1) CN1213160A (zh)
TW (1) TW401584B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107390391A (zh) * 2017-06-20 2017-11-24 武汉华星光电技术有限公司 一种过孔的制作方法
CN110730981A (zh) * 2017-06-27 2020-01-24 株式会社日本显示器 显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450671B1 (ko) * 2002-02-26 2004-10-01 삼성전자주식회사 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법
JP2004128188A (ja) * 2002-10-02 2004-04-22 Renesas Technology Corp 半導体装置の製造方法
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107390391A (zh) * 2017-06-20 2017-11-24 武汉华星光电技术有限公司 一种过孔的制作方法
CN110730981A (zh) * 2017-06-27 2020-01-24 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
TW401584B (en) 2000-08-11
US20010012688A1 (en) 2001-08-09
KR19990030249A (ko) 1999-04-26
KR100290432B1 (ko) 2001-06-01
JPH11102967A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
CN1103123C (zh) 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺
US6943453B2 (en) Superconductor device and method of manufacturing the same
KR100245779B1 (ko) 스택 커패시터법ram 내에 비트선 접촉부의 형성 방법
US5866453A (en) Etch process for aligning a capacitor structure and an adjacent contact corridor
US20040166631A1 (en) Opitmized flash memory cell
CN1520610A (zh) 新型动态随机存取存储器存取晶体管
US20120061770A1 (en) Nonvolatile Memory Device and Method of Manufacturing the Same
KR100277888B1 (ko) 플래쉬메모리및그의제조방법
KR100519127B1 (ko) 메모리 어레이 및 메모리 어레이 제작 방법
CN1230778A (zh) 制造动态随机存取存储器单元电容器的方法
US6211007B1 (en) Process for enhancing refresh in dynamic random access memory devices
US5770498A (en) Process for forming a diffusion barrier using an insulating spacer layer
US5604382A (en) Semiconductor device with pillar-shaped contact layer
CN1213160A (zh) 在半导体器件中形成不会短路的小型接触孔的工艺
KR100467018B1 (ko) 콘텍홀을 갖는 반도체 소자의 형성방법
KR100365567B1 (ko) 판독전용메모리셀어레이및그의제조방법
US6876014B2 (en) Interconnection structure of a semiconductor device
US6051885A (en) Semiconductor device having a conductor with a wedge shaped depression
KR100570219B1 (ko) 반도체 소자의 체인 게이트 라인 및 그 제조 방법
CN1236993A (zh) 动态随机存取存储器单元电容器及其制造方法
US11751393B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN100590785C (zh) 沟渠电容及存储单元的制作方法
CN1127767C (zh) 场绝缘膜上表面平坦的半导体器件及其方法
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법
KR100195837B1 (ko) 반도체 소자의 미세콘택 형성방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication