CN1127767C - 场绝缘膜上表面平坦的半导体器件及其方法 - Google Patents

场绝缘膜上表面平坦的半导体器件及其方法 Download PDF

Info

Publication number
CN1127767C
CN1127767C CN97125733A CN97125733A CN1127767C CN 1127767 C CN1127767 C CN 1127767C CN 97125733 A CN97125733 A CN 97125733A CN 97125733 A CN97125733 A CN 97125733A CN 1127767 C CN1127767 C CN 1127767C
Authority
CN
China
Prior art keywords
film
conducting film
element isolation
isolation zone
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97125733A
Other languages
English (en)
Other versions
CN1186345A (zh
Inventor
夏目秀隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1186345A publication Critical patent/CN1186345A/zh
Application granted granted Critical
Publication of CN1127767C publication Critical patent/CN1127767C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

使场氧化膜102的上表面制成平面的以消除通常所形成的膨胀。更具体地说，用挖槽的硅局部氧化方法形成场氧化膜102，使得沿着朝向基片101内侧的方向形成凸面，同时具有基本上是平面的上表面。

Description

场绝缘膜上表面平坦的半导体器件及其方法
技术领域
本发明涉及一种半导体器件及其方法，而且更具体地说，涉及一种设有静态随机存取存贮器(SRAM)单元的半导体器件及其方法。在通常情况下，在各种各样的半导体器件中利用SRAM作为存贮手段。SRAM是由多个单元制成用以存贮“高”和“低”的数据。作为这样的单元，有高电阻负载型的。
背景技术
图3示出高电阻负载型SRAM单元的常规电路。
如图3中所示，在存贮器单元中，一对n-沟道场效应晶体管(此后称为FETs)N1和N2的源极与接地电位线连接，而其漏极则分别与电阻元件R1和R2的一端连接。电阻元件R1和R2的另一端则与电源电压线连接提供电源电压VCC。
这里，结点(a)与FET N2的栅极连接，而结点(b)则与FET N1的栅极连接。
结点(a)和位线B上的结点(c)分别与FET N3的源极或漏极连接，而翻转位线rB上的结点(d)和结点(b)则分别与FETN4的源极或漏极连接。
FETs N3和N4的栅极与同一字线W连接。
于是，当字线W从低电平改变成高电平时，贮存在结点(a)和(b)处的写入电平分别转移到位线B和rB。
图4A-E示出以图3中的结点(a)为中心的这样一个SRAM单元的常规生产工艺。
如图4A中所示，首先，源极303、漏极304、栅绝缘膜305、以及形成在栅绝缘膜305上的栅电极306形成在由基片301上的场氧化膜302所限定的一处预定的有源区上。源极303、漏极304、栅绝缘膜305、以及栅电极306组成FET N3。栅电极膜307向上形成达到场氧化膜302的一端，并有一层夹层绝缘膜308形成在其上。在栅电极306的侧表面上形成侧壁306a。栅电极膜307与FET N2的栅电极连接，尽管在图3中未示出。
如图4B中所示，在夹层绝缘膜308上经光刻形成有窗口的光刻胶图形309。
如图4C中所示，用光刻胶图形309作掩膜有选择地去除夹层绝缘膜308以形成共用的接触区310。
接着，在去除光刻胶图形309之后，如图4D中所示，在整个表面上淀积一层多晶硅膜311a，并且如图4E中所示，用光刻胶图形312作掩膜有选择地刻蚀多晶硅膜311a，使膜形成为所需的图形。然后，引进杂质，例如，以预定部分区域的膜形作掩膜注入离子形成导电膜311b。要注意到杂质未引进掩蔽的区域内，掩蔽的区域保持为高电阻成为电阻元件R1。事实上，电阻元件R1是引进了比工艺中注入杂质量低的杂质用以控制其电阻值的。换句话说，用部分高电阻的导电膜311b形成图3中所示的电阻元件R1。尽管在图4E中未能示出，导电膜311b是与电源线连接的。漏极304和栅电极膜307经导电膜311b在前述的共用接触区310相连以形成前述的结点(a)。这样一种半导体器件就是美国专利No.5,204,279所描绘的。
然而，在美国专利No.5,204,279中所提到的常规结构有一个问题就是实际形成的共用接触区大于设计值。
在常规结构中，如在图5A-5B中所示，用以形成共用接触区310的光刻胶图形309实际上形成了有更大窗口的光刻胶图形309a。更具体地说，得到光刻胶图形309a的部分原因是由于用光刻技术向涂敷光刻胶的需要区域照光使光刻胶显影并去除受光辐射的区域。在此部分的光辐射中，由于栅电极膜307的末端是在窗口下面，从栅末端反射光51辐射所涂敷的光刻胶膜背表面。结果如图5A中所示，使光刻胶图形309a形成有大于设计值的窗口。这种现象在使用难熔金属的硅化物作栅电极线307的材料时就更加显著。
接着，参照图5B描述，在整个表面淀积多晶硅膜，用光刻胶图形312a作掩膜进行选择刻蚀，用离子注入向除要形成电阻的区域以外的区内引进杂质，以形成电极膜311c。然而，由于所形成的共用接触区大于设计值，所形成的光刻胶图形312a未盖住整个共用接触区。结果如图5C中所示，在形成电极膜311c的刻蚀中，还在基片301中形成了一个孔。
而且，当栅电极306和场氧化膜302之间的距离更窄时，如图6A中所示，光刻胶309a的窗口在栅电极306之上。这样，就出现了最坏的情形，如图6B中所示，造成了短路。因而就难以提高集成度。
因此本发明的一项目的是要提供一种改进的半导体器件，它包含一个具有真正设计尺寸的窗口的共用接触孔。
发明内容
本发明的另一目的是要提供一种改进的SRAM半导体器件，它有缩小的存贮单元尺寸。
本发明的SRAM半导体器件包括：半导体基片；通过挖槽的硅局部氧化法形成在所述半导体基片上的元件隔离区，所述元件隔离区为场氧化膜，所述场氧化膜的上表面实质上为平面；与所述半导体基片上的所述元件隔离区邻近形成的扩散区；形成在所述元件隔离区上的第一导电膜，所述第一导电膜有一在所述元件隔离区之上的实质上平坦的上表面；覆盖所述扩散区和所述第一导电膜的夹层绝缘膜，所述夹层绝缘膜有一形成在其中的窗口，用以露出所述扩散区和部分所述第一导电膜；以及形成在所述夹层绝缘膜上并埋入所述窗口内、用以与所述露出部分的所述第一导电膜和所述扩散层相连接的第二导电膜。
一种本发明的SRAM半导体器件的生产方法包含有步骤：
通过挖槽的硅局部氧化法在所述半导体基片上形成一个元件隔离区，所述元件隔离区为场氧化膜，所述场氧化膜的上表面实质上为平面；
有选择地形成第一导电膜和第二导电膜，形成在所述元件隔离区上的所述第一导电膜有一与所述元件隔离区的一端重叠的末端并有一实质上平坦的上表面，形成在所述半导体基片上的所述第二导电膜与所述第一导电膜和所述元件隔离区分开；
在所述半导体基片上的第一和第二导电膜之间形成一扩散区；
在所述半导体基片的整个表面上形成一层夹层绝缘膜；
在所述夹层绝缘膜上形成一层光刻胶膜，所述光刻胶膜有一安排在所述第一导电膜的所述末端和部分所述扩散区上面的窗口；
用所述光刻胶膜作掩膜去除部分所述夹层绝缘膜形成接触孔露出所述第一导电膜的所述末端以及所述扩散区的所述部分；以及
在所述接触孔内和所述夹层绝缘膜上形成一层第三导电膜使其与所述第一导电膜的所述末端以及所述扩散区的所述部分相连接。
附图说明
从以下结合附图所作的说明中将对本发明的上述和其它的目的、优点以及特性更加明显可见，其中：
图1A-1H为对本发明第一实施例包含有SRAM存贮器单元的半导体器件的生产方法的各个步骤进行表示的剖面图；
图2为绘示本发明第一实施例的一个存贮器单元的平面图；
图3为示出一种高电阻负载型SRAM单元结构的电路图；
图4A-E为绘示常规生产方法的步骤所用以图2中的结点(a)作中心点的SRAM单元的剖面图；
图5A-C为用以说明图4A-E常规方法中的问题示出生产步骤的剖面图；
图6A-B为用以说明图4A-E常规方法中的其它问题示出生产步骤的剖面图。
具体实施方式
参阅图1A，在一块P型半导体基片101上形成一层氧化膜201。氧化膜201的厚度为5-20毫微米。用化学汽相淀积(CVD)法在氧化膜201上形成一层氮化膜202。氮化膜202的厚度为80-200毫微米。对氮化膜202、氧化膜201以及半导体基片101进行有选择的刻蚀至40-150毫微米的深度在半导体基片101中产生一条沟槽。用氮化膜202作掩膜在含水的气氛中(也就是，湿氧化)在1000℃或更高的温度下使半导体基片101氧化以产生如图1B中所示厚度为200-500毫微米的场氧化膜102。也就是说，用挖槽的硅局部氧化(挖槽的LOCOS)法形成场氧化膜102。场氧化膜102的上表面随着消除了在其上的膨胀而造成平面。换句话说，场氧化膜102是用挖槽的LOCOS法形成的，它造成基片101沿着朝向内侧的方向凸起，而这样形成的上表面基本是平面的。其结果是，形成在其上的电极膜107的上表面随着消除了向上的膨胀基本上是平面或平坦的。在氮化膜202和氧化膜201去除之后，用例如热氧化的方法在半导体基片101上形成一层栅绝缘膜105。栅绝缘膜105的厚度为5-20毫微米。
参阅图1C，在半导体基片101的整个表面上形成一层导电膜。导电膜是由厚度为50-150毫微米的多晶硅或在多晶硅上包括一种硅化物在内的多种硅化物膜造成的。对导电膜进行选择性刻蚀以形成栅电极106和栅电极膜107。栅电极膜107形成至与场氧化膜102的一端接近重叠。此后，可用栅电极106和107作掩膜向半导体基片101中注入每平方厘米0.1-3×1013原子数量的例如磷或砷的杂质。
参阅图1D，用CVD法在半导体基片101的整个表面上生长一层氧化膜，该氧化膜有50-200毫微米的厚度，并经刻蚀形成侧壁106a和107a。用栅电极106和107以及侧壁106a和107a作掩膜向半导体基片101中注入数量为每平方厘米1-5×1015原子的杂质以形成第一扩散区103作为源极或漏极中的一个以及第二扩散区104作为源极或漏极中的另一个。第一和第二扩散区103和104、栅绝缘膜105、以及栅电极106构成FET N3。
参阅图1E，在半导体基片101的整个表面上形成一层夹层绝缘膜108。夹层绝缘膜108例如是用CVD法生长的氧化硅膜且其表面是平面的。夹层绝缘膜的厚度为100-1000毫微米。
参阅图1F，用光刻法在夹层绝缘膜108上形成带一窗口的光刻胶图形109。来自电极膜107的末端的反射光以小的角度弥散直接向上反射。因而，所形成的窗口基本上与所设计的尺寸相同。
参阅图1G，利用光刻胶图形109作掩膜经干法刻蚀有选择地去除夹层绝缘膜108和侧壁107a，并且用以形成具有所要求的设计宽度的共用接触区110。
在去除光刻胶图形109之后，在整个表面上淀积一层多晶硅膜。参阅图1H，经用一光刻胶图形112作掩膜对多晶硅膜进行有选择的干法刻蚀，将多晶硅膜形成为所需要的形状。然后，向多晶硅膜中除要形成电阻器的区域以外的区内进行离子注入有选择地引进杂质，就形成了导电膜111。导电膜111是用CVD法生长且厚度为30-150毫微米的一层多晶硅膜或半绝缘多晶硅膜(SIPOS)。
这里所形成的共用接触区，实现了使导电膜111的图形形成尺寸与预定的尺寸相符，在基片101中未形成孔而且不涉及在导电膜111和栅电极106之间的短路问题。
图2示出本发明具有高电阻型SRAM的一个存贮器单元的平面视图。图2中所示的区域包括图3中所示的电路结构。图1H是沿着图2中所示A-A′线所取的剖视图。虚线说明在有源区和元件隔离区之间的分隔。两条字线相互沿水平方向排列。一条字线W1是FET N3的栅电极106。第一和第二扩散区103和104安排在字线W1的两侧。共用接触孔110、栅电极膜107、以及导电膜111是在第二扩散区104上重叠着的。导电膜111有一用作电力线的低阻部分和一用作电阻R1和R2的高阻部分。栅电极膜107在导电膜111下面自共用接触孔110沿着垂直方向伸展。栅电极膜107构成FET N2的栅电极。FET N2的源极和漏极排列在栅电极膜107的两侧。导电膜111的高阻部分沿着栅电极膜107伸展，而导电膜111的低阻部分则自高阻部分的末端起沿水平方向伸展并且是一条电源线。FET N3的第二扩散区自共用接触孔110起向水平方向伸展，使伸展的部分构成FET N1的源极和漏极。由于存贮器单元的布局是对称于中心点的而且FET N4的结构与FET N3的相同，因而省略掉对FET N4的说明。
要注意到，在上述实施例中，导电膜111是形成在夹层绝缘膜108的右上。换句话说，在上述实施例中，导电膜111是作为第二导电膜形成的。然而，本发明并不仅限于此，导电膜111可以作为第三或更向后的膜层形成的。例如，在接地电位层作为第二导电层形成之后，导电膜111可以形成在盖住接地电位层的一层夹层绝缘膜上。在此情况下，夹层绝缘膜108是作为两层形成的，而且，尽管在图1中未予示出，在多层夹层绝缘膜108之间有另一膜层(如接地电位膜等)存在。
尽管可以，场氧化膜102的上表面不具有完全平面的表面。也就是，只要大多数场氧化膜102有充分的平面就足够了，使得仅有不大于在光刻中从光刻胶图形109下面的栅电极膜107末端反射露光的面积才是必需或是具有可接收容限的。
例如，形成在夹层绝缘108中的共用接触区110通常约为0.4至0.7微米宽以及0.4至1微米深。电极膜107约0.1至0.3微米厚，而其进入共用接触区110的长度则约0.2微米。在上述范围内，场氧化膜101上表面上膨胀0.1微米或更低高度已足够。同样，垂直入射的露光并经电极膜107末端反射(图4)的反射角θ小于30°已足够。
如上所述，本发明的半导体器件具有基本上形成平面表面的元件隔离区。
按照上述情况，所形成的使其在元件隔离区上通过的电极膜107的表面也要形成平面的。因而，当用以在夹层绝缘膜中形成窗口的光刻胶图形是用光刻形成时，经下面电极膜107的末端斜反射的曝露光的影响被减弱。结果使得，按照本发明，就能起到使所形成的共用接触区的窗口具有其设计尺寸的作用。
从以上讨论和附图中明显可见，本发明不限于以上的实施例，对它可能进行的修改和变动均不脱离本发明的精神和范围。

Claims (10)

1.一种SRAM半导体器件，其特征在于，它包括：
一块半导体基片；
一个通过挖槽的硅局部氧化法形成在所述半导体基片上的元件隔离区，所述元件隔离区为场氧化膜，所述场氧化膜的上表面实质上为平面；
一个与所述半导体基片上的所述元件隔离区邻近形成的扩散区；
一层形成在所述元件隔离区上的第一导电膜，所述第一导电膜有一在所述元件隔离区之上的实质上平坦的上表面；
一层覆盖所述扩散区和所述第一导电膜的夹层绝缘膜，所述夹层绝缘膜有一形成在其中的窗口，用以露出所述扩散区和部分所述第一导电膜；以及
一层形成在所述夹层绝缘膜上并埋入所述窗口内、用以与所述露出部分的所述第一导电膜和所述扩散层相连接的第二导电膜。
2.按照权利要求1所述的器件，其特征在于，所述元件隔离区有一实质上平坦的上表面。
3.按照权利要求2所述的器件，其特征在于，所述元件隔离区有一凸面部分和一凹面部分，所述凸面部分有0.1微米或更低的高度。
4.按照权利要求3所述的器件，其特征在于，所述元件隔离区是在1000℃或是更高的温度下形成的。
5.一种生产SRAM半导体器件的方法，其特征在于，它包括的步骤有：
通过挖槽的硅局部氧化法在所述半导体基片上形成一个元件隔离区，所述元件隔离区为场氧化膜，所述场氧化膜的上表面实质上为平面；
有选择地形成第一导电膜和第二导电膜，形成在所述元件隔离区上的所述第一导电膜有一与所述元件隔离区的一端重叠的末端并有一实质上平坦的上表面，形成在所述半导体基片上的所述第二导电膜与所述第一导电膜和所述元件隔离区分开；
在所述半导体基片上的第一和第二导电膜之间形成一扩散区；
在所述半导体基片的整个表面上形成一层夹层绝缘膜；
在所述夹层绝缘膜上形成一层光刻胶膜，所述光刻胶膜有一安排在所述第一导电膜的所述末端和部分所述扩散区上面的窗口；
用所述光刻胶膜作掩膜去除部分所述夹层绝缘膜形成接触孔露出所述第一导电膜的所述末端以及所述扩散区的所述部分；以及
在所述接触孔内和所述夹层绝缘膜上形成一层第三导电膜使其与所述
第一导电膜的所述末端以及所述扩散区的所述部分相连接。
6.按照权利要求5所述的方法，其特征在于，对所述半导体基片进行选择性刻蚀以产生带有沟槽的所述半导体基片并将所述元件隔离区形成在所述沟槽内。
7.按照权利要求6所述的方法，其特征在于，所述挖槽硅局部氧化是在含水的气氛中在1000℃或更高的温度下进行的。
8.按照权利要求5所述的方法，其特征在于，当用入射光辐射形成所述光刻胶膜的所述窗口时，在所述入射光和从所述第一导电膜反射的光之间的角度有一30°或者更低的反射角。
9.按照权利要求8所述的方法，其特征在于，所述元件隔离区的上部分形成为实质上是平坦的，由此产生所述第二导电膜实质上是平坦的。
10.按照权利要求9所述的方法，其特征在于，所述上部分有0.1微米或更低的高度。
CN97125733A 1996-12-27 1997-12-29 场绝缘膜上表面平坦的半导体器件及其方法 Expired - Fee Related CN1127767C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP350216/96 1996-12-27
JP350216/1996 1996-12-27
JP08350216A JP3119592B2 (ja) 1996-12-27 1996-12-27 半導体装置

Publications (2)

Publication Number Publication Date
CN1186345A CN1186345A (zh) 1998-07-01
CN1127767C true CN1127767C (zh) 2003-11-12

Family

ID=18409010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97125733A Expired - Fee Related CN1127767C (zh) 1996-12-27 1997-12-29 场绝缘膜上表面平坦的半导体器件及其方法

Country Status (5)

Country Link
US (1) US6207539B1 (zh)
JP (1) JP3119592B2 (zh)
KR (1) KR100399084B1 (zh)
CN (1) CN1127767C (zh)
TW (1) TW360975B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421048B1 (ko) * 2001-09-07 2004-03-04 삼성전자주식회사 국부배선층을 갖는 반도체 소자 및 그 제조방법
JP5537020B2 (ja) * 2008-01-18 2014-07-02 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574137A (en) * 1980-06-10 1982-01-09 Toshiba Corp Manufacture of semiconductor device
US4939104A (en) 1984-10-31 1990-07-03 Texas Instruments, Incorporated Method for forming a buried lateral contact
JPH01150338A (ja) * 1987-12-07 1989-06-13 Sony Corp 配線形成方法
JPH0335526A (ja) * 1989-07-03 1991-02-15 Seiko Epson Corp 半導体装置
US5204279A (en) * 1991-06-03 1993-04-20 Sgs-Thomson Microelectronics, Inc. Method of making SRAM cell and structure with polycrystalline p-channel load devices
JPH0513564A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980064717A (ko) 1998-10-07
KR100399084B1 (ko) 2004-02-11
JPH10189768A (ja) 1998-07-21
TW360975B (en) 1999-06-11
JP3119592B2 (ja) 2000-12-25
CN1186345A (zh) 1998-07-01
US6207539B1 (en) 2001-03-27

Similar Documents

Publication Publication Date Title
US4517729A (en) Method for fabricating MOS device with self-aligned contacts
US4764479A (en) Semiconductor integrated circuit device and method of manufacturing the same
US5872033A (en) Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5091761A (en) Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
US5341016A (en) Low resistance device element and interconnection structure
US5318920A (en) Method for manufacturing a capacitor having a rough electrode surface
KR930002292B1 (ko) 반도체 장치 및 그 제조방법
EP0436491A1 (en) Dram cell having a texturized polysilicon lower capacitor plate for increased capacitance
KR930009016B1 (ko) 반도체장치의 배선접촉구조 및 그 제조방법
EP0488283B1 (en) Method of fabricating memory cell for semiconductor integrated circuit
JPH05315567A (ja) 半導体装置およびその製造方法
US5949102A (en) Semiconductor device having a gate electrode with only two crystal grains
US5237196A (en) Semiconductor device and method for manufacturing the same
US5312769A (en) Method of making a semiconductor memory device
US7358139B2 (en) Method of forming a field effect transistor including depositing and removing insulative material effective to expose transistor gate conductive material but not transistor gate semiconductor material
CN1127767C (zh) 场绝缘膜上表面平坦的半导体器件及其方法
EP0287031B1 (en) High breakdown voltage insulating film provided between polysilicon layers
US5942778A (en) Switching transistor and capacitor for memory cell
KR100291252B1 (ko) 반도체메모리소자내에축적노드를형성시키는방법
KR910003098B1 (ko) 반도체 메모리장치 및 그 제조방법
US5646061A (en) Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact
US5121175A (en) Semiconductor device having a side wall film
EP0035690B1 (en) Semiconductor device using component insulation and method of manufacturing the same
JP2825759B2 (ja) 半導体記憶装置の製造方法
JP2998996B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NONE

Effective date: 20030425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030425

Address after: Tokyo, Japan

Applicant after: NEC Corp.

Co-applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.; NEC ELECTRONICS TAIWAN LTD.

Effective date: 20070202

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070202

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031112

Termination date: 20131229