CN1206196A

CN1206196A - 数据确定电路及数据确定方法

Info

Publication number: CN1206196A
Application number: CN98114938A
Authority: CN
Inventors: 桥口昭彦
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-06-20
Filing date: 1998-06-19
Publication date: 1999-01-27
Anticipated expiration: 2018-06-19
Also published as: US5886931A; JP3972414B2; KR19990007180A; CN1214393C; JPH1116370A

Abstract

根据电位的变化实现对位线的电位的反馈控制。同时,先前在位线上读到的数据被暂时锁存在一个D型触发器中。由偏置电路确定的参考电压Vref通过利用一个补偿电路同时参考D型触发器中锁存的先前读到的数据的电平被补偿。以这种方式,从当前读到的数据获得偏置电压,并且基于该偏置电压,控制位线的电位。这样,实现高速数据确定操作,这在以前,当当前读到的数据关于在前一周期中读到的数据反向时曾经是个障碍。

Description

数据确定电路及数据确定方法

本发明一般涉及数据确定电路以及一种数据确定方法，用于确定在一个半导体电路系统中使用的一条数据线的电平。尤其是，本发明涉及电流读出型数据确定电路，通过检测用于数据线的驱动电路中的电流来确定数据线的电平。本发明还涉及用于上述类型的电路的数据确定方法。

作为用于在一个大规模集成电路(LSI)中转移数据的一种方法，电流型转移方法已知并且变得普遍，因为电流-电压转换和低幅高速转移在这种方法中是可能的。例如，在一个半导体存储器电路系统中，电流型转移在一个读出放大器中使用。有利的是，在这种电流读出型中，在读操作的过程中不需要预充电。

图4是一个示意图，说明一个电流型读出放大器的概念。在图4中，一个P型M0SFET(以下称为“PMOS”)Trp31和一个N型MOSFET(以下称为“NMOS”)Trn31在电源VDD和一条位线31的一端之间互相串联。更确切的是，PMOS Trp31的源极连接到电源VDD，而NMOSTrn31的源极连接到位线31的一端。PMOS Trp31的漏极连接到NMOSTrn31的漏极，因此形成一个节点N31。读出输出从节点N31引出。

PMOS Trp31作为一个二极管配置，其中栅极和漏极连接。PMOSTrp31相当于一个电阻，补偿(offset)一个等于某阈值的电压。此外，一个参考电压Vref加到NMOS Trn31的栅极。存储器单元32连接在位线31的另一端和地GND之间。存储器单元32具有根据存储器单元32中存储的数据的状态确定是否有电流流向GND的功能。

在如上配置的电路中，现在假定存储器单元32产生一个流向GND的电流I。在这种情况下，位线31的电位VBL减小，增大了NMOS Trn31的栅源电压Vgs。这提高了NMOS Trn31的电流容量，因此减小了漏源电压Vds。即，NMOS Trn31用作一个负电阻，其中所需的电压由于产生电流而减小。

以这种方式，由于PMOS Trp31用作一个电阻，而NMOS Trn31用作一个负电阻，因此满足以下条件。

Vds(Trp31)+Vds(Trn31)≈常数

因此，不管是否存在电流I，位线31的电位几乎保持恒定。这个电路的电流-输出电压特性在图5中显示。在这个特性曲线中VN31表示节点N31的电位。

上述电路出现以下问题。如果NMOS Trn31没有一个大的跨导gm，很难将位线31的电位维持在一个恒定的电平。因此，如果NMOS Trn31的跨导gm较小，为了将位线31的电位维持在一个恒定的电平，电路用以下方式配置。这样的一个电路配置在图6中显示。

在图6中，与图4中所示的相同的元件用同样的参考数字指示。图6中所示的电路与图4中所示的对应部分类似，除了新插入在NMOS Trn31的栅极和位线31之间的一个偏置电路33。在这个电路中，偏置电路33具有一个反馈偏置机构，随位线31的电位VBL的减小而增大输出的电位。偏置电路33的一个特殊的例子在图7中显示。

在图7中，偏置电路33由一个PMOS Trp32、一个NMOS Trn32和一个补偿电源34组成。PMOS Trp32的源极连接到电源VDD，栅极连接到位线31。NMOS Trn32，用作一个二极管，其漏极连接到PMOS Trp32的漏极，其源极连接到地GND，并且其栅极连接到NMOS Trn31的栅极。补偿电源34连接在位线31与GND之间。

前述电路的操作参考图8的波形图描述。位线31的电位VBL的减小引起PMOS Trp32的栅极电位的减小，因此提高了PMOS Trp32的电流容量。这进一步增大了加在NMOS Trn31的栅极的参考电压Vref，并且因此，提高了NMOS Trn31的电流容量，因此限制了位线31的电位VBL的减小。

相反，位线31的电位VBL的增大引起PMOS Trp32的栅极电位的增大，因此降低了PMOS Trp32的电流容量。这减小了参考电压Vref，并且因此，降低了NMOS Trn31的电流容量，因此抑制了流入位线31的电流。所以，限制了位线31的电位VBL的增大。

根据上述描述的该电路的操作，由NMOS Trn31较小的跨导gm引起的问题可以得到解决。即，即使NMOS Trn31的跨导gm较小，位线31的电位VBL的变化充分地保持在一个恒定的电平。

现在描述由上述已知的电流型读出放大器执行的数据检测操作。流入PMOS Trp31的电流用Ip表示，流入NMOS Trn31的电流用In表示，流过存储器单元32的电流用Imem表示，流过补偿电源34的电流用Iss表示。

如果电流Ip大于电流In(Ip＞In)，电流Ip-In提供的电荷存储在节点N31上。节点N31的电位VN31根据存储的电荷量而变化。而且，电流In-(Imem-Iss)提供的电荷增大位线31的电位VBL。由于偏置电路33的影响和增大的电位VBL，流入NMOS Trn31的电流减小。

当电流In逐渐变得等于电流Imem和Iss的总和时，位线31的电位VBL就确定了。当电流Ip变得等于电流In时，电荷供应延缓，并且然后，节点N31的电位VN31就确定了。NMOS Trn31中的电流In与NMOSTrn31的电流容量有关。因此，加在NMOS Trn31的栅极上的参考电压Vref，是一个关键因素。

在高(H)电平将从节点N31引出的情况下，这将被更加明确地解释。电流In变得等于电流Imem和Iss的总和(In=Imem+Iss)更容易伴随NMOS Trn31的较低的电流容量。NMOS Tm31的栅极电位(参考电压)Vref较低正是想要的。另一方面，在低(L)电平将从节点N31引出的情况下，电流In变得等于电流Imem和Iss的总和(In=Imem+Iss)更容易伴随NMOS Trn31的较高的电流容量。NMOS Trn31的栅极电位(参考电压)Vref较高正是想要的。

例如，如果存储器单元32产生一个电流，理想的是节点N31的电位VN31迅速降低。然后，位线31的电位VBL降低，这通过偏置电路33反馈到NMOS Tm31的栅极，因此提高了NMOS Trn31的栅极电位Vref。显然，如果电位被置为高于由上述反馈控制确定的栅极电位Vref，电路的操作会更快些。

相反，如果存储器单元32阻止电流的通过，理想的是节点N31的电位VN31迅速升高。然后，位线31的电位VBL升高，这通过偏置电路33反馈到NMOS Trn31的栅极，因此降低了NMOS Trn31的栅极电位Vref。显然，如果电位被置为低于由上述反馈控制确定的栅极电位Vref，电路的操作会更快些。

但是，在上述已知的数据确定电路中，偏置电压通过利用偏置电路33从当前读到的数据中获得，并且在偏置电压的基础上，位线31的电位VBL受到控制。这样难以将电位置为高于或低于由反馈控制确定的栅极电位Vref。尤其是，如果当前读的数据关于前一周期中读到的数据反向，即，如果当前数据是反向的数据，数据确定操作就被不利地延迟。

因此，考虑到上述背景，本发明的一个目的是提供数据确定电路以及一种数据确定方法，在这种方法中数据确定操作可以高速进行。

为了达到以上目的，根据本发明的一个方面，提供了数据确定电路，用于通过在一个半导体电路系统的数据线中的电流确定数据的电平。该数据确定电路具有一个反馈控制电路，用于根据电位的变化控制数据线的电位。一个数据锁存电路暂时锁存先前在数据线上读到的数据。一个补偿电路基于在数据锁存电路中锁存的先前读到的数据的电平，在数据线上实现补偿操作。

根据前述的数据确定电路，反馈控制电路控制数据线的电位，其方式是，数据线的升高的电位被降低，而数据线的降低的电位被升高，因此将数据线的电位充分地维持在一个恒定的电平。同时，补偿电路参考在数据锁存电路中锁存的先前读到的数据的电平，在数据线上实现一个补偿操作。这使得有可能将当前读到的数据的电位置为高于或低于由反馈控制确定的电位。

在上述数据确定电路中，数据线可以与一个存储器单元连接。

根据本发明的另一方面，提供了一种数据确定方法，用于通过在一个半导体电路系统的数据线中的电流确定数据的电平。在此方法中，根据电位的变化实现数据线的电位的反馈控制。先前在数据线上读到的数据被暂时锁存。基于被暂时锁存的先前读到的数据的电平，在数据线上实现补偿操作。

在前述的数据确定方法中，在数据线的电位上实现反馈控制，数据线的电位因而充分地维持在一个恒定的电平。同时，参考先前读到的数据，在数据线上实现补偿操作。这使得有可能将当前读到的数据的电位置为高于或低于由反馈控制确定的电位。

在上述方法中，数据线可以与一个存储器单元连接。

图1是一个电路图，说明本发明的一个实施例；

图2是一个电路图，说明一个存储器单元的例子；

图3是一个波形图，说明本发明的操作；

图4是一个示意图，说明一个电流型读出放大器的概念；

图5说明电流型读出放大器的电流-输出电压特性；

图6是已知的数据确定电路的电路图；

图7是一个电路图，说明一个偏置电路的特殊的例子；以及

图8是一个波形图，说明由已知的数据确定电路实现的操作。

本发明的一个实施例参考附图被详细描述。图1是一个电路图，说明在例如，根据本发明的一个实施例的半导体存储器电路的一个读出放大器中使用的数据确定电路。在此实施例中，一条数据线相应一个存储器的一条位线，并且用于该数据线的一个驱动电路相应一个存储器单元。

在图1中，一个PMOS Trp11，作为一个电流源晶体管，以及一个NMOS Trn11，作为一个控制晶体管，在电源VDD和一条位线11的一端之间互相串联。更确切的是，PMOS Trp11的源极连接到电源VDD，而NMOS Trn11的源极连接到位线11的一端。PMOS Trp11的漏极连接到NMOS Trn11的漏极，因此形成一个输出节点N11。代表位线11的电平的一个输出，即，一个读出输出从节点N11引出。

一个存储器单元12连接在位线11的另一端和地(GND)之间。存储器单元12具有根据存储器单元12中存储的状态确定是否有电流流向GND的功能。存储器单元12的配置的一个例子在图2中显示。为简便起见，仅显示了与读操作有关的电路配置。

一个偏置电路13由一个PMOS Trp12、一个NMOS Trn12和一个补偿电源14组成。PMOS Trp12的源极连接到电源VDD，栅极连接到位线11。NMOS Trn12用作一个二极管，其漏极连接到PMOS Trp12的漏极，其源极连接到地GND，并且其栅极连接到NMOS Trn11的栅极。补偿电源14连接在位线11与地GND之间。偏置电路13因此作为一个反馈控制电路，根据电位的变化控制位线11的电位。

新加到数据确定电路上的是一个补偿电路15，一个D型触发器16，和一个反相器17。补偿电路15具有一个NMOS Trn13，用作一个二极管，其漏极连接到PMOS Trp12和NMOS Trn12的漏极，并且一个NMOSTrn14连接在NMOS Trn13的源极和地GND之间。D型触发器16接收节点N11的电位，作为输入数据(D)，反相器17将D型触发器16的输出Q反相，并且将其提供给NMOS Trn14的栅极。

因为使用NMOS Trn12，一个比用于已知电路的NMOS Trn32(图7)小的晶体管，使得当补偿电路15的NMOS Trn14截止时，NMOS Trn12能提高参考电压Vref。

D型触发器16在时钟(CK)输入的上升沿锁存D输入数据，并且产生锁存的数据Q作为输出。这使得有可能保存先前读到的数据作为D型触发器16的Q输出。即，D型触发器16作为一个数据锁存电路，用于暂时锁存先前读到的数据。

在由NMOS Trn13和NMOS Trn14构成的补偿电路15中，NMOSTrn14根据节点N12亦是反相器17的输出端的电位，即，根据D型触发器16的反相的Q输出，导通或截止，因此控制NMOS Trn11的栅极的电位Vref。即，当NMOS Trn14导通时，由偏置电路13确定的参考电压Vref被补偿而降低。相反，当NMOS Trn14截止时，参考电压Vref被补偿而升高。

如上述配置的读出放大器的操作现在参考图3的波形图描述。流入PMOS Trp11的电流用Ip表示，流入NMOS Trn11的电流用In表示，流过存储器单元12的电流用Imem表示，流过补偿电源14的电流用Iss表示。

存储器单元12产生电流Imem，降低位线11的电位VBL，并且进一步降低PMOS Trp12的栅极的电位。因此，提高了PMOS Trp12的电流容量。然后，用作NMOS Trn11的栅极电位的参考电压Vref增大。同时，提高了NMOS Trn11的电流容量。结果，阻止了位线11的电位VBL的进一步降低，并且降低了节点N11的电位VN11。

如果关于先前读到的数据反向的数据(反向的数据)将在后来的周期中读入，D型触发器16的Q输出就会改变以便将节点N12的电位VN12置为高H电平，因此使NMOS Trn14导通。因此，参考电压Vref降低到低于由偏置电路13设置的电位的一个电平。这降低了NMOS Trn11的电流容量。

在此状态下，由于存储器单元12阻止电流Imem的流入，即，存储器单元12输出反向的数据，位线11的电位VBL因流入NMOS Trn11的电流In而增大。但是，较低的参考电压Vref抑制位线11的电位VBL比前述常规电路增大。此外，由于较低的参考电压Vref，NMOS Trn11的电流容量低，并且结合位线11的电位VBL的增大，电流差Ip-In增大，因此导致节点N11的电位VN11的增大。

现在假定关于先前读到的数据反向的数据在后来的周期中读入。D型触发器16的Q输出改变以便将节点N12的电位VN12置为低L电平，因此导致NMOS Trn14截止。因此，电位增大到高于由偏置电路13设置的参考电压Vref的一个电平。这提高了NMOS Trn11的电流容量。

在此状态下，由于存储器单元12引起电流Imem的流入，即，存储器单元12输出关于先前读到的数据反向的数据，位线11的电位VBL降低。但是，较高的参考电压Vref抑制位线11的电位VBL比常规电路降低。此外，由于较高的参考电压Vref，NMOS Trn11的电流容量提高，并且结合位线11的电位VBL的降低，电流差Ip-In减小，因此导致节点N11的电位VN11的降低。

在前述实施例中，数据确定电路用于一个读出放大器中，该读出放大器确定一个半导体存储器电路系统的位线的电平。但是，本发明不限于一个半导体存储器电路系统，并且在所有使用电流型数据转移方法的半导体电路系统中可以得到广泛的应用。

如前述所见，本发明提供了以下优点。根据电位的变化在数据线的电位上实现了反馈控制。同时，先前在数据线上读到的数据被暂时锁存，并且基于锁存的数据的电平，在数据线上实现补偿操作。尤其是，即使当前读到的数据关于先前读到的数据被反向(反向的数据)，也会在数据线上实现补偿操作以精确地确定当前读到的数据，因此完成了高速数据确定操作。

Claims

1．数据确定电路，用于通过一个半导体电路系统的数据线中的电流确定数据的电平，所述数据线连接到电流源的输出节点，所述数据确定电路包括：

一个反馈控制电路，用于根据输出节点的电位的变化控制所述数据线的电位；

一个数据锁存电路，用于暂时锁存先前在所述数据线上读到的数据；以及

一个补偿电路，用于基于在所述数据锁存电路中锁存的先前读到的数据的电平，在所述数据线上实现补偿操作。

2．根据权利要求1的数据确定电路，进一步包括：

一个连接到输出节点的电流供应晶体管；以及

一个连接在所述输出节点和所述数据线之间的控制晶体管，

其中所述反馈控制电路和所述补偿电路基于在所述数据锁存电路中锁存的先前读到的数据的电平，控制所述控制晶体管的控制极的电位。

3．根据权利要求1的数据确定电路，其中所述数据线连接到一个存储器单元。

4．一种数据确定方法，用于通过在一个半导体电路系统的数据线中的电流确定数据的电平，所述数据线连接到电流源的输出节点，所述数据确定方法包括步骤：

根据输出节点的电位的变化实现对所述数据线的电位的反馈控制；

暂时锁存先前在所述数据线上读到的数据；以及

基于在所述锁存步骤中暂时锁存的先前读到的数据的电平在所述数据线上实现补偿操作。

5．根据权利要求4的数据确定方法，其中所述数据确定方法用于数据确定电路中，该数据确定电路包括一个连接到输出节点的电流供应晶体管，以及一个连接在所述输出节点和所述数据线之间的控制晶体管，并且其中所述控制晶体管的控制极的电位基于在所述锁存步骤中暂时锁存的先前读到的数据的电平被控制。

6．根据权利要求4的数据确定方法，其中所述数据线连接到一个存储器单元。