CN1199196C - 只读存储器单元装置的编程的方法 - Google Patents
只读存储器单元装置的编程的方法 Download PDFInfo
- Publication number
- CN1199196C CN1199196C CNB991040821A CN99104082A CN1199196C CN 1199196 C CN1199196 C CN 1199196C CN B991040821 A CNB991040821 A CN B991040821A CN 99104082 A CN99104082 A CN 99104082A CN 1199196 C CN1199196 C CN 1199196C
- Authority
- CN
- China
- Prior art keywords
- demoder
- cell array
- word
- information
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000011159 matrix material Substances 0.000 claims abstract description 3
- 210000004027 cell Anatomy 0.000 claims description 52
- 230000008569 process Effects 0.000 claims description 13
- 210000000352 storage cell Anatomy 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005381 potential energy Methods 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
本发明涉及一种用于编程只读存储器单元装置的方法，这个只读存储单元装置的各存储单元在一个单元阵列中是按照矩阵形式以字线和位线组织的，其中，为了在一个单元阵列中对一个存储单元进行编程对具有存储单元的位线由一个位解码器提供机壳电位(VM)，其它的位线由阻断解码器提供阻断电位(VB)，并且对具有存储单元的字线由字解码器提供编程电压(VP)，对其它的字线提供保护电压(VS)，其特征在于，在单元阵列中预存储应编程的信息值。
Description
技术领域
本发明涉及一种用于只读存储器单元装置编程的方法。
背景技术
这些也称为固定值存储器的或Reed-Only-Memory(只读存储器)的只读存储器在许多电子系统中得到应用于数据的存储。在尤其为硅的半导体材料基础上将这样的在其上固定写入数字形式数据的存储器实现为集成构成的各种硅电路，在这些硅电路中优先采用各MOS(金属氧化物半导体)晶体管作为各存储器单元。在读出时选择经各MOS晶体管的，与一个字线连接的栅电极的各单个存储器单元。每个MOS晶体管的输入端是与一个基准线连接的，输出端是与一个位线连接的。在读出过程中评估是否有一电流流过或不流过此晶体管。相应地给各存储的数据分配逻辑值零和一。在那些在其中存储了分配给状态“无电流通过晶体管”的逻辑值的存储器单元中不制作MOS晶体管，或者不实现通向位线的导电连接，因此从技术上促使在这些只读存储器上存储零和1。替代地可以对这两个逻辑值相应地实现各MOS晶体管，这些MOS晶体管通过在沟道区中的不同的注入具有各不同的起始电压。一种这样的硅存储器拥有主要为平面的构造，这种构造具有每存储器单元最小的面积需求，这种面积需要在当今一微米技术工艺上产生约为0.14位/μm2的各种典型的存储密度。
发明内容
本发明首先是针对用于制造各一次民可编程只读存储器的，即所谓OTP存储器＝One-Time-Programmable-Memory(一次性可编程存储器)，在这些只读存储器上在所有情况下栅极电介层尤其拥有ONO(氧化物氮化物氧化物)成型材料，但是按原理这种栅极电介层在各多次可编程只读存储器上，在所谓的MTP-ROM(多次性可编程只读存储器)存储器上得到应用，在这些MTP-ROM存储器上栅极电介层具有一种栅极氧化物(图1)。
在存储器单元通过各很高的电压(例如用已知的Fowler-Nordheim机理)的编程过程期间必须保护各有关的，在单元阵列中矩阵形组织的单元的各相邻单元。通常通过施加阻断电压到应受保护各单元的各位线上和施加保护电压到应受保护各单元的各条线上来实现这一点，因此可将这些相邻单元上的各电压保持足够地小。借助于用各相应的高压开关装备的解码器进行各电压的输入。通常在编程过程期间此字解码器作为(1从n)解码器工作。在此此字解码器连接带有较高的编程电压的导线，在此所有其余的解码器输出端保持在保护电压上。在编程过程期间位解码器同样地作为(1从n)解码器工作。该解码器将此导线与机壳电位连接，在此其余各位线保持在阻断电位上。阻断解码器典型地作为(n-1从n)解码器工作，并且将所有的在其上不应编程信息值的位线与阻断电位连接。由此位解码器将这一个剩下的导线保持在机壳电位上。用于OTP存储器编程的迄今已知的各方法要求比较费时的各解码器电路，并且还是比较慢的。
从US专利文献4,858,194中公开了一种不易失的半导体存储器，在此半导体存储器上在写入前将各位线和各字线预充电到一个固定的阻断电压上，并且在写入时才将所属的位线和所属的字线施加到各自的，取决于写入信息的电位上。
基于本发明的任务在于，提供一种用于制作或编程一种基于半导体上的只读存储器装置，尤其是一种OTP只读存储器供支配，这种方法提供解码器的电路技术方面的简化和同时加速编程过程。
通过下述方法解决此任务。
根据本发明，用于编程只读存储器单元装置的方法，这个只读存储单元装置的各存储单元在一个单元阵列中是按照矩阵形式以字线和位线组织的，其中，为了在一个单元阵列中对一个存储单元进行编程对具有存储单元的位线由一个位解码器提供机壳电位，其它的位线由阻断解码器提供阻断电位，并且对具有存储单元的字线由字解码器提供编程电压，对其它的字线提供保护电压，其特征在于，在单元阵列中预存储应编程的信息值。
按本发明安排了动态地预存或暂存在存储器单元阵列中的各应编程的信息值。按本发明的这种动态暂存法能使得大大简化涉及编程的各解码器电路和同时明显加速编程过程。
在按本发明的特别优先的方法上用以下的顺序实施下列各步骤：
a)经阻断解码器将所有的位线预充电到阻断电位VB上，
b)将字解码器的所有输出端施加到保护电压VS上，单元阵列的所有存储器单元由此成为导电的，并且将阻断电位传输到单个单元阵列中，
c)将阻断解码器完全从单元阵列脱开，由此该阻断电位VB保持存储在各位线BL的全部的容量上，
d)接通位解码器并且此位解码器将位线与含有应编程信息值的导线，关此将此信息值传输到位线上，
e)经字解码器选出一个字线并且施加到编码电位VP上，在此字线与先前选出的位线的交叉点上编程此存储器单元，
f)最后从断开字解码器和位解码器。
后文中描述了本发明的其它合理的进一步发展。
附图说明
以下用图中所示的实施例进一步阐述本发明。在各细节上各示意图展示的：
图1为一个OTP存储器单元的示意图；
图2为单元阵列的示意图，此单元阵列带有用于说明在单元编程时单元阵列中各电压的解码器电路图；
图2B为图2A的各单元的概况图；
图3A为一个(1从8)解码器的，NAND(非与)解码器的或串联解码器的示意图；
图3B为一个(7从8)解码器的，NOR(非或)解码器的或并联解码器的示意图；
图4A为一个带有解码控制的单个开关的示意图；
图4B为一个带有控制的集合开关的示意图；
图5为带各MOS晶体管的存储器阵列的原理性构造的示意图；
图6为用于说明在按图5的存储器阵列上的编程过程的示意曲线图；
图7为在暂存阻断电位时分段存储器中的，以编程循环编程的各单元的数目；
图8为在每段暂存1位时分段存储器中的，以编程循环编程的各单元的数目；
图9为在每段暂存1行时分段存储器中的，以编程循环编程的各单元的数目。
具体实施方式
由于在电可编程和可擦半导体存储器上可特别有利地应用按本发明的测试电路，以下详述的这些实施例全部涉及电可编程的和可擦的，带有OTP(一次性可编程的)或MTP(多次性可编程的)存储器单元。
图1中示意地表示了只读存储器的一单个存储器单元7，此存储器单元拥有一个控制电路极1，一个不受电位约束的电极2，一个漏电极3和一个源电极4。此不受电位约束的电极2是由一绝缘5包围的。此控制电极是电耦合在分配给位于此存储器单元7之上的行的字线WL上的，此漏电极3是电耦合在分配给位于此存储器单元7之上的列的位线BL上的。各存储器单元的这些源极接头4是互相耦合的，并且位于一个共同的可确定的电位上。这种存储器单元以本身已知的方式如下来起作用。不受电位约束的电极2的带电和不带电状态相当于存储器单元7的两种状态。用将一个相对于漏电极3的正高电压施加到控制极1的办法，将各电荷注入不受电位约束的电极2以用于编程。正高电压的值典型地约位于+12伏。为了清除从不受电位约束的电极2除去各电子，或者用将相当于漏电极3的负高高压施加到控制电极1上的办法将各孔穴注入不受电位约束的电极2，此负高电压的值典型的约为-12伏。这些从绝对值方面超过供电电压的电压是必要的，以便克服由绝缘5建立的电势垒。基于高度的电的场强这些电子能够隧道贯通各绝缘的电势垒(“Fowler-Nordheim效应”)，或者在漏电极附近形成的各热电子能克服此绝缘(“Cheannel-Hot-Elektron-Effekt沟道热电子效应”)。为了读出在控制电极1和漏电极3之间施加一个约为4伏的正电压，此正电压还不足以改变不受电位约束的电极2的电荷状态。
为了更好地理解按本发明的方法首先阐述迄今曾如何解决基于本发明的技术问题。为此图2A展示单元阵列的原理性控制，在此在一个单元的编程时单元阵列中的各电压意味着：
VL＝读出选择电位(4伏)
VP＝编程电位(12伏)
VM＝机壳电位(10伏)
VS＝保护电位(8伏)
VB＝阻断电位(4伏)
这些不同表示的单元按图2B意味着以下的：
E0＝应编程的单元(12V-0V＝12V)
E1＝在高电位上加载的单元(12V-4V＝8V)
E2＝在低电位上加载的单元(8V-0V＝8V)
E3＝不加载的单元(8V-4V＝4V)
字解码器通常位于单元阵列之外。在此能够通过受控的反向将功能(1从n)经一个EXOR(异)门电路转换为一个(n-1从n)功能：
INV(1从n)＝(n-1从n)
在受控的反向时适用：
Y＝EXOR(W，X)
Y＝/X对于W＝1
Y＝X对于W＝0
位解码器和阻断解码器大多位于单元阵列中。这里只能实现一种功能，要么带有NAND(与非)解码器(串联开关)的功能(1从n)(示意地表示在图3A中)，要么带有NOR(或非)解码器(并联开关)的功能(n-1从n)(示意地表示在图3B中)。如果象在上述的位解码器和阻断解码器上那样需要两种功能的话，则必须通过各单个开关代替两个解码器中的一个，由解码的各信号控制这些单个开关(图4A)。这些单个开关是很占地方的。
在按本发明的编程之前对于单元阵列中的动态暂存方法有利的是：
a)在单元阵列中的各字线WL和各位线BL之间的各小的电容耦合。
b)在单元阵列中的各解码器的各地址线和各位线之间的各小的电容耦合。
c)单元阵列中一个单元编程用的小电荷需求。
d)各位线之间的和通向衬底的各小的泄漏电流(意即在各位线之间无存储器单元)。
通过遵守这些前提防止了，通过各解码器的控制而出现的在各位线上的各种干扰显著地改变单元阵列的各位线上的各已存储的电平。
例如由带有作为按图5的各单元的MOS晶体管的各存储器满足这些前提，在这些存储器上信息是通过各MOS晶体管的各不同的阈电压存储的。通过由各隧道电流在栅极绝缘(例如ONO)中存入各电荷来达到这些不同的阈电压。
动态暂存的最简单形式在于，在各位线BL上电容地存储此阻断电位VB，在这些位线上设有单元要编程。根据图6这个过程如下进行：
a)经阻断解码器将所有的位线BL预充电到阻断电位。在此期间此位解码器完全地，意即在单元阵列的所有线BL上阻断。
b)将所有的字解码器输出端施加在保护电压VS上，以便单元阵列中的所有存储器单元成为导电的，并具将阻断电位传输进整个单元阵列中。
c)将阻断解码器完全从单元阵列分开。现在阻断电位VB保持存储在各位线BL的所有电容上。
d)接通位解码器和将一个位线与含有应编程信息值的线连接。将该信息值传输到位线上(“1”＝VB，“0”＝VM)。
e)作为最后的经字解码器选出一个字线WL并且施加到编程电压VP上。在该字线WL与先前选出的位线BL的交叉点上编程此单元。
f)最后断开字解码器和位解码器。
在编程过程中因此已将信息表态地输送给单元阵列，并且仅将阻断电位存储在各位线中。由于在此方法上仅利用阻断解码器于所有位线的预充电，并且不再需要解码器功能，可以通过按图4B的一种简单的开关系列代替此阻断解码器，这导致显著的地方节约。
通过该措施还达不到编程过程的加速和不需编程的各单元的加载负荷的减少，即使当单元阵列是按图7的示意图分段时也达不到。
当除了阻断电位之外也还按图8的示意图将应编程的信息值暂存在各位线BL上，人们则获得各编程时间和加载循环的进一步缩短。此过程如下地进行：
首先各步骤a)至d)是如先前那样同样地描述的。
e)这些位解码器各自通向一个磁道的通道。在将信息传输到一个磁道的各段中之后重新分开这些位解码器。该磁道的这些段因此不仅电容地存储此阻断电压，而且也储存信息。
f)将下一个磁道的信息输送给存储器。随即接通该磁道的位解码器。此信息达到此磁道中并且暂存在那里。随后重新分开此位解码器。
g)将步骤f)一直重复到在所有段中的所有磁道中应编程的信息各自暂存在一个位线上时为止。
h)现在才经字解码器选出一个字线，并且施加到编程电位(VP)上。此字线到达所有的磁道上，使得在所有磁道的每个段中编程一个位。
i)在编程时间结束之后重新断开字解码器。
通过大量平行编程的单元，编程循环的数目减少到每段的单元数目上。将各末编程单元的加载循环的数目减小到列的数目加上一个段中各行的数目(与此相反在迄今的解决办法上曾是加载循环的数目＝应编程单元的数)。
用于缩短整个存储器用的编程时间的一个其它的步骤在于，在各段的这些位线中预存储应编程各信息值的各整个行。在图9中示意地说明了这一点。此过程如下地进行：
首先各步骤a)至g)如前面那样同样地描述的。
j)一旦在所有磁道的所有段中存储了一个位，则变换此位地址和重新在此第一磁道中开始存储第二个位。
k)人们一直重复此过程到在所有磁道中的每个段中各自预存储了应编程信息的一个行时为止。
l)在此之后才经字解码器选出一个字段，并且施加到编程电位(VP)上。此字线到达所有的磁道上，使得在所有磁道的每个段中编程一个行。
m)在编程时间结束之后重新断开该字编码器。
进一步提高了平行编程单元的数w编程循环的数相应地减小到段中行的数目。未编程单元的加载循环的数同样降到段中各行的数目。
Claims (5)
1.用于编程只读存储器单元装置的方法，这个只读存储单元装置的各存储单元在一个单元阵列中是按照矩阵形式以字线和位线组织的，其中，为了在一个单元阵列中对一个存储单元进行编程对具有存储单元的位线由一个位解码器提供机壳电位(VM)，其它的位线由阻断解码器提供阻断电位(VB)，并且对具有存储单元的字线由字解码器提供编程电压(VP)，对其它的字线提供保护电压(VS)，其特征在于，在单元阵列中预存储应编程的信息值。
2.按照权利要求1所述的方法，其特征在于以下各步骤：
a)经阻断解码器将单元阵列的所有位线预充电到阻断电位(VB)上，
b)将字解码器的所有输出端施加到保护电压(VS)上，这样，单元阵列的所有存储单元成为导电的，并且将阻断电位传输到整个单元阵列中，
c)将阻断解码器完全从单元阵列分开，这样，阻断电位(VB)保持存储在位线(BL)的所有电容中，
d)接通位解码器，并且将一个位线和含有应编程的信息值的线连接起来，其中，将此信息值传输到位线，
e)经字解码器选出一个字线，并加载编程电压(VP)，在此字线与先前选出的位线的交叉点上对存储单元进行编程，
f)最后断开字解码器和位解码器。
3.按照权利要求2所述的方法，其特征在于，单元阵列分成段，并且执行下述其它各步骤：
g)将信息值传输到单元阵列的一个存储道的段中后重新分开位解码器，这样此存储道的段不仅电容地存储阻断电位(VB)，而且也存储被传输的信息值，
h)将下一个存储道的信息值输送到单元阵列，然后由位解码器接通下一个存储道，这样，信息值到达下一个存储道中，并且暂存在那里，然后重新分开位解码器，
i)h)步骤一直重复到在单元阵列的所有存储道中的所有段中每次将应编程的信息值暂存在一个位线上时为止，
j)在此之后经字解码器选出一个字线，并且提供编程电压(VP)。
4.按照权利要求3所述的方法，其特征在于以下的步骤：
k1)在编程时间结束后重新断开字解码器。
5.按照权利要求3所述的方法，其特征在于其它的步骤：
k1)一旦在单元阵列的所有存储道的所有段中存储了信息值，则变换地址，并且重新在第一存储道中开始存储下一个信息值，
k2)在步骤1)之后的过程一直重复到在单元阵列的所有存储道中的每个段中分别将应编程的信息值预存储在一个字线时为止，
k3)然后经字解码器选出一个字线，并且施加到编程电位(VP)上，
k4)在编程时间结束后重新断开字解码器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19812640.9 | 1998-03-23 | ||
| DE19812640 | 1998-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1229993A CN1229993A (zh) | 1999-09-29 |
| CN1199196C true CN1199196C (zh) | 2005-04-27 |
Family
ID=7861942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991040821A Expired - Fee Related CN1199196C (zh) | 1998-03-23 | 1999-03-23 | 只读存储器单元装置的编程的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6044006A (zh) |
| EP (1) | EP0945872B1 (zh) |
| JP (1) | JP3795249B2 (zh) |
| KR (1) | KR100616720B1 (zh) |
| CN (1) | CN1199196C (zh) |
| DE (1) | DE59913479D1 (zh) |
| TW (1) | TW498328B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6327178B1 (en) | 2000-07-18 | 2001-12-04 | Micron Technology, Inc. | Programmable circuit and its method of operation |
| US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
| US7330369B2 (en) * | 2004-04-06 | 2008-02-12 | Bao Tran | NANO-electronic memory array |
| JP4158788B2 (ja) * | 2005-06-30 | 2008-10-01 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4725986A (en) * | 1983-09-20 | 1988-02-16 | International Business Machines Corporation | FET read only memory cell with word line augmented precharging of the bit lines |
| JPS6425394A (en) * | 1987-07-21 | 1989-01-27 | Mitsubishi Electric Corp | Nonvolatile semiconductor memory device |
| JPH0729373A (ja) * | 1993-07-08 | 1995-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5623444A (en) * | 1994-08-25 | 1997-04-22 | Nippon Kokan Kk | Electrically-erasable ROM with pulse-driven memory cell transistors |
| US5553019A (en) * | 1995-01-23 | 1996-09-03 | Motorola, Inc. | Write-once read-many memory using EEPROM cells |
| US5715194A (en) * | 1996-07-24 | 1998-02-03 | Advanced Micro Devices, Inc. | Bias scheme of program inhibit for random programming in a nand flash memory |
| US5831894A (en) * | 1998-04-27 | 1998-11-03 | United Microelectronics Corp. | Methods of programming and reading one time programmable read only memory |
-
1999
- 1999-02-22 EP EP99103413A patent/EP0945872B1/de not_active Expired - Lifetime
- 1999-02-22 DE DE59913479T patent/DE59913479D1/de not_active Expired - Fee Related
- 1999-02-26 TW TW088102955A patent/TW498328B/zh not_active IP Right Cessation
- 1999-03-23 KR KR1019990009783A patent/KR100616720B1/ko not_active IP Right Cessation
- 1999-03-23 JP JP7785999A patent/JP3795249B2/ja not_active Expired - Fee Related
- 1999-03-23 US US09/273,648 patent/US6044006A/en not_active Expired - Lifetime
- 1999-03-23 CN CNB991040821A patent/CN1199196C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11328983A (ja) | 1999-11-30 |
| EP0945872B1 (de) | 2006-05-31 |
| EP0945872A2 (de) | 1999-09-29 |
| CN1229993A (zh) | 1999-09-29 |
| EP0945872A3 (de) | 2000-05-31 |
| TW498328B (en) | 2002-08-11 |
| DE59913479D1 (de) | 2006-07-06 |
| JP3795249B2 (ja) | 2006-07-12 |
| KR100616720B1 (ko) | 2006-08-28 |
| KR19990078135A (ko) | 1999-10-25 |
| US6044006A (en) | 2000-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1096081C (zh) | 非易失性半导体存储装置 | |
| KR100328405B1 (ko) | 어드레스가다중선택되는불휘발성반도체기억장치 | |
| KR100471514B1 (ko) | 비휘발성 반도체 기억 장치 | |
| CN100479063C (zh) | 利用升压衬底/槽的存储器件及运作该器件的方法和系统 | |
| KR940000899B1 (ko) | 공통제어게이트 구동회로를 갖춘 nand셀형 prom | |
| JP4674234B2 (ja) | マルチビットフラッシュメモリデバイスの高性能な書込方法及びシステム | |
| CN1615526A (zh) | 用于具有邻近位预先充电的闪速eprom阵列的虚拟接地读取的源极侧感测结构 | |
| KR920018767A (ko) | 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치 | |
| CN101079321A (zh) | 包括伪单元的闪存存储设备 | |
| CN101079323A (zh) | 稳定地进行擦除操作的非易失性半导体存储装置及其操作方法 | |
| CN101345085A (zh) | 闪存设备以及擦除闪存设备的方法 | |
| JP2011044222A (ja) | Ｎａｎｄ型フラッシュメモリ | |
| CN1909113A (zh) | 用于感测存储单元的状态的方法和装置 | |
| CN1054945C (zh) | 电可擦可编程只读存储器,有其之存储器件和集成电路板 | |
| CN1196199C (zh) | 非易失性半导体存储器件及其不良补救方法 | |
| CN1229811C (zh) | Eeprom使用的单一晶体管存储单元 | |
| CN1182939A (zh) | 非易失性存储装置 | |
| CN1199196C (zh) | 只读存储器单元装置的编程的方法 | |
| CN1275159C (zh) | 结合基于输出的冗余的猝发读取 | |
| US20040013018A1 (en) | Non-volatile semiconductor memory device and method of actuating the same | |
| CN106024058B (zh) | 半导体存储装置以及数据处理方法 | |
| US6459616B1 (en) | Split common source on EEPROM array | |
| CN100543867C (zh) | 使用三层金属互连的闪存架构 | |
| US20080074921A1 (en) | Semiconductor integrated circuit device and method of operating same | |
| CN1929030A (zh) | 保护非易失性存储器单元免于过度擦除的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050427 |