CN1229993A - 只读存储器单元装置的编程的方法 - Google Patents
只读存储器单元装置的编程的方法 Download PDFInfo
- Publication number
- CN1229993A CN1229993A CN99104082A CN99104082A CN1229993A CN 1229993 A CN1229993 A CN 1229993A CN 99104082 A CN99104082 A CN 99104082A CN 99104082 A CN99104082 A CN 99104082A CN 1229993 A CN1229993 A CN 1229993A
- Authority
- CN
- China
- Prior art keywords
- demoder
- word
- memory
- information
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000000903 blocking effect Effects 0.000 claims abstract description 6
- 239000011159 matrix material Substances 0.000 claims abstract 2
- 230000008569 process Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
本发明涉及一种用于编程只读存储器单元装置的方法,此只读存储器单元装置的各存储器单元在各单元阵列中是按矩阵形式以各字线和位线组织的,在此借助用机壳电位(VM)加电压的位解码器和借助用阻断电位(VB)给各位线加电压的阻断解码器控制这些位线,并且借助用编程电压(VP)或保护电压(VS)给各字线加电压的字解码器控制这些字线。将应编程的信息值预存储在单元阵列中。
Description
本发明涉及一种用于按权利要求1的前序部分的只读存储器单元装置编程的方法。
这些也称为固定值存储器的或Read-Only-Memory(只读存储器)的只读存储器在许多电子系统中得到应用于数据的存储。在尤其为硅的半导体材料基础上将这样的在其上固定写入数字形式数据的存储器实现为集成构成的各种硅电路，在这些硅电路中优先采用各MOS(金属氧化物半导体)晶体管作为各存储器单元。在读出时选择经各MOS晶体管的，与一个字线连接的栅电极的各单个存储器单元。每个MOS晶体管的输入端是与一个基准线连接的，输出端是与一个位线连接的。在读出过程中评估是否有一电流流过或不流过此晶体管。相应地给各存储的数据分配逻辑值零和一。在那些在其中存储了分配给状态“无电流通过晶体管”的逻辑值的存储器单元中不制作MOS晶体管，或者不实现通向位线的导电连接，借以从技术上促使在这些只读存储器上存储零和1。替代地可以对这两个逻辑值相应地实现各MOS晶体管，这些MOS晶体管通过在沟道区中的不同的离子注入具有各不同的起始电压。一种这样的硅存储器拥有基本为平面的构造，这种构造具有每存储器单元最小的面积需求，这种面积需要在当今一微米技术工艺上产生约为0.14位/μm2的各种典型的存储密度。
本发明首先是针对用于制造一次性电可编程只读存储器，即所谓OTP存储器＝One-Time-Programmable-Memory(一次性可编程存储器)，在这些只读存储器上在所有情况下栅极电介层尤其拥有ONO(氧化物氮化物氧化物-译注)成型材料，但是按原理这种栅极电介层在各多次可编程只读存储器上，在所谓的MTP-ROM(多次性可编程只读存储器)存储器上也可以得到应用，在这些MTP-ROM存储器上栅极电介层尤其是具有一种栅极氧化物(图1)。
在存储器单元通过各很高的电压(例如用已知的Fowler-Nordheim机理)的编程过程期间，必须保护各有关的在单元阵列中矩阵形组织的单元的各相邻单元。通常通过施加阻断电压到应受保护各单元的各位线上和施加保护电压到应受保护各单元的各字线上来实现这一点，因此可将这些相邻单元上的各电压保持足够地小。借助于用相应的高压开关装备的解码器进行各电压的输入。通常在编程过程期间此字解码器作为(1从n)解码器工作。在此，此字解码器连接带有较高的编程电压的导线，此时所有其余的解码器输出端保持在保护电压上。在编程过程期间位解码器同样地作为(1从n)解码器工作。该解码器将一导线与机壳电位连接，此时其余各位线保持在阻断电位上。阻断解码器典型地作为(n-1从n)解码器工作，并且将所有的在其上无信息值应编程的位线与阻断电位连接。由此位解码器将这一个剩下的导线保持在机壳电位上。用于OTP存储器编程的迄今已知的各方法要求比较昂贵的各解码器电路，并且还是比较慢的。
从US专利文献4,858,194中公开了一种不易失的半导体存储器，在此半导体存储器上在写入前将各位线和各字线预充电到一个固定的阻断电压上，并且在写入时才将所属的位线和所属的字线施加到各自的，取决于写入信息的电位上。
基于本发明的任务在于，提供一种用于制作或编程一种基于半导体上的只读存储器装置，尤其是一种OTP只读存储器的方法供支配，这种方法提供解码器的电路技术方面的简化和同时加速编程过程。
按本发明此任务是如下解决的，即安排了在存储器单元阵列中的各应编程的信息值动态地预存或暂存。按本发明的这种动态暂存法能使得大大简化涉及编程的各解码器电路和同时明显加速编程过程。
在按本发明的特别优先的方法中用以下的顺序实施下列各步骤：
a)经阻断解码器将所有的位线预充电到阻断电位(VB)上，
b)将字解码器的所有输出端施加到保护电压(VS)上，由此该单
元阵列的所有存储器单元成为导电的，并且将阻断电位传输到
整个单元阵列中，
c)将阻断解码器完全从单元阵列分开，由此该阻断电位(VB)保
持存储在各位线(BL)的全部的电容上，
d)接通位解码器并且此位解码器将一位线与含有应编程信息值的
线连接，在此将该信息值传输到此位线上，
e)经字解码器选出一个字线并且施加到编程电位(VP)上，在此
字线与先前选出的位线的交叉点上编程此存储器单元，
f)最后断开字解码器和位解码器。
从各从属权利要求产生本发明的其它合理的进一步发展。
以下用图中所示的实施例进一步阐述本发明。在各细节上各示意图展示的：
图1为一个OTP存储器单元的示意图；
图2A为单元阵列的示意图，此单元阵列带有用于说明在单元编程时单元阵列中各电压的解码器电路图；
图2B为图2A的各单元的概况图；
图3A为一个(1从8)解码器的，NAND(与非)解码器的或串联解码器的示意图；
图3B为一个(7从8)解码器的，NOR(或非)解码器的或并联解码器的示意图；
图4A为一个带有解码控制的单个开关的示意图；
图4B为一个带有控制的集合开关的示意图；
图5为带各MOS晶体管的存储器阵列的原理性构造的示意图；
图6为用于说明在按图5的存储器阵列上的编程过程的示意曲线图；
图7为在暂存阻断电位时一分段存储器中的，在一编程循环中编程的单元数目；
图8为在每段暂存1位时一分段存储器中的，在一编程循环中编程的单元数目；
图9为在每段暂存1行时一分段存储器中的，在一编程循环编程的单元数目。
由于在电可编程和可擦半导体存储器上可特别有利地应用按本发明的测试电路，以下详述的这些实施例全部涉及电可编程的和可擦的，带有OTP(一次性可编程的)或MTP(多次性可编程的)存储器单元的半导体存储器。
图1中示意地表示了只读存储器的一单个存储器单元7，此存储器单元拥有一个控制电极1，一个不受电位约束的电极2，一个漏电极3和一个源电极4。此不受电位约束的电极2是由一绝缘层5包围的。此控制电极1是电耦合在分配给位于此存储器单元7之上的行的字线WL上的，此漏电极3是电耦合在分配给位于此存储器单元7之上的列的位线BL上的。各存储器单元的这些源极接头4是互相耦合的，并且位于一个共同的可确定的电位上。这种存储器单元以实际上众所周知的方式如下来工作。不受电位约束的电极2的带电和不带电状态相当于存储器单元7的两种状态。用将一个相对于漏电极3的正高电压施加到控制极1的办法，将电荷注入不受电位约束的电极2以用于编程。正高电压的值典型地约位于+12伏。为了清除从不受电位约束的电极2除去各电子，或者用相当于漏电极3的负高电压施加到控制电极1上的办法，将各空穴注入到不受电位约束的电极2，此负高电压值典型的约为-12伏。这些从绝对值方面超过供电电压的电压是必要的，以便克服由绝缘层5建立的势垒。基于高的电场强度这些电子能够隧道穿透各绝缘层的势垒(“Fowler-Nordheim效应”)，或者在漏电极附近形成的各热电子能克服此绝缘层(“Channel-Hot-Elektron-Effekt沟道热电子效应”)。为了读出在控制电极1和漏电极3之间施加一个约为4伏的正电压，然而此正电压不足以改变不受电位约束的电极2的电荷状态。
为了更好地理解本发明方法，首先阐述迄今曾如何解决基于本发明的技术问题。为此图2A展示单元阵列的原理性控制，在此在一个单元的编程时单元阵列中的各电压意味着：
VL＝读出选择电位(4伏)
VP＝编程电位(12伏)
VM＝机壳电位(0伏)
VS＝保护电位(8伏)
VB＝阻断电位(4伏)
这些不同表示的单元按图2B有以下含义：
Z0＝应编程的单元(12V-0V＝12V)
Z1＝在高电位上加载的单元(12V-4V＝8V)
Z2＝在低电位上加载的单元(8V-0V＝8V)
Z3＝不加载的单元(8V-4V＝4V)
字解码器通常位于单元阵列之外。在此能够通过受控的反向，将功能(1从n)经一个EXOR(异或)门电路转换为一个(n-1从n)功能：
INV(1从n)＝(n-1从n)
在受控的反向时适用：
y＝EXOR(W，x)
y＝/x对于W＝1
y＝x对于W＝0
位解码器和阻断解码器大多位于单元阵列中。这里只能实现一种功能，要么带有NAND(与非)解码器(串联开关)的功能(1从n)(示意地表示在图3A中)，要么带有NOR(或非)解码器(并联开关)的功能(n-1从n)(示意地表示在图3B中)。如果象在上述的位解码器和阻断解码器上那样需要两种功能的话，则必须通过各单个开关代替两个解码器中的一个，由解码的各信号控制这些单个开关(图4A)。这些单个开关是很占地方的。
在按本发明的编程之前对于单元阵列中的动态暂存方法有利的是：
a)在单元阵列中的各字线WL和各位线BL之间的各小的电容耦
合。
b)在单元阵列中的各解码器的各地址线和各位线之间的各小的电
容耦合。
c)单元阵列中一个单元编程用小电荷需求。
d)各位线之间的和通向衬底的小的漏泄电流(意即在各位线之间
无存储器单元)。
通过遵守这些前提可防止，通过对各解码器的控制而出现在各位线上的各种干扰显著地改变单元阵列的各位线上所存储的电平。
例如由带有作为按图5的单元的MOS晶体管的存储器可满足这些前提，在这些存储器上信息是通过各MOS晶体管的各不同的阈电压存储的。通过由各隧道电流在栅极绝缘层(例如ONO)中存入各电荷来达到这些不同的阈电压。
动态暂存的最简单形式在于，在各位线BL上容性地存储此阻断电位VB，在这些位线上没有单元要编程。根据图6这个过程如下进行：
a)经阻断解码器将所有的位线BL预充电到阻断电位。在此期间
此位解码器完全地，意即在单元阵列的所有线BL上阻断。
b)将所有的字解码器输出端施加在保护电压(VS)上，以便单元
阵列中的所有存储器单元成为导电的，并具将阻断电位传输到
整个单元阵列中。
c)将阻断解码器完全从单元阵列分开。现在阻断电位(VB)保持
存储在各位线(BL)的所有电容上。
d)接通位解码器并且此位解码器将一个位线与含有应编程信息值
的线连接。将此信息值传输到位线上(“1”＝VB，“0”＝VM)。
e)作为最后的经字解码器选出一个字线WL并且施加到编程电压
VP上。在该字线WL与先前选出的位线BL的交叉点上编程此
单元。
f)最后断开字解码器和位解码器。
在编程过程中因此已将信息静态地输送给单元阵列，并且仅将阻断电位存储在各位线中。由于在此方法中仅利用阻断解码器于所有位线的预充电，并且不再需要解码器功能，可以通过按图4B的一种简单的开关系列代替此阻断解码器，这导致显著的面积节约。
通过该措施还达不到编程过程的加速和不需编程的各单元的加载负荷的减少，即使当单元阵列是按图7的示意图分段时也达不到。
当除了阻断电位之外也还按图8的示意图将应编程的信息值暂存在各位线BL上，人们则获得各编程时间和加载循环的进一步缩短。此过程如下地进行：
首先各步骤a)至d)是如先前那样同样地描述的。
e)这些位解码器只是各自有通向一个存储道(Spur)的通道。
在将信息传输到一个存储道的各段中之后重新分开这些位解码
器。该存储道的这些段因此不仅容性地存储此阻断电压，而且
也储存信息。
f)将下一个存储道的信息输送给存储器。随即接通该存储道的位
解码器。此信息到达此存储道中并且暂存在那里。随后重新分
开此位解码器。
g)将步骤f)一直重复到在所有段中的所有存储道中应编程的信息
各自暂存在一个位线上时为止。
h)现在才经字解码器选出一个字线，并且施加到编程电位(VP)
上。此字线到达所有的存储道上，使得在所有存储道的每个段
中编程一个位。
i)在编程时间结束之后重新断开字解码器。
通过大量平行编程的单元，编程循环的数目减少到每段的单元数目。将各未编程单元的加载循环的数目减小到列的数目加上一个段中行的数目(与此相反，在迄今的解决办法中曾是加载循环的数目＝应编程单元的数)。
用于缩短整个存储器用的编程时间的另一个步骤在于，在各段的这些位线中预存储应编程各信息值的各整个行。在图9中示意地说明了这一点。此过程如下地进行：
首先各步骤a)至g)如前面那样同样地描述。
i一旦在所有存储道的所有段中存储了一个位，则变换此位地址
和重新在此第一存储道中开始存储第二个位。
j)人们一直重复此过程到在所有存储道中的每个段中各自预存储
了应编程信息的一个行时为止。
k)在此之后才经字解码器选出一个字线，并且施加编程电位
(VP)。此字线到达所有的存储道上，使得在所有存储道的每
个段中编程一个行。
1)在编程时间结束之后重新断开该字解码器。
进一步提高了平行编程单元的数。编程循环的数相应地减小到段中行的数目。未编程单元的加载循环的数同样降到段中各行的数目。
Claims (5)
1.用于编程只读存储器单元装置的方法，这个只读存储器单元装置的各存储器单元在各单元阵列中是按矩阵形式以各字线和位线组织的，在此借助用机壳电位(VM)加电压的位解码器和借助用阻断电位(VB)给各位线加电压的阻断解码器控制这些位线，并且借助用编程电压(VP)或保护电压(VS)给各字线加电压的字解码器控制这些字线，其特征在于，在单元阵列中预存储应编程的信息值。
2.按权利要求1的方法，其特征在于以下各步骤：
a)经阻断解码器将所有位线预充电到阻断电位(VB)上；
b)将字解码器的所有输出端施加到保护电压(VS)上，由此该单
元阵列的所有存储器单元成为导电的，并且将阻断电位传输到
整个单元阵列中，
c)将阻断解码器完全从单元阵列分开，由此该阻断电位(VB)保
持存储在各位线(VB)的所有电容上，
d)接通位解码器和此位解码器将一个位线与含有应编程信息值的
线连接，在此将该信息值传输到此位线上，
e)经字解码器选出一个字线和施加到编程电位(VP)上，在此字
线与先前选出的位线的交叉点上编程此存储器单元，
f)最后断开字解码器和位解码器。
3.按权利要求2的方法，其特征在于以下的其它各步骤：
g)在将信息值传输到单元阵列的一存储道的各段中之后重新分开
这些位解码器，由此该存储道的各段不仅容性地存储阻断电压
(VB)，而且也存储所传输的信息值，
h)将下一个存储道的信息值输送给单元阵列，随后接通该下一个
存储道的位解码器，由此此信息值到达此下一个存储道中，并
且暂存在那里，以及随后重新分开该位解码器，
i)此步骤h)一直重复到在单元阵列的所有段中的所有存储道中每
次将应编程的信息值暂存在一个位线上时为止，
j)随在此后，经字解码器选出一个字线和施加到编程电压(VP)
上。
4.按权利要求3的方法，其特征在于以下的步骤：
a)在编程时间结束之后重新断开字解码器。
5.按权利要求3的方法，其特征在于这些其它步骤：b)一旦在单元阵列的所有存储道的所有段中存储了信息值，则变换此位地址和重新在第一存储道中开始存储下一个信息值；c)在步骤1)之后的过程一直重复到在单元阵列的所有存储道中的每个段中每次预存储了应编程信息值的一个字线时为止，d)在此之后经字解码器选出一个字线，并且施加到编程电位(VP)上，e)在编程时间结束之后重新断开字解码器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19812640.9 | 1998-03-23 | ||
| DE19812640 | 1998-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1229993A true CN1229993A (zh) | 1999-09-29 |
| CN1199196C CN1199196C (zh) | 2005-04-27 |
Family
ID=7861942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991040821A Expired - Fee Related CN1199196C (zh) | 1998-03-23 | 1999-03-23 | 只读存储器单元装置的编程的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6044006A (zh) |
| EP (1) | EP0945872B1 (zh) |
| JP (1) | JP3795249B2 (zh) |
| KR (1) | KR100616720B1 (zh) |
| CN (1) | CN1199196C (zh) |
| DE (1) | DE59913479D1 (zh) |
| TW (1) | TW498328B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6327178B1 (en) * | 2000-07-18 | 2001-12-04 | Micron Technology, Inc. | Programmable circuit and its method of operation |
| US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
| US7330369B2 (en) * | 2004-04-06 | 2008-02-12 | Bao Tran | NANO-electronic memory array |
| JP4158788B2 (ja) * | 2005-06-30 | 2008-10-01 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4725986A (en) * | 1983-09-20 | 1988-02-16 | International Business Machines Corporation | FET read only memory cell with word line augmented precharging of the bit lines |
| JPS6425394A (en) * | 1987-07-21 | 1989-01-27 | Mitsubishi Electric Corp | Nonvolatile semiconductor memory device |
| JPH0729373A (ja) * | 1993-07-08 | 1995-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5623444A (en) * | 1994-08-25 | 1997-04-22 | Nippon Kokan Kk | Electrically-erasable ROM with pulse-driven memory cell transistors |
| US5553019A (en) * | 1995-01-23 | 1996-09-03 | Motorola, Inc. | Write-once read-many memory using EEPROM cells |
| US5715194A (en) * | 1996-07-24 | 1998-02-03 | Advanced Micro Devices, Inc. | Bias scheme of program inhibit for random programming in a nand flash memory |
| US5831894A (en) * | 1998-04-27 | 1998-11-03 | United Microelectronics Corp. | Methods of programming and reading one time programmable read only memory |
-
1999
- 1999-02-22 DE DE59913479T patent/DE59913479D1/de not_active Expired - Fee Related
- 1999-02-22 EP EP99103413A patent/EP0945872B1/de not_active Expired - Lifetime
- 1999-02-26 TW TW088102955A patent/TW498328B/zh not_active IP Right Cessation
- 1999-03-23 US US09/273,648 patent/US6044006A/en not_active Expired - Lifetime
- 1999-03-23 JP JP7785999A patent/JP3795249B2/ja not_active Expired - Fee Related
- 1999-03-23 CN CNB991040821A patent/CN1199196C/zh not_active Expired - Fee Related
- 1999-03-23 KR KR1019990009783A patent/KR100616720B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3795249B2 (ja) | 2006-07-12 |
| JPH11328983A (ja) | 1999-11-30 |
| EP0945872B1 (de) | 2006-05-31 |
| US6044006A (en) | 2000-03-28 |
| KR100616720B1 (ko) | 2006-08-28 |
| DE59913479D1 (de) | 2006-07-06 |
| CN1199196C (zh) | 2005-04-27 |
| KR19990078135A (ko) | 1999-10-25 |
| EP0945872A3 (de) | 2000-05-31 |
| TW498328B (en) | 2002-08-11 |
| EP0945872A2 (de) | 1999-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE50034E1 (en) | Three-dimensionally stacked nonvolatile semiconductor memory | |
| CN100479063C (zh) | 利用升压衬底/槽的存储器件及运作该器件的方法和系统 | |
| KR100471514B1 (ko) | 비휘발성 반도체 기억 장치 | |
| CN100350503C (zh) | 降低非易失性存储器存储元件间耦合效应的方法 | |
| JP4674234B2 (ja) | マルチビットフラッシュメモリデバイスの高性能な書込方法及びシステム | |
| US20050254302A1 (en) | Semiconductor memory device | |
| KR100461486B1 (ko) | 불휘발성 반도체 메모리 장치 | |
| CN101079321A (zh) | 包括伪单元的闪存存储设备 | |
| KR920018767A (ko) | 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치 | |
| KR19990045134A (ko) | 어드레스가 다중선택되는 불휘발성 반도체기억장치 | |
| CN1892912A (zh) | 页面缓冲器和非易失性存储器设备 | |
| JPH08236731A (ja) | 単一パワーサプライｆｌａｓｈ−ｅｅｐｒｏｍプロセスと両立するバイトごとの消去可能なｅｅｐｒｏｍ | |
| JP2005527061A (ja) | 予備消去ステップを用いてフラッシュメモリを消去する方法 | |
| CN110880346A (zh) | 半导体存储装置 | |
| US5706228A (en) | Method for operating a memory array | |
| CN1992083A (zh) | 控制存储器单元的临界电压分布的脉冲宽度收敛法 | |
| CN1258225C (zh) | 非易失性存储装置 | |
| CN1054945C (zh) | 电可擦可编程只读存储器,有其之存储器件和集成电路板 | |
| CN1771563A (zh) | 使用a/d转换器的快速、准确且低电源电压的增压器 | |
| CN1199196C (zh) | 只读存储器单元装置的编程的方法 | |
| CN1477647A (zh) | Rom单元及其编程方法和布局方法以及rom器件 | |
| TWI564899B (zh) | 半導體儲存裝置以及資料處理方法 | |
| KR19990013057A (ko) | 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법 | |
| US6646925B2 (en) | Method and system for discharging the bit lines of a memory cell array after erase operation | |
| CN1929030A (zh) | 保护非易失性存储器单元免于过度擦除的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050427 |