CN1193825A - 平面介质集成电路 - Google Patents

Abstract

提供了一种平面介质集成电路,从而平面介质线与电子元件之间的能量转换损耗较小且在它们之间容易获得阻抗匹配。通过设置与电路衬底的两个主表面都相对的隙缝,构成了两个平面介质线。为了进行线转换,在包括隙缝的第一平面介质线的末端部分处设置连到隙缝线和第一平面介质线的电磁场的隙缝线和第一线转换导体图案。在包括隙缝的第二平面介质线的末端部分处设置使第二线转换导体图案沿与第二平面介质线垂直的方向伸出的共面线。

Description

平面介质集成电路

本发明涉及用于毫米波频带和微波频带的平面介质集成电路。

在毫米波频带和微波频带中常使用传输线，通过在介质衬底上形成波导、同轴线、微波带状线、共面线、隙缝线和类似的预定导体来形成这些传输线。尤其是，在其上形成传输线的介质衬底中，由于容易与诸如IC等电子元件相连，所以多次尝试通过把电子元件安装到介质衬底上来形成集成电路。

然而，在常规的微波带状线、共面线、隙缝线和类似传输线中，由于传输损耗相当大，所以它们不适用于特别需要低传输损耗的电路。因此，在日本公开专利申请No.Hei-08-265007中，本申请人提出了涉及解决这些问题的平面介质线和集成电路的发明。

同时，由于诸如半导体装置等电子元件的输入/输出部分以及平面介质线的电磁场分布一般有所不同，所以只把电子元件安装到平面介质线使得转换损耗大大增加。此外，如果只把电子元件安装到介质板的一个表面，在其背面的电磁场和电子元件之间不形成连接，这一点也导致转换损耗的增加。把电子元件安装到介质板的两个表面消除了后一个问题；然而，这将导致因电子元件的特性变化而使特性再现性(成品率)降低，损耗增加以及材料和安装成本的增加。

本发明的一个目的是提供一种平面介质集成电路，从而平面介质线与电子元件之间的能量转换很小，且容易在它们之间获得阻抗匹配。

依据本发明的一个方面，为了通过减少平面介质线与电子元件耦合部分中的信号损耗而保持低损耗特性来进行集成(这是平面介质线的一个特征)，如此形成平面介质线，从而在介质板第一主表面上的固定距离处设置两个导体来提供第一隙缝，在介质板第二主表面上的固定距离处设置两个导体来提供与第一隙缝相对的第二隙缝，夹在介质板的第一隙缝和第二隙缝之间的区域形成平面波传播区。在平面介质线的末端部分或中点处设置共面线，设置沿与平面介质线垂直的方向从共面线的中央导体中伸出的线转换导体图案，以在隙缝线上延伸的方式放置电子元件。

由此结构，通过平面介质线传播的LSM模式信号耦合到沿与平面介质线垂直的方向伸出的线转换导体图案，并被转换成共面线传播模式。一信号输入到以在此共面线上延伸的方式放置的电子元件。结果，当从电子元件输出信号时，以共面线传播模式传播信号，沿与平面介质线垂直的方向伸出的线转换导体图案与平面介质线之间耦合的结果是信号通过平面介质线以LSM模式传播。

最好如此构成两个平面介质线，从而通过在介质板第一主表面上的固定间隔处放置两个电极来提供第一隙缝，通过在介质板第二主表面上的固定间隔处放置两个电极来形成与第一隙缝相对的第二隙缝，导体板第一隙缝和第二隙缝所夹的区域形成平面波的传播区。在隙缝线的末端部分处设置连到隙缝线和第一平面介质线的电磁场的第一线转换导体图案，在隙缝线的另一端部分附近设置共面线。设置沿与平面介质线垂直的方向从共面线末端部分处的中央导体中伸出的第二线转换导体图案。以在共面线和隙缝线上延伸的方式放置电子元件。

用此结构，通过第一平面介质线传播的LSM模式信号耦合到第一线转换导体图案，并被转换成TE模式，通过隙缝线传播，以及输入电子元件。通过第二平面介质线传播的LSM模式信号耦合到第二线转换导体图案，转换成共面线传播模式并输入电子元件。相应地，电子元件进行信号处理，诸如合成从第一和第二平面介质线输入的两个信号。例如，当此电子元件是混合器FET(场效应晶体管)或混合器二极管时，通过分别从第一和第二平面介质线输入RF信号和Lo信号来从外部源的偏压供电线中取得IF信号。

最好在隙缝线或共面线的中央处设置短路短截线，用于在线转换导体图案和电子元件之间获得阻抗匹配。结果，在线转换导体图案和电子元件之间获得阻抗匹配，并减少隙缝线与电子元件连接部分中的损耗。

此外，最好在线转换导体图案和隙缝线或共面线之间设置阻抗匹配电路。结果，在线转换导体图案和隙缝线或共面线之间获得阻抗匹配，从而抑制不想要的反射以及减少线转换而引起的传输损耗。

从以下详细描述并结合附图，可使本发明的以上和进一步的目的、方面和新特征变得明显起来。

图1A和1B是示出依据本发明第一实施例的混合器结构的局部分解透视图。

图2是示出混合器整个结构的透视图。

图3是平面介质线的剖面图。

图4是平面介质线的剖面图。

图5是示出电路衬底上导体图案的图。

图6是示出相对于图5安装FET的状态图。

图7是示出叉指式电容器结构的图。

图8是示出依据本发明第二实施例的混合器结构的图。

图9是依据本发明第三实施例的倍频器的分解透视图。

将参考图1A到1B到7来描述依据本发明第一实施例的混合器的结构。

图1A和1B是示出混合器结构的局部分解透视图。图1A是下部导体板的透视图，在图中下部导体板的上表面中形成隙缝，从而形成43所示的空隙部分。图1B示出把图1A所示图1A导体板的上表面上放置电路衬底30的状态。电路衬底30如此，从而在导体板的上和下表面上形成各种导体图案，隙缝线输入型FET(毫米波GaAs FET)50安装到电路衬底30的上表面上。标号14与24分别代表电路衬底30的上表面上的隙缝(通过暴露衬底30的上表面而形成)，如下所述，它们形成第一和第二平面介质线以及底面上的对向隙缝，其间插入电路衬底30。标号12代表在第一平面介质线的末端部分处形成隙缝线。标号10代表设在隙缝线12的一端部分处的第一线转换导体图案，它连到第一平面介质线并用于在它与隙缝线之间进行模式转换。标号16代表在隙缝线的另一端部分附近形成的共面线，第二线转换导体图案17沿与第二平面介质线垂直的方向从共面线的中央导体中凸出。标号31和32分别代表共面线，它们给FET50提供栅极偏压和漏极偏压。这两个共面线31和32设有F所表示的滤波器，标号18代表叉指式电容器，它形成共面线31的中央导体和另一导体之间的电容器。每个上述图案的外围部分象RF-GND(接地导体)一样覆盖电路衬底30的上表面。在电路衬底30的底面上设有分别与隙缝14和24相对的隙缝，在电路衬底30底面的其它区域形成RF-GND。

图2示出相对于图1B的状态进一步把上部导体板置于上表面的状态。通过在上部导体板41的内表面中形成相对于下部导体板44的槽平面对称(镜面对称)的槽，来构成空隙部分42。

图3是穿过图1所示隙缝24的剖面图。在图3，标号23代表导体板，在其第一主表面(图中的上表面)上形成两个导体板21a和21b，24所示的部分形成第一隙缝。此外，在导体板23的第二主表面(图中的底面)上形成两个导体板22a和22b，25所示的部分形成第二隙缝。两个导体板41和44设有位于隙缝24和25附近的空隙42和43，并使导体板21a和21b之间的部分以及导体板22a和22b之间的部分都导通。

设在对向隙缝24和25之间导体板23中由图3中23c所示的部分成为传播区，其中传播具有所需传播频率fb的高频信号。此外，把传播区23c夹在中间的两侧上由23a和23b所示的部分变为截止区。

图4是一平面的剖视图，图3所示平面介质线的传播区沿传播方向穿过该平面。如图4所示，平面电磁波PW23(它是具有平面波的电磁波)以预定的入射角θ进入导体板23的上表面(隙缝24部分)并以等于入射角θ的反射角θ反射。此外，在导体板23的上表面上反射的平面电磁波PW23以入射角θ进入导体板23的下表面(隙缝25部分)并以等于入射角θ的反射角θ反射。其后，平面电磁波PW23重复地被作为边界表面的导体板23隙缝部分24和25的表面交替反射并通过导体板23的传播区23c以TE模式传播。换句话说，如此确定导体板23的特定介电常数以及导体板23的厚度t23，从而所需的传播频率fb变得等于或大于临界频率fda(在该频率处达到的状态是，入射角θ减小、平面电磁波PW23通过空间42和43而且通过传播区23c传播的平面电磁波PW23被衰减)。

有图3所示的导体板23夹在中间的相对电极21a和22a形成平行板波导，它具有比相应于TE波的所需传播频率fb足够高的截止频率。结果，在电极21a和22a所夹的导体板23宽度方向的一侧上形成电场分量平行于电极21a和22a且相应于TE波的截止区23a。按类似的方式，有导体板23夹在中间的电极21b和22b形成平行板波导，它具有比相应于TE波的所需传播频率fb足够高的截止频率，在电极21b和22b所夹的导体板23宽度方向的一侧上形成相应于TE波的截止区23b。

此外，图中空间42的上表面与电极21a形成平行板波导，其厚度t42如此设定，从而使相应于平行板波导TE波的截止频率变得足够高于所需的传播频率fb。结果，在42a所示的部分中形成相应于TE波的截止区。按类似的方式，在42b、43a和43b所示的每个部分中形成相应于TE波的截止区。

空间42的相对内表面(图中的纵向壁)形成平行板波导，其宽度W2如此设定，从而使相应于平行板波导TE波的截止频率变得足够高于所需的传播频率fb，从而形成截止区42d。同样，对于空间43，形成截止区43d。

如上所述，形成平面介质线的结果是，可使频率等于或高于临界频率fda的高频信号的电磁场能量集中在传播区23c的内部及其附近，而且使平面波沿导体板23的长度方向(z轴方向)传播。

例如，在传播60-GHz频带的信号的情况下，如果导体板23的特定介电常数设定为20到30，板的厚度t设定为0.3到0.8μm，则适当的线宽W1为0.4到1.6mm，且可获得30到200Ω范围内的阻抗特性。此外，如果如上所述使用特定介电常数为20或更大的导体板，则在导体板内可俘获90％或更多的能量，由于全反射，所以可实现具有非常低损耗的传输线。

以上描述了第二平面介质线。同样地构成包括图1所示隙缝14的第一平面介质线。

图5是示出电路衬底30上表面主要部分导体图案的图。在图5中，标号12代表隙缝线，在此隙缝线12的一端部分处形成第一线转换导体图案10。此第一线转换导体图案10具有分别由10a和10b所示的偶极天线形状。相应于隙缝12的线转换导体图案10的根部形成阻抗匹配部分(阻抗匹配电路)R，它从隙缝线12向线转换导体图案10缓慢减小，以减少线转换导体图案10的线电阻，从而减少转换损耗。如果电极图案10a和10b以及阻抗匹配部分R中每个所使用的频带内的频率波长表示为λ，则它们的长度接近于λ/4，由所设计的线的阻抗特性来确定隙缝线12的宽度。在审查中的美国专利申请No.＿＿＿＿＿(我们的案子：5100020)中描述了具有相同结构的线转换导体图案。例如，在0.05到0.20mm的宽度，可实现30到100Ω的阻抗特性。由RF-GND和中央导体38来形成共面线16，第二线转换导体图案17沿与第二平面介质线(包括隙缝24)的垂直方向从此中央导体38中伸出。此第二线转换导体图案形成单极天线的形状。由所设计的线的阻抗特性来确定共面线16的尺寸。例如，当中央导体的宽度为0.1到0.15mm且其两侧上RF-GND的间隔为0.2到1.0mm时，可实现30到90Ω的阻抗特性。上述结果为，此共面线16形成一阻抗匹配电路，类似于沿一端(第二线转换导体图案17)方向从其根部渐减到固定宽度的图案，如上所述，平面介质线的阻抗特性为30到200Ω，FET(毫米波GaAs FET)50的输入/输出阻抗通常是大约30到90Ω；因此，平面介质线、隙缝线、FET和共面线这四者很容易获得阻抗匹配。此外，通过在隙缝线12的中点处设置具有适当长度的短路短截线S，可容易地在第一线转换导体图案10与FET之间获得阻抗匹配。按类似方式，通过在共面线16的中点处设置开路短截线，可容易地在第二线转换导体图案17和FET之间获得阻抗匹配。

在图5中，标号37代表使隙缝线分支的导体，标号38表示共面线16的中心，标号35代表栅极，标号36表示漏极，以下所述的FET的每一端连到该漏极。每个标号31和32代表共面线，其中央导体33和34分别向外延伸到栅极35和漏极36。如图1B所示，在共面线31和32的中点处形成由F所示用作低通滤波器的滤波器，从而RF信号不会泄漏到偏置电路一侧也不会传播。

在两个平面介质线之间设有RF-GND，所需的距离使得RF信号或Lo信号在两个平面介质线之间被切断；等于或大于1mm的宽度是足够的。

图6是示出相对于图5所示状态安装FET50的状态图。图6中，标号51和52代表FET50的源极，标号53表示栅极，标号54表示漏极。55和56所示的部分是有源区；在每一部分中形成场效应晶体管，源极51和52、栅极53和漏极54中的每一个都延伸到外面。如图所示，在源极51和51与栅极53和漏极54之间以及在栅极53和漏极54与源极52和52之间形成隙缝线。交叉阴影部分是通路孔形成部分，每一端向外延伸到芯片的背面一侧。

图中的箭头示出通过隙缝线12和共面线16传播的信号的电场分布。通过第一线转换导体图案10把通过第一平面介质线(包括图中14所示的隙缝)从图中的顶部向底部传播的LSM模式的RF信号转换成隙缝线模式(TE模式)，此TE模式信号通过隙缝线12传播并作为电压信号加到FET50的源极和栅极之间。同时，通过第二平面介质线(包括24所示的隙缝)在图中从右向左传播的LSM模式的Lo信号耦合到第二线转换导体图案17，被转换成共面线模式，通过共面线16传播并通过FET50的隙缝线作为电压信号加到源极和栅极。这里，如果通过共面线31和32的中央导体33和34分别加上栅极偏压和漏极偏压，由诸如FET的互导等非线性参数产生RF信号与Lo信号之间的频率分量(IF信号)。在此情况下，RF信号以反相输入两个FET，Lo信号以同相输入这两个FET，这两个FET起到平衡型混合器的功能。即，当构成平衡型混合器时，由于产生反相波形，所以必须增加诸如移相器等电路。然而，依据本实施例，不需要特别的移相器，此电路可形成小尺寸。

虽然在图6所示的例子中，如此安装芯片，从而在其上形成半导体器件的表面变成上表面，但也可如此安装芯片，从而其上形成半导体器件的表面面朝下，电路衬底30与FET的隙缝线直接块形连接。在此情况下，为了防止与介质板的寄生耦合，必须使FET的隙缝线与介质板隔开几十微米以上，且需要高度的块形连接技术。然而，由于通路孔不是必要的，所以可简化FET的结构。

此外，在图6所示的例子中，RF信号从第一平面介质线输入，Lo信号从第二平面介质线输入。然而反之按相同的方式，如果RF信号从第二平面介质线输入，Lo信号从第一平面介质线输入，则此起到平衡型混合器的作用。

图7是示出图1所示叉指式电容器18的结构图。在图7中，标号19和19’分别表示共面线，共面线19的中央导体从共面线31的中央导体分支而来。用于在共面线19和19’的中央导体之间产生电容的叉指式电容器18形成叉指型导体图案。在本实施例中，由于在具有高介电常数的介质板中形成叉指型导体图案，所以可容易地实现具有10PF或更大的相对大电容的电容器。在共面线31中，通过使来自于共面线19分支点的前向部分具有高的阻抗，可防止IF信号泄漏到偏压供应电路。

如上所述，由于在此高频放大器中，把具有较大俘获传播电磁场效果的平面介质线用于输入和输出，所以可防止此电路与外部电路之间的寄生耦合。此外，由于平面介质线的Q值很高(在上述例子中，Q＞500)，所以可把传输损耗减到最小。此外，由于使用类似于常规电路衬底制造技术(使用光刻术)的技术来在电路衬底上产生电极图案，所以可非常容易且以低成本制造电极图案。

接着，将参考图8描述依据本发明第二实施例的混合器主要部分的结构。虽然在图6所示的例子中使用FET，但在本实施例中，使用混合器二极管。图8示出混合器二极管的安装部分。在图8中，标号150表示混合器二极管，标号152表示阳极，标号152表示阴极/阳极。标号155和156所示的部分都是用于形成二极管的有源区。如图所示，在阴极151和151与阴极/阳极153和153之间以及在阴极/阳极153和153与阳极152和152之间形成隙缝线。交叉阴影部分为通路孔形成部分，每一端向外延伸至芯片的背面一侧。

图中的箭头示出通过隙缝线12和共面线16传播的信号的电场分布。使在图中从右向左传播的隙缝线模式的RF信号在使隙缝线分支的导体137处分支，并作为电压信号加到混合器二极管150的两个二极管中每一个的阳极和阴极之间。同时，在图中沿从右向左传播的共面线模式的Lo信号作为电压信号加到阳极和阴极之间。这里，如果通过共面线31的中央导体在两个二极管中每一个的阳极和阴极之间加上偏压，则由二极管的非线性参数产生RF信号与Lo信号之间的频率分量(IF信号)。在此情况下，EF信号以反相输入两个二极管，Lo信号以同相输入两个二极管，从而起到平衡型混合器的作用。在此情况下，与第一实施例相同的方式，可不增加移相器等电路而构成小的平衡型混合器。

此外，虽然混合器使用与第一实施例中相同的FET可通过使用FET的放大功能而把转换损耗减少到0到4dB的范围，但NF特性一般降到10dB或更大。如果使用与第二实施例相同的二极管，则转换损耗大到5到8dB或更大；然而，可获得等于或小于6dB的NF特性。此外，其优点在于功耗小。

在图8所示的例子中，RF信号从隙缝线输入，Lo信号从共面线输入。然而反之，即使以相同的方式，RF信号从共面线输入而Lo信号从隙缝输入，这也能起到平衡型混合器的作用。

接着，将参考图9描述依据本发明第三实施例的倍频器(第二谐波发生器)的结构。

图9是电路衬底置于下部导体板44上的状态(除去上部导体板)的透视图。从结构观点来看，此倍频器基本上是如此的，从而从图1B所示的混合器中除去了叉指式电容器18。因此，在本倍频器的下部导体板44和上部导体板中，不在图1B所示的叉指式电容器18及与其相连的共面线周围形成提供一空间的凹槽。

在图9所示的结构中，从第一平面介质线(包括隙缝14)传播的输入信号耦合到第一线转换导体图案10，转换成隙缝线模式，并以隙缝线12的分离而引起的180°相位差输入到隙缝线输入结构的FET50的栅极和源极。在此FET50中，加上位于阈值附近的偏压，在该阈值处产生强烈谐波，从FET的漏极和源极之间输出来自于所产生的谐波中的基波和第二谐波。此时，由于基波与输入一侧上的相同方式相差180°，所以该基波通过共面线16以隙缝模式传播，但由于第二谐波的相位相互一致(相位差为0°)，所以第二谐波通过共面线16以共面模式传播。在包括隙缝24的第二平面介质线和共面线16之间的模式转换部分中，从共面线16的中央导体伸出的第二线转换导体图案17与第二平面介质线相互耦合，并进行模式转换。然而，由于基波的相位不同，所以反映出没有转换。因此，只有第二谐波输出到第二平面介质线，从而防止基波泄漏到输出一侧。例如，通过输入来自第一平面介质线的30GHz的信号，可从第二平面介质线只输出所需60GHz的信号。

于是，通过平面介质线和隙缝线之间的转换器以及平面介质线和共面线之间的转换器可容易地构成不泄漏基波的小型平衡型倍频器。在第二平面介质线与共面线16的连接结点处，如果由图中所示的引线30在共面线16的两侧连接电极或如果由多层布线导体来连接这些导体，则可更可靠地抑制基波。

虽然在每个实施例中，把使用第一和第二线转换导体图案这两个图案的平面介质集成电路描述为一个例子。但同样，通过在平面介质线的末端部分或中点处设置一共面线以及只设置一线转换导体图案(沿与平面介质线垂直的方向从共面线的中央导体中伸出)，可构成具有平面介质线和电子元件的集成电路。此外，通过在两个平面介质线中每一个的末端部分或中点处设置一共面线，以及设置两个单极型线转换导体图案(沿与平面介质线垂直的方向从两共面线的中央导体中伸出)，可构成具有两个平面介质线和电子元件的集成电路。依据后一结构，可对从一平面介质线输入的信号进行诸如放大等信号处理，并把该信号输出到另一平面介质线。

依据本发明，由于通过线转换导体图案和共面线连接平面介质线与电子元件之间空间，所以可通过减少平面介质线与电子元件的连接部分中的信号损耗，而保持低损耗特性来进行集成，这是平面介质线的一个特征。

依据本发明，由于通过第一和第二平面介质线的两个信号以隙缝线模式或共面模式中每一种模式输入电子元件，可容易地构成使用电子元件进行诸如合成两个信号等信号处理的集成电路。在例如此电子元件是混合器FET或混合器二极管的情况下，通过分别从第一和第二平面介质线输入RF信号和Lo信号来构成平衡型混合器，可从外部源的偏压供电线中取出IF信号。

依据本发明，在线转换导体图案和电子元件之间获得阻抗匹配，减少了隙缝线或共面线与电子元件连接部分中的损耗。

依据本发明，可在线转换导体图案和隙缝线或共面之间获得阻抗匹配，从而抑制不想要的反射并减少线转换所引起的传输损耗。

可构成本发明的许多不同的实施例而不背离本发明的精神和范围。应理解，本发明不限于本说明书中所述的特定实施例。相反，本发明试图覆盖包含在如以下所要求的本发明精神和范围内的各种修改和等效配置。以下权利要求书的范围依据最广的解释，从而包含所有这样的修改、等效结构和功能。

Claims (4)

1.一种平面介质集成电路，其特征在于包括：

平面介质线，从而通过在介质板第一主表面上的固定距离处放置两个导体来形成第一隙缝，通过在所述介质板第二主表面上的固定距离处设置两个导体来形成与第一隙缝相对的第二隙缝，夹在所述介质板的所述第一隙缝和所述第二隙缝之间的区域形成平面波传播区；

共面线，设置在所述平面介质线的末端部分或中点处；

线转换导体图案，沿与平面介质线垂直的方向从共面线的中央导体中伸出；以及

电子元件，以在所述共面线上延伸的方式设置。

2.一种平面介质集成电路，其特征在于包括：

两个平面介质线，每个线设有通过在介质板的第一主表面上固定距离处设置两个电极而形成的第一隙缝以及通过在所述介质板的第二主表面上固定距离处放置两个电极而形成的第二隙缝，夹在所述介质板的所述第一隙缝和第二隙缝之间的区域形成平面波传播区；

隙缝线，在第一平面介质线的末端部分处形成；

第一线转换导体图案，连到隙缝线以及设在隙缝线的一端部分处的平面介质线的电磁场；

共面线，设在所述隙缝线的另一端部分附近；

第二线转换导体图案，沿与第二平面介质线垂直的方向从共面线末端部分处的中央导体中伸出；以及

电子元件，以在所述共面线和所述隙缝线上延伸的方式放置。

3.如权利要求2所述的平面介质集成电路，其特征在于在所述隙线的中点处设有短路短截线，用于在所述线转换导体图案和所述电子元件之间获得阻抗匹配。

4.如权利要求1所述的平面介质集成电路，其特征在于在所述线转换导体图案和所述隙缝线之间设有阻抗匹配电路。

Images