JP3923235B2 - 整合回路のインピーダンス調整方法 - Google Patents

整合回路のインピーダンス調整方法 Download PDF

Info

Publication number
JP3923235B2
JP3923235B2 JP2000106563A JP2000106563A JP3923235B2 JP 3923235 B2 JP3923235 B2 JP 3923235B2 JP 2000106563 A JP2000106563 A JP 2000106563A JP 2000106563 A JP2000106563 A JP 2000106563A JP 3923235 B2 JP3923235 B2 JP 3923235B2
Authority
JP
Japan
Prior art keywords
impedance
stub
cut
amount
pattern line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000106563A
Other languages
English (en)
Other versions
JP2001292009A (ja
Inventor
和宏 王生
正一 梶原
治 熊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000106563A priority Critical patent/JP3923235B2/ja
Priority to US09/826,827 priority patent/US6759917B2/en
Publication of JP2001292009A publication Critical patent/JP2001292009A/ja
Application granted granted Critical
Publication of JP3923235B2 publication Critical patent/JP3923235B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/351—Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Microwave Amplifiers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、パターン線路を有する整合回路のインピーダンスを調整する整合回路のインピーダンス調整方法に関する。
【０００２】
【従来の技術】
従来、電話の基地局の送信アンプ回路では例えば平均２８０Ｗのパワーを必要されており、このような大パワーの出力を確保すると同時に、高い精度で信号を変換して信号の歪みを出来る限り抑制して増幅し伝送することにより、他の通話に悪影響を及ぼさないようにすることも要求されている。このような厳しい要求に応えるため、図３３に示すように、基地局の送信アンプ回路に使用されている多数のトランジタ１０１のチップコンデンサ１０２，１０３の定数及び装着位置を半田ごてを使用して調整させることにより、コンデンサ１０２，１０３のインピーダンスを調整する必要がある。
【０００３】
【発明が解決しようとする課題】
ところで、上記インピーダンス調整では、例えば、数オームを５０オームから１又は２オームに変換することが要求されている。このような大きな出力性能を確保できるように、インピーダンスを調整するとき、少ない自由度のなかで調整作業を行い、受動部品の整合を行なう必要がある。具体的な調整例としては、例えば、コンデンサ１０２，１０３を１ｍｍ動かすことにより中心周波数が３０ＭＨｚ動くとき、要求精度は数ＭＨｚ単位であるため、小数点以下１桁の単位での位置調整が求められることになり、調整作業が非常に困難なものとなる。
【０００４】
また、従来のインピーダンス調整個所としては、入力コンデンサが２つ、出力コンデンサが２つのそれぞれの位置とそれぞれの定数との合計８パラメータが混合されたものとなる。このように、複数箇所の混合した調整作業を行うため、互に影響を及ぼし合うため、調整作業が複雑なものとなり、従来の調整時間の一例としては、少なくとも１０分以上で、数時間に及ぶこともあるといった問題があった。
【０００５】
例えば、調整の一例としては、カットアンドトライで行うようにしている。すなわち、例えば、まず、粗調整で、大きな容量のコンデンサ（１．５ｐＦ）で最良位置を調整して最良利得と最良位置を調べ、１．８ｐＦでまた最良位置を調整して調べ、２．２ｐＦ〜５ｐＦぐらいまで調べて、一番良い状態でコンデンサを装着固定する。次に、微調整として、微調整のために容量の小さいコンデンサ（０．１ｐＦ）を追加して微調整を上記粗調整と同様に行い、０．２ｐＦで最良位置を調整して最良利得と最良位置を調べ、０．５ｐＦでまた最良位置を調整して調べるという手順を繰り返して、一番良い状態でコンデンサを装着固定する。しかしながら、手作業で行うため、作業者によってバラツキが大きく、かつ、作業時間がかかるといった問題があった。
【０００６】
従って、本発明の目的は、上記問題を解決することにあって、インピーダンスの調整を高精度に確保しつつ短時間で行うことができる整合回路のインピーダンス調整方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【０００８】
本発明の第１態様によれば、一対のパターン線路を有する整合回路において、上記一対のパターン線路のうちの上記１つのパターン線路の幅方向がスタブ長手方向となるように上記パターン線路から上記パターン線路の上記幅方向に突出したスタブの、上記スタブ長手方向と直交しかつ上記スタブ長手方向と直交するスタブ幅方向とも直交するスタブ厚み方向の切除部に対して切除深さを変えて上記切除部の一部の切除をレーザにより行うことによりインピーダンス調整を行うようにした整合回路のインピーダンス調整方法を提供する。
【０００９】
本発明の第１態様においては、上記スタブの上記スタブ長手方向沿いの一方の縁部から、上記スタブの上記スタブ幅方向沿いに延びたのち上記スタブの上記スタブ長手方向の端部に向けて折れ曲がるように延びた鍵型スリットの切除部での切除と、上記スタブの上記厚み方向の上記切除部での切除とを組み合わせることにより、インピーダンス特性に合わせて微調整するようにすることもできる。
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００３３】
本発明の第１実施形態にかかる整合回路のインピーダンス調整方法は、図１及び図２に示すように、パターン線路２３，２３；２５，２５とコンデンサ２２，２４とより構成される整合回路２，３において、上記パターン線路２３，２３；２５，２５より幅方向に突出したスタブ２２４，２２４；２１４，２１４を部分的にレーザにより切り取ることにより、又は、スタブ２２４，２２４；２１４，２１４を部分的にレーザにより切除して切除部２５０（図５（Ａ）参照）を形成することにより、又は、上記切取りと切除とを組み合わせることにより上記整合回路２，３のインピーダンスを調整するとき、上記レーザにより切取る第１及び第２切取り部２２１，２２２などの切取り量と上記整合回路２，３のインピーダンスとの関係、切除する切除部２５０の切除量と上記整合回路２，３のインピーダンスとの関係、及び上記切取り量と切除量との組み合わせと上記整合回路２，３のインピーダンスとの関係に基づき、上記整合回路２，３のインピーダンスを目標値に調整するための上記第１及び第２切取り部２２１，２２２などの切取り量又は切除部２５０の切除量又はそれらの組み合わせ量をシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求め、上記シミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求められた上記第１及び第２切取り部２２１，２２２などの切取り量又は切除部２５０の切除量又はそれらの組み合わせ量に基づき、上記パターン線路２３，２３；２５，２５のスタブ２２４，２２４；２１４，２１４を部分的に上記レーザにより切取って第１及び第２切取り部２２０，２２１など又は切除して切除部２５０又はその両方を形成し、上記整合回路２，３のインピーダンスを目標値に調整するようにしている。
【００３４】
なお、ここで、上記第１及び第２切取り部２２０，２２１などを形成することは、図８において、スタブ２２４（スタブ２１４はスタブ２２４と同一であるため、以下の説明では、代表例としてスタブ２２４について説明する。）の基準長さ２２０に対して、その端部からある長さの第１切取部２２１、さらに同じ長さ若しくは別の長さの第２切取部２２２などをそれぞれ設ける、言い換えれば、スタブ２２４の基準長さ２２０より短くしていくことを意味する。また、上記切除部２５０を形成することは、図８において、スタブ２２４にスリット２６０、切欠２７０、鍵型スリット２８０などの切除部を形成することを意味する。
【００３５】
ここで、上記第１実施形態にかかる整合回路のインピーダンス調整方法が適用される被調整回路の一例としての基地局用パワーアンプ回路４は、図１に示すように、一般に、入力整合回路２と、入力整合回路２が入力側に接続されかつ増幅作用を持つ電界効果トランジスタ（ＦＥＴ）などの増幅素子（能動素子）１と、増幅素子１の出力側に接続される出力整合回路３とより構成されている。ただし、パワーアンプ回路４の構成要素として電源なども含めることもある。
【００３６】
パワーアンプ回路４のより具体的な例としては、パワーアンプ回路４の入力整合回路２の入力側端子にインピーダンス５０Ωの入力信号で入力されると、入力整合回路２、電界効果トランジスタ（ＦＥＴ）より構成される増幅素子（５Ωの入力インピーダンスと、５Ωの出力インピーダンス）１、出力整合回路３を経て、５０Ωの信号の出力インピーダンスをパワーアンプ回路４の出力整合回路３の出力側端子から出力するように構成したものがある。
【００３７】
入力整合回路２は、パワーアンプ回路４の前段の回路（アンプや、その他の回路）の信号の出力インピーダンスと、増幅素子１の入力インピーダンスとを整合する役目を持つものである。このように整合することをインピーダンスマッチングともいう。
【００３８】
このように整合することにより、パワーアンプ回路４の前段の回路からの信号の電力の全てを、パワーアンプ回路４を介して、パワーアンプ回路４の後段の回路に伝えることができる。もし、整合が合わないと、パワーアンプ回路４の入力側に入力された信号電力がパワーアンプ回路４の入力側に反射してしまい、電力が無駄になり、効率が下がるといった問題が発生する。また、入力側に反射してパワーアンプ回路４の前段の回路に戻った信号がパワーアンプ回路４の前段の回路の出力部で再反射し、また、入力整合回路２で再反射することを繰り返すことにより、定在波となり、ノイズの原因になったりもする。出力整合回路３においても、入力整合回路２と同様な問題がある。
【００３９】
一般には、パワーアンプ回路４の入出インピーダンスを同じ値（例えば、５０Ωとするのが圧倒的に多い。）にしていることが多い。従来のパワーアンプ回路では、パワーアンプ回路の入出力インピーダンスを５０Ωとし、増幅素子１のトランジスタの入出力インピーダンスを５Ωとしている。よって、入力整合回路２は、パワーアンプ回路の入力インピーダンスである５０Ωを増幅素子１のトランジスタの入力インピーダンスである５Ωに変換するものである。
【００４０】
また、出力整合回路３は、増幅素子１のトランジスタの出力インピーダンスである５Ωの入力インピーダンスをパワーアンプ回路４の出力インピーダンスである５０Ωに変換するものである。入力整合回路２や出力整合回路３などの整合回路は、図２に示すように、それぞれ、一対のパターン線路２３，２３と、一対のパターン線路２３，２３間にまたがって装着される１個又は２個のコンデンサ２２とから構成する場合が多いので、図３に示す２個のコンデンサ２２、すなわち、コンデンサＣ１及びＣ２が装着された例で以下説明する。
【００４１】
このような各整合回路２，３の性能をそれぞれ達成するように、第１実施形態のインピーダンス調整方法により調整する。以下の説明では、簡略化のため、入力整合回路２についてのみ説明するが、出力整合回路３でも同様に調整される。
【００４２】
まず、第１実施形態のインピーダンス調整方法を実施することができる整合回路のインピーダンス調整装置について説明する。
【００４３】
上記整合回路のインピーダンス調整装置は、図３に示すように、レーザ照射装置２０３と測定器３０と記憶部２０１と演算部２０２と制御装置２００とより構成し、制御装置２００により、レーザ照射装置２０３、測定器３０、記憶部２０１、及び演算部２０２の動作が制御されている。
【００４４】
レーザ照射装置２０３は、整合回路２の上記パターン線路２３のスタブ２２４にレーザを照射して上記パターン線路２３のスタブ２２４を部分的にレーザにより切り取る。すなわち、「切取り」とは、スタブ２２４において、図８に示すように、スタブ２２４の基準長さ２２０に対して、スタブ２２４の端部（図８ではスタブ２２４の上端部）からある長さの部分（図８では第１切取部２２１、さらに同じ長さ若しくは別の長さの第２切取部２２２など）をそれぞれ設けて、スタブ２２４をその基準長さ２２０より短くすることを意味している。
また、上記レーザ照射装置２０３は、整合回路２の上記パターン線路２３のスタブ２２４にレーザを照射して上記パターン線路２３のスタブ２２４に、部分的にレーザによりスタブ２２４にスリット２６０、切欠２７０、鍵型スリット２８０などの切除部２５０を形成してスタブ２２４の長さを、見かけ上、長くするように調整する。又は、必要に応じて、上記切取りと切除とを組み合わせる。ここで、「切除」とは、スタブ２２４において、図５（Ａ）のように、幅方向沿いのスリット又は切欠（図８ではスリット２６０、図１６では切欠２７０、図２２では鍵型スリット２８０など）を形成して、スタブ２２４の基準長さは変わらないが、見かけ上、スタブ２２４を長くすることを意味している。
【００４５】
測定器３０は、上記整合回路２のインピーダンスを測定するネットワークアナライザなどの測定器（出力整合回路３では測定器３１）である。
【００４６】
記憶部２０１は、上記スタブ２２４を部分的にレーザにより切り取る切取り部２２１，２２２などの切取り量と上記整合回路２のインピーダンスとの関係、並びに、上記スタブ２２４を部分的に上記レーザにより切除する切除部２５０の切除量と上記整合回路２のインピーダンスとの関係を予め記憶する。必要に応じて、上記切取り量と切除量との組み合わせと上記整合回路２のインピーダンスとの関係も予め記憶する。また、目標値も記憶させるようにしてもよい。さらに、目標値に対する許容誤差範囲も記憶させてデータベース化するようにしてもよい。
【００４７】
演算部２０２は、回路図からインピーダンスを演算するもの又はインピーダンスから回路パラメータを演算するものである高周波シミュレータなどより構成され、上記記憶部２０１に記憶された上記関係に基づき、上記整合回路２のインピーダンスを目標値に調整するための上記切除量をシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求める。
【００４８】
上記調整装置によれば、上記演算部２０２の上記シミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求められた上記第１若しくは第２切取り部２２１若しくは２２２などの切取り量又は切除部２５０の切除量又はそれらの組み合わせ量に基づき、上記パターン線路２３のスタブ２２４にレーザを照射して上記パターン線路２３のスタブ２２４を部分的に上記レーザにより切取って基準長さ２２０より短くする（図８参照）。その後、上記測定器３０により上記整合回路２のインピーダンスを測定し、上記測定器３０により測定されたインピーダンスの測定値と上記目標値とを上記演算部２０２で比較する。そして、両者に許容範囲すなわち許容誤差範囲以上の差がある場合には、その差に基づいて上記演算部２０２で再びシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算を行い、シミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求められた第１若しくは第２切取り部２２１若しくは２２２などの新たな切取り量又は切除部２５０の新たな切除量又はそれらの新たな組み合わせ量に基づき、上記パターン線路２３のスタブ２２４にレーザを照射して上記パターン線路２３のスタブ２２４を部分的に上記レーザにより切取って基準長さ２２０より短くするか、上記パターン線路２３のスタブ２２４にレーザを照射して上記パターン線路２３のスタブ２２４を部分的に上記レーザにより切除して、スタブ２２４にスリット２６０、切欠２７０、若しくは、鍵型スリット２８０などの切除部を形成する。又は、必要に応じて、上記切取りと切除を組み合わせる。なお、インピーダンスを直接測定するのではなく、周波数特性などのアンプの諸特性を測定して、調整する方法もある。
【００４９】
以下、上記調整装置を使用して行う、整合回路のインピーダンス調整方法を図４に基づいて詳述する。
【００５０】
予め、上記パターン線路２３のスタブ２２４を部分的にレーザにより切取って切取り部２２１，２２２を形成して上記入力整合回路２のインピーダンスを調整したり、スタブ２２４を部分的にレーザにより切除して切除部２５０を形成して上記入力整合回路２のインピーダンスを調整するとき、上記レーザにより切取る第１及び第２切取り部２２１，２２２などの切取り量と上記整合回路２，３のインピーダンスとの関係情報、切除する切除部２５０の切除量と上記整合回路２，３のインピーダンスとの関係情報、及び上記切取り量と切除量との組み合わせと上記整合回路２，３のインピーダンスとの関係情報、例えば、関係式又は関係グラフ若しくはテーブルなどを求めて、その関係情報を記憶部２０１に記憶させる。具体的には、上記パターン線路２３のスタブ２２４を部分的にレーザにより切取ることにより、具体的には、スタブ２２４の端部において第１切取部２２１、第２切取部２２２などをレーザにより切取ることにより、スタブ２２４の基準長さ２２０を短くしていき、それぞれの切取り後のスタブ２２４の長さと上記入力整合回路２のインピーダンスとの関係情報、及び、上記パターン線路２３のスタブ２２４を部分的に切除してスリット２６０、切欠２７０、鍵型スリット２８０などの切除部を形成するときの切除量と上記入力整合回路２のインピーダンスとの関係情報を求めて、それらの関係情報を記憶部２０１に記憶させる。また、必要に応じて、上記第１切取部２２１、第２切取部２２２などと、スリット２６０、切欠２７０、鍵型スリット２８０などの切除部との組み合わせと、上記入力整合回路２のインピーダンスとの関係情報も求めて、その関係情報を記憶部２０１に記憶させる。これにより、上記入力整合回路２のあるインピーダンス値に対して、上記第１切取部２２１、第２切取部２２２などを単独で形成するのがよいか、スリット２６０、切欠２７０、鍵型スリット２８０などの切除部２５０を単独で形成するのが良いか、又は、上記第１切取部２２１、第２切取部２２２などとスリット２６０、切欠２７０、鍵型スリット２８０などの切除部２５０との組み合わせて形成するのが良いかを判断するための情報源となるようにする。
【００５１】
次いで、図４に示すように、ステップＳ３０１において、記憶部２０１に記憶させた上記第１若しくは第２切取り部２２１若しくは２２２などの切取り量又は切除部２５０の切除量又はそれらの組み合わせ量と上記入力整合回路２のインピーダンスとの関係情報に基づき、上記入力整合回路２のインピーダンスを目標値に調整するための上記第１若しくは第２切取り部２２１若しくは２２２などの切取り量又は切除部２５０の切除量又はそれらの組み合わせ量をシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により演算部２０２で求める。ここでは、２つの切取り部、第１若しくは第２切取り部２２１若しくは２２２について言及しているが、切取り部は２つに限られるものではなく、１つ又は３つ以上の任意の個数でもよい。
【００５２】
次いで、ステップＳ３０２において、演算部２０２での上記シミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求められた上記第１若しくは第２切取り部２２１若しくは２２２などの切取り量又は切除部２５０の切除量又はそれらの組み合わせ量に基づき、上記パターン線路２３のスタブ２２４にレーザ照射装置２０３でレーザを照射して上記パターン線路２３のスタブ２２４を部分的に上記レーザにより切取りして第１若しくは第２切取り部２２１若しくは２２２などを形成し、又は、切除して切除部２５０を形成し、又は、切取り及び切除して第１若しくは第２切取り部２２１若しくは２２２など及び切除部２５０を形成する。
【００５３】
次いで、ステップＳ３０３において、上記入力整合回路２のインピーダンスを測定器３０で測定する。
【００５４】
次いで、ステップＳ３０４において、測定結果と目標値とを演算部２０２で比較して、目標値に達したか否か判断する。具体的には、測定値と上記目標値とを上記演算部２０２で比較するとき、両者に許容範囲すなわち許容誤差範囲内の差があるか目標値に一致した場合には、インピーダンス調整作業を終了する。一方、両者に許容範囲すなわち許容誤差範囲以上の差がある場合にはステップＳ３０１に戻り、上記差に基づいてステップＳ３０１で上記演算部２０２で再びシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算を行い、切取り部の新たな切取り量、又は、切除部２５０の新たな切除量、又は、新たな切取り量及び切除量を求める。
【００５５】
ステップＳ３０１において、切取り部の新たな切取り量、又は、切除部２５０の新たな切除量、又は、新たな切取り量及び切除量を求めたときには、その求められた量に基づき、ステップＳ３０２において上記パターン線路２３のスタブ２２４にレーザ照射装置２０３によりレーザを照射して、上記パターン線路２３のスタブ２２４を部分的に上記レーザにより切取り又は切除又は切取り及び切除して切取り部又は切除部２５０又はそれらの両方を形成したのち、再び、ステップＳ３０３において上記入力整合回路２のインピーダンスを測定器３０で測定する。そして、ステップＳ３０４において、測定結果と目標値とを演算部２０２で比較して、目標値に達したか否か判断する。このような動作を、測定値と上記目標値との差が許容誤差範囲内に入るまで又は測定値が目標値に一致するまで行う。測定値と上記目標値との差が許容誤差範囲内に入るまで行うか、測定値が目標値に一致するまで行うかは、調整の精度に応じて適宜選択する。
【００５６】
まず、上記切取りの一例として第１切取り部２２１を形成し、次いで、上記切取りの一例として第２切取り部２２２を形成し、次いで、上記切除の一例として切除部２５０を形成する。また、上記切取りの他の例として第１切取り部２２１を形成し、次いで、上記切除の他の例として切除部２５０を形成する。このとき、切取り過ぎてインピーダンスが所望値より小さくなり過ぎても、切除部２５０を形成することにより、見かけ上、スタブ長さを大きくしてインピーダンスを大きくすることができる。
【００５７】
このようにして、入力整合回路２のインピーダンスの調整が行われる。同様に、出力整合回路３のインピーダンスの調整も行うことができる。
【００５８】
ここで、パターン線路２３のスタブ２２４の厚み方向（上記スタブ２２４の上記スタブ長手方向及び上記スタブ幅方向と直交する方向）への切除部２５０の切除深さとインピーダンスの関係について説明する。
【００５９】
電気的な波長は比誘電率の平方根に反比例する。例えば、空気中（比誘電率＝１）での１ＧＨｚの波長は（光の速度と同じなので）３００ｍｍであるが、パターン線路２３のスタブ２２４のセラミック基板（ここでは実効比誘電率を９とする。）の回路パターンでの１ＧＨｚの波長は、比誘電率の平行根が３なので、３００÷√９＝１００（ｍｍ）となる。従って、実効比誘電率が９のパターン線路２３のスタブ２２４上にある切除部２５０は、誘電体であるパターン線路２３のスタブ２２４の基板を部分的に削除することにより、最大３倍の距離を得る事ができる。例えば、図５（Ａ）においては、切除部２５０は０．１ｍｍの幅を有しているが、パターン線路２３のスタブ２２４の基板を部分的に削除することにより、図５（Ｂ）に示すように最大０．３ｍｍの幅を有する切除部２５１と同等になる。
【００６０】
このように、パターン線路２３のスタブ２２４の厚み方向への切除部２５０の切除深さを変えることにより、スミスチャートでの位相を変えることになるとともに、例えば１本の直線状のスリットにより４度位相を移動させることができる。以下にこれを詳述する。
【００６１】
図７に示すように、スミスチャートはインピーダンスを円状にプロットしたものである。中心は５０Ω、右端がインピーダンス無限大、左端がインピーダンス０Ω、上下方向はインピーダンスの虚数成分で＋−を示す。
【００６２】
図７のスミスチャートにおいて、基点となるのが、増幅素子１のトランジスタＴｒの入力インピーダンス、例えば、５Ω（図６及び図７の点＜１＞）である。図７のパターン線路２３のスタブ２２４のパターン線路側の基端部にスリット２６０Ａ（図９参照）を形成するときの線路長の変化により、インピーダンスはスミスチャート上で図７の点＜２＞に動く。図７の点＜２＞は図６の点＜２＞に相当する位置である。
【００６３】
このようなスミスチャート上のパターン線路２３のスタブ２２４の線路長によるインピーダンスの変化は以下のとおりである。
【００６４】
スミスチャートの正規化インピーダンスを５０Ω（中心が５０Ω）、パターン線路２３のスタブ２２４のインピーダンスも５０Ωとした場合は、パターン線路２３のスタブ２２４の線路長さが長くなるにつれて、スミスチャートの中心を中心とする同心円状に右回りで回転する。回転する角度は、信号周波数の２分の１波長で３６０度である。１ＧＨｚの信号のときは、空気中であれば光のスピードから１波長が３００ｍｍであるため、１５０ｍｍで一周する。パターン線路２３のスタブ２２４が実効比誘電率が９のセラミック基板（誘電体）であれば、波長が比誘電率の平行根で割った値になるので、１５０ｍｍを３で割って５０ｍｍで一周する。１０ＧＨｚの信号になると、波長が１０分の１になるので５ｍｍで一周する。
【００６５】
次に、スタブ２２４の長さ調整によるインピーダンスの調整との比較を行うため、コンデンサの装着位置を変更してインピーダンスを調整する例を参考例として、以下に説明する。
２個のコンデンサ２２（図２参照）すなわち第１コンデンサＣ１，第２コンデンサＣ２（図６（Ａ）参照）のうちの、第１コンデンサＣ１を、図６（Ａ）の点＜２＞から点＜３＞までのうちの位置であって下記のようにインピーダンスが所望値になる位置に、取り付けることにより、インピーダンスはスミスチャートで点＜２＞から点＜３＞に動く。
【００６６】
スミスチャート上での第１コンデンサＣ１によるインピーダンスの変化は以下のとおりである。
【００６７】
図６（Ａ）で点＜１＞から点＜３＞に向けて第１コンデンサＣ１の取り付け位置を変える（移動させる）ことにより、スタブ２２４のインピーダンスは、スミスチャートの水平線上に中心を持ち、左端の点と移動元の点を通る円上を右回りに動く。移動量言いかえればインピーダンスの変化量は、第１コンデンサＣ１の定数と信号周波数に依存する。定数が小さければ移動量は少なく、無限大になれば左端の点に収束する。周波数も低ければ移動量が少なく、周波数が高くなれば移動量は大きくなる。この場合も、やはり左端の点で収束する。
【００６８】
移動量は元のインピーダンスの位置にも依存し、第１コンデンサＣ１も純粋にコンデンサ成分のみを持つわけではなく、リアクタンス成分（コイルのようなＬ成分）を持つため、一般的に数値を挙げて例を挙げることはできないが、０．１ｐＦ〜５ｐＦぐらいの定数を使うことが多い。そして、図６（Ａ）及び（Ｂ）の点＜２＞から点＜３＞への移動を、例えば１ｐＦの第１コンデンサＣ１で行うとき、１ｐＦの定数と信号周波数に依存する移動量だけ、点＜２＞から点＜３＞へ移動させた位置に第１コンデンサＣ１を取り付ける。
【００６９】
次に、点＜３＞において、図７のパターン線路２３のスタブ２２４のパターン線路側の基端部とは反対側の端部にスリット２６３を形成するときの線路長の変化により、インピーダンスは、スミスチャート上で図７の点＜３＞から点＜４＞に動く。
【００７０】
次に、第１コンデンサＣ１と同様に、第２コンデンサＣ２を、図６（Ａ）の点＜４＞から点＜５＞までのうちの位置であってインピーダンスが所望値になる位置に取り付けることにより、インピーダンスは、スミスチャートで点＜４＞から点＜５＞に動く。この結果、５Ωを５０Ω（スミスチャートの中心）に変換している。
【００７１】
なお、上記例において、コンデンサ２２として２個のコンデンサすなわち第１コンデンサＣ１及び第２コンデンサＣ２を一対のパターン線路２３，２３に装着してインピーダンス変換を２回行う理由は以下のとおりである。すなわち、上記例では中心周波数での調整例であるが、一般に、必要な周波数は帯域幅を持っている。周波数帯域の幅を広げるためには、複数個のコンデンサを使い、少量ずつインピーダンス変換を行ったほうが周波数帯域が広く取れることがわかっている。それで、この例では、コンデンサ２２を２個装着して、２回に分けて変換を行うようにしたものである。
【００７２】
次に、パターン線路２３のスタブ２２４での切除部２５０の切除形状を変えることによる整合回路２のインピーダンス調整方法について説明する。
（１）切除部２５０の第１例として直線状スリット２６０（スリット２６０Ａ、２６１、２６２、２６３）を形成する方法（図８参照）
まず、図８及び図９のようにパターン線路２３のλ／２のスタブ２２４に幅方向沿いに直線状スリット２６０（スリット２６１、２６２、２６３）を形成したときのインピーダンスの動きを図１０のスミスチャートに示す。
【００７３】
図９において、パターン線路２３のスタブ２２４の＜１＞の位置にスリット２６１を入れた場合、図１０のスミスチャートの＜１＞の方向へ動く。パターン線路２３のスタブ２２４の＜２＞の位置にスリット２６２を入れた場合、図１０のスミスチャートの＜２＞の方向へ動く。パターン線路２３のスタブ２２４の＜３＞の位置にスリット２６３を入れた場合、図１０のスミスチャートの＜３＞の方向へ動く。なお、１本のスリット２６０を形成するだけではスミスチャート上での移動量が少なすぎるため、３本以上、できれば千鳥状に（図８の３本のスリット２６０のように）、スリット２６０を形成することが好ましい。ここで千鳥状にスリット２６０を形成するとは、上記スタブ２２４に、上記スタブ２２４の長手方向（スタブ長手方向）沿いの縁部（例えば図８の右側の縁部）から上記スタブ２２４の幅方向（スタブ幅方向）沿いに左向きに延びた２本以上のスリット２６０，２６０を形成し、かつ、形成された２本のスリット２６０，２６０間に、上記スタブ２２４の長手方向沿いの上記縁部（例えば図８の右側の縁部）とは対向する縁部（例えば図８の左側の縁部）から上記スタブ２２４の幅方向沿いに右向きに延びた１本以上のスリット２６０を形成することを意味する。
なお、図９は、上記スタブ２２４に、上記スタブ２２４の長手方向沿いの縁部（例えば図９の下側の縁部）から上記スタブ２２４の幅方向沿いに上向きに延びた３本以上のスリット２６１，２６２，２６３を櫛歯状に形成することを示している。
【００７４】
また、スリットを組み合わせた場合、例えば、＜１＞の位置のスリット２６１と＜２＞の位置のスリット２６２とを組み合わせた場合、図１１のスミスチャートに示すようにそれぞれ＜１＞に向けて動く方向と＜２＞に向けて動く方向とのベクトル和の方向Ｆへ動く。但し、図１０のスミスチャートの＜Ａ＞は、スリット２６０Ａをパターン線路２３のスタブ２２４のλ／２のパターン長さの位置に形成したときのインピーダンスの方向である。
【００７５】
次に、スリット２６０の長さについて、図１２のようなパターン線路２３の幅Ｗのスタブ２２４に、ｗのスリット長さのスリット２６０を形成した場合、表１のような位相の変化が見られる。
【００７６】
【表１】
直線状スリット長さｗと位相の関係
Figure 0003923235
【００７７】
つまり、図１３のスミスチャートに示すようなインピーダンスの動きが見られる。
【００７８】
スリット２６０の本数を増やした場合には、位相もスリット２６０の本数に比例して増加していく。つまり、（位相変化＝スリット１本の位相変化×スリットの本数）である。
【００７９】
では、具体的に、インピーダンス調整にスリット２６０を使用する場合について説明する。
【００８０】
図１４のような整合回路２を使い、インピーダンスＺｉｎを、５０Ωのパターン線路２３とそのパターン線路２３へのコンデンサの装着位置とにより、図１５のスミスチャートのＢ点（５０Ω）に移動させる場合、増幅素子１のインピーダンスを、
【００８１】
【数１】
Ｚ＝５＋ｊ０Ω（図１５のＡ点）
とする。これに、適当なパターン線路長の５０Ωのパターン線路２３を設けたときのインピーダンスを、
【００８２】
【数２】
Ｚin1＝５．４＋ｊ１３．３Ω（図１５のＢ点）
とする。次に、並列にコンデンサを設けることで、
【００８３】
【数３】
Ｚin2＝２７．３＋ｊ１７．２Ω（図１５のＣ点）
とする。これに、適当なパターン線路長の５０Ωのパターン線路２３を設けたときのインピーダンスを
【００８４】
【数４】
Ｚin3＝３１．６＋ｊ２４．４Ω（図１５のＤ点）
とする。次に、適当なパターン線路長を５０Ωのパターン線路２３にスタブ２２４を設けたときのインピーダンスは、
【００８５】
【数５】
Ｚin4＝３８＋ｊ２４．４Ω（図１５のＥ点）
に移動するが、これでは目標インピーダンス５０Ωに整合がとれない。そこで、上記スタブ２２４の長さを１０［ｄｅｇ］程、短くする方向に、線２２３で切取ることで、スミスチャート上のＥ点は、
【００８６】
【数６】
Ｚin1’＝５０＋ｊ０Ω（図１５のＥ’点）
に移動する。つまり、目標の点であるインピーダンス５０Ωに整合がとれたことになる。
【００８７】
（２）切除部２５０の第２例として切欠２７０（２７０Ａ、２７１、２７２、２７３）を形成する方法（図１６参照）
まず、図１７のようにパターン線路２３のλ／２のスタブ２２４に面カットすなわち切欠２７０を形成したときのインピーダンスの動きを図１８に示す。パターン線路２３のスタブ２２４の＜１＞の位置に切欠２７１を入れた場合、図１８のスミスチャートの＜１＞の方向へ動く。パターン線路２３のスタブ２２４の＜２＞の位置に切欠２７２を入れた場合、図１８のスミスチャートの＜２＞の方向へ動く。パターン線路２３のスタブ２２４の＜３＞の位置に切欠２７３を入れた場合、図１８のスミスチャートの＜３＞の方向へ動く。また、切欠２７０を組み合わせた場合、例えば、スミスチャートの＜１＞と＜２＞の切欠２７１，２７２を組み合わせた場合、図１９のようにそれぞれ＜１＞に向けて動く方向と＜２＞に向けて動く方向とのベクトル和の方向Ｆへ動く。但し、図１８のスミスチャートの＜Ａ＞は、切欠２７０Ａをパターン線路２３のスタブ２２４のλ／２のパターン長さの位置に形成したときのインピーダンスの方向である。
【００８８】
次に、切欠２７０の幅と長さについて、図２０のようなパターン線路２３の幅Ｗのスタブ２２４に、幅ｗ・長さＬの切欠２７０を形成した場合、幅ｗはスリット２６０の場合と同様な値を示すが、切欠２７０の長さＬを増加させるに従い、表２のような位相の変化が見られる。
【００８９】
【表２】
切欠長さＬと位相の関係
Figure 0003923235
【００９０】
つまり、図２１のスミスチャートに示すようなインピーダンスの動きが見られる。
【００９１】
切欠長さＬを増やしていくと、位相の変化量も比例して増加していく。つまり、位相変化＝｛スリット１本の変化量（ｗ＝４Ｗ／５のとき、３〜５［ｄｅｇ］）｝＋｛切欠の増加量｝×｛位相の変化量（ｗ＝４Ｗ／５のとき、０．１５〜０．３５［ｄｅｇ／０．１ｍｍ］）｝である。
【００９２】
切欠２７０の長さの変化量は、パターン線路２３のスタブ２２４にスリット２６０を複数本形成するときと比べて、微量な変化量である。切欠２７０を用いたインピーダンス調整方法については、位相変化が微小になる以外は、スリット２６０を形成するときのインピーダンス調整方法と同様である。
【００９３】
（３）切除部２５０の第３例として鍵型スリット２８０（２８０Ａ、２８１、２８２、２８３）を形成する方法
まず、図２２のようにパターン線路２３のλ／２のスタブ２２４に鍵型スリット２８０を形成したときのインピーダンスの動きを図２３に示す。パターン線路２３のスタブ２２４の＜１＞の位置に鍵型スリット２８１を形成した場合、図２４のスミスチャートの＜１＞の方向へ動く。パターン線路２３のスタブ２２４の＜２＞の位置に鍵型スリット２８２を形成した場合、図２４のスミスチャートの＜２＞の方向へ動く。パターン線路２３のスタブ２２４の＜３＞の位置に鍵型スリット２８３を形成した場合、図２４のスミスチャートの＜３＞の方向へ動く。また、鍵型スリット２８０を組み合わせた場合、例えば、＜１＞と＜２＞の鍵型スリット２８１，２８２を組み合わせた場合、図２５のようにそれぞれ＜１＞に向けて動く方向と＜２＞に向けて動く方向のベクトル和の方向Ｆへ動く。但し、図２４の＜Ａ＞は、鍵型スリット２８０Ａをパターン線路２３のλ／２のスタブ２２４のパターン長さの位置に形成したときのインピーダンスの方向である。
【００９４】
次に、図２６のようなパターン線路２３の幅Ｗのスタブ２２４に、幅ｗ（スリット２８０ａの長さ）でかつ長さＬ（スリット２８０ｂの長さ）の鍵型スリット２８０を形成する場合、幅ｗは直線状スリット２６０の場合と同様な値を示すが、長さＬ（スリット２８０ｂの長さ）を増加させるに従い、表３のような位相の変化が見られる。
【００９５】
【表３】
切欠長さと位相の関係
Figure 0003923235
【００９６】
つまり、図２７のスミスチャートに示すようなインピーダンスの動きが見られる。
【００９７】
長さＬ（スリット２８０ｂの長さ）を増やしていくと、位相の変化量も比例して増加していく。つまり、位相変化＝｛スリット１本の変化量（ｗ＝４Ｗ／５のとき、３〜５［ｄｅｇ］）｝＋｛長さＬの増加量｝×｛位相の変化量（ｗ＝４Ｗ／５のとき、１２．０〜１５．０［ｄｅｇ／ｍｍ］）｝である。鍵型スリット２８０の長さの変化量は、パターン線路２３のスタブ２２４にスリット２６０を複数本形成するときと比べて、比較的大きな変化量である。
【００９８】
鍵型スリット２８０を用いたインピーダンス調整方法については、位相変化が大きくなる以外は、スリット２６０を形成するインピーダンス調整方法と同様である。
【００９９】
（４）切除部２５０の第４例として、直線状スリット２６０、切欠２７０、鍵型スリット２８０を組み合わせて形成する方法（図２８参照）
直線状スリット２６０、切欠２７０、鍵型スリット２８０を組み合わせた場合の整合回路のインピーダンス調整方法は以下のとおりである。
【０１００】
直線状スリット２６０、切欠２７０、鍵型スリット２８０のそれぞれの特徴については、位相の変化量が、それぞれ異なり、以下にその大きさを示す。
【０１０１】
｛切欠（０．１５〜０．３５［ｄｅｇ／０．１ｍｍ］）｝
＜｛直線状スリット（３．０〜５．０［ｄｅｇ］）｝
＜｛鍵型スリット（１２．０〜１５．０［ｄｅｇ／ｍｍ］）｝
ただし、ｗ＝４Ｗ／５のときである。
【０１０２】
ある増幅素子１のインピーダンスＺ0が、
【０１０３】
【数７】
Ｚ0＝２＋ｊ０
であり、これを５０Ωに整合するとする。このときの調整に、位相変化量の大きい鍵型スリット２８０を粗調整用として整合回路上（の図２８の＜１＞の位置）に形成するとともに、位相変化量の少ない切欠２７０を微調整用として整合回路上（の図２８の＜２＞の位置）に形成する。
【０１０４】
まず、整合回路２に鍵型スリット２８０及び切欠２７０を形成しない場合を図７に実線で結んだインピーダンスで示す。そして、まず、鍵型スリット２８０を＜１＞の位置に形成することで、位相を大きく回す。そのときのインピーダンスを図７の破線で示す。そして、次に、切欠２７０を＜２＞の位置に形成することで、位相を小さく回す。このときのインピーダンスを点線で示す。これで、図７に示してあるように（ｉ）→（ｉｉ）→（ｉｉｉ）とインピーダンスが動き、５０Ωに整合される。
【０１０５】
上記第１実施形態によれば、インピーダンス調整を行うため、スタブ２３４の端部を切取って切取り部２２１，２２２を形成していく上でスタブ２３４を切取り過ぎたとき（スタブ２３４の基準長さが短くなり過ぎたとき）、スリット２６０，２８０又は切欠２７０の切除部２５０を形成することにより、見かけ上、スタブ２３４を長くすることができ、インピーダンス調整を容易にかつより精度良く調整することができる。例えば、高周波シュミレータなどで、周波数２ＧＨｚの条件下で、５０Ωのスタブ（線路幅２．２５ｍｍ）に、切り込み幅３０μｍ、切り込み長さ１．７５ｍｍのスリット２６０を入れると、位相角が５度程度変化する。これは、線路長さが０．５ｍｍ程度長くなったことと等価になる。よって、これを利用して、スタブ２３４を切取り過ぎたとき（スタブ２３４の基準長さが短くなり過ぎたとき）、上記スリット２６０を入れることにより、見かけ上、スタブ２３４の線路長さを０．５ｍｍ程度長くすることができる。これに対して、従来の方法では、スタブを形成していても、スタブを単に切取るだけであったため、切取り過ぎた場合（スタブの基準長さが短くなり過ぎたとき）には、その整合回路２は廃棄することになるため、スタブを切取る量を微小量ずつとして、切取り過ぎないように細心の注意が必要であり、かつ、切取り作業言い換えれば調整作業に時間がかかるものであった。これに対して、上記第１実施形態では、切取り過ぎて（スタブ２３４の基準長さが短くなり過ぎて）インピーダンスが所望値より小さくなり過ぎても、切除部を形成することにより、見かけ上、スタブの長さ（スタブの線路長さ）を大きくしてインピーダンスを大きくすることができる。よって、再度、インピーダンスを上記所望値に近づけるように、スタブの切取りを行うことができ、インピーダンス調整を容易にかつより精度良く調整することができる。
【０１０６】
また、上記レーザにより切取る切取り量と切除する切除量とそれらの両方の量のそれぞれと上記入力整合回路２のインピーダンスとの関係に基づき、上記入力整合回路２のインピーダンスを目標値に調整するための上記切取り量又は切除量又は切取り量及び切除量をシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求め、上記シミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求められた量に基づき、上記パターン線路２３のスタブ２２４を部分的に上記レーザにより切取り又は切除又は切取り及び切除して、上記入力整合回路２のインピーダンスを目標値に調整するようにしている。従って、上記第１実施形態にかかる整合回路のインピーダンス調整方法及び装置は、パターン線路２３上でのコンデンサ２２の装着位置を変更することによりインピーダンスを目標値に調整するものではなくパターン線路２３より幅方向に突出したスタブ２２４を部分的に切取り又は切除又は切取り及び切除することによりインピーダンスを目標値に調整するものであるため、パターン線路２３を短くすることができて、コンデンサ２２の装着スペースを小さくすることができ、かつ、簡単かつ精度良くインピーダンス調整を行うことができる。これに対して、従来では、パターン線路上でチップコンデンサの装着位置を変更してインピーダンス調整するため、パターン線路の長さとしては、少なくともインピーダンス調整できる程度の長さが必要となり、必然的にパターン線路を長くする必要があり、配置スペースが大きくなる。しかしながら、上記第１実施形態では、コンデンサの装着位置を変更する必要がなくなり、パターン線路の長さを短くすることができるとともに、単に、パターン線路２３のスタブ２２４を部分的に切取り又は切除又は切取り及び切除すればよいだけであるため、コンデンサの装着位置の変更が不要となることにより、装着位置変更作業も不要となる。
【０１０７】
また、演算部２２では高周波での演算機能を有し、記憶部２０１には、整合回路２のパターン線路のスタブの切取り量又は切除量（必要に応じて、切取り量及び切除量）とインピーダンス特性との関係情報を記憶させることにより、コンデンサ２２の定数とインピーダンス移動量をシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により予測しながら切取り部の量又は切除部の位置や量を決定させることができ、従来のカットアンドトライ方法から脱却でき、より早くかつ精度良くインピーダンス調整を行うことができる。この結果、例えば、切取り部形成及び切除部形成前のインピーダンスの測定値と、整合回路２の初期特性のデータから、増幅素子１の特性値を演算部２０２で演算し、インピーダンスを５０Ωに合わせるときの切取り量、又は、切除量及び切除位置、又は、切取り量及び切除量及び切除位置を求め、当該切取り量を切取る、又は当該切除量を切除位置で切除する、又は当該切取り量を切取りかつ当該切除量を切除位置で切除することによりインピーダンスが５０Ωに大略なり、後は微調整を行えばよいことになり、調整作業の簡略化及び短縮化を大幅に図ることができる。加えて、増幅素子１の例であるトランジスタ用の半導体ロットの情報と、微調整の結果を記憶部２０１に蓄積してそれらの情報も加味してシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算することにより、インピーダンスを目標値に絞り込む領域をより一層小さくすることができるので、調整時間のより一層のスピードアップが可能である。
【０１０８】
また、従来は人手による調整作業のため調整時間が長くかつ作業者によるばらつきがあったが、上記調整装置ではほぼ自動的にインピーダンス調整を行うことができるため、短時間で調整が行え、かつ、ばらつきも小さくなる。
【０１０９】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【０１１０】
例えば、図２９に示すように、本発明の第２実施形態として、上下のパターン線路２３，２３のスタブ２２４，２２４の上下の切取り部２９７，２９８の切取り量、又は、上下の切除部の切除量、又は、上記切取り量及び切除量を互に異ならせるようにしてもよい。例えば、上下のパターン線路２３，２３のスタブ２２４，２２４において、スタブ２２４，２２４の上下の切取り部２９７，２９８の切取り量を異ならせたり、直線状スリット２６０の幅方向の長さ又は厚み方向の深さを上下で異ならせたり、切欠２７０の面積を上下で異ならせたり、鍵型スリット２８０の幅方向若しくは長手方向の長さ又は厚み方向の深さを上下で異ならせるようにしてもよい。すなわち、従来、パターン線路上でチップコンデンサの装着位置を変更するとともにスタブの長さを短くすることだけでインピーダンス調整を行っているが、対向線路の両方が同時に変化するため、上下のバランスが調整できないといった問題があった。これに対して、本発明の第２実施形態においては、例えば上下のパターン線路２３，２３のスタブ２２４，２２４の上下の上記切取り量、又は、上記切除量、又は、上記切取り量及び上記切除量を異ならせることにより、上下のバランスの調整が可能となり、インピーダンス特性を向上させることができる。
【０１１１】
また、図３０（Ａ）〜（Ｃ）に示すように、本発明の第３実施形態として、パターン線路２３のスタブ２２４の厚み方向の切除量を変更するようにしてもよい。すなわち、従来、パターン線路上でチップコンデンサの装着位置を変更してインピーダンス調整を行うため、パターン線路のスタブ２２４を構成する誘電体の物理定数のばらつきにインピーダンス特性が左右されてしまい、かつ、微調整ができず、インピーダンス特性が悪いといった問題があった。これに対して、本発明の第３実施形態においては、パターン線路２３のスタブ２２４の厚み方向の切除量、特に、導体２２４ａより下方の基板２２４ｂでの切除深さを、例えば、図３０（Ａ）の２８８の位置よりも深い２８９の位置に変更することにより、インピーダンスの位相の移動量が小さくなって、インピーダンス特性に合わせて微調整が可能となる。よって、より精度良く調整が行えるため、インピーダンス特性も良くなり、歩留まりも高くなる。なお、２２４ｃは接地部である。
【０１１２】
また、図３１に示すように、本発明の第４実施形態として、パターン線路２３のスタブ２２４の厚み方向に予め凹部２９０を形成しておき、その凹部２９０に絶縁性樹脂２９１を埋め込んだのち、その絶縁性樹脂２９１をレーザにより切除して切除部２９２を形成するようにしてもよい。すなわち、従来、パターン線路上でチップコンデンサの装着位置を変更してインピーダンス調整するため、パターン線路のスタブ２２４を構成する誘電体の物理定数のばらつきにインピーダンス特性が左右されてしまい、かつ、長さを短くするだけの一方向のインピーダンスの微調整ができず、インピーダンス特性が悪いといった問題があった。これに対して、本発明の第４実施形態においては、パターン線路２３のスタブ２２４の厚み方向に予め凹部２９０を形成しておき、その凹部２９０に絶縁性樹脂２９１を埋め込んだのち、その絶縁性樹脂２９１をレーザにより切除して、直線状スリット２６０、切欠２７０、又は鍵型スリット２８０などの切除部２９２を形成するようにしている。この結果、微調整を行いたいとき、セラミック製基板上などのパターン線路２３のスタブ２２４を微小量だけ切除するより簡単に絶縁性樹脂２９１を微小量だけ切除することができ、インピーダンス特性に合わせた微調整が可能となり、インピーダンス特性もより良くすることができ、歩留まりもより高くすることができる。なお、図３１において、凹部２９０としては、少なくともパターン線路２３のスタブ２２４の導体部２２４ａに形成すればよく、誘電体である基板２２４ｂまで形成する必要はないが、大きく切除する場合なども考慮する場合など、必要に応じて、凹部２９０に続く凹部２９０ａを基板２２４ｂに形成するようにしてもよい。絶縁性材料の具体例としては、エポキシ系樹脂、シリコーン系樹脂などがある。
【０１１３】
また、図３２（Ａ）〜（Ｄ）に示すように、本発明の第５実施形態として、パターン線路２３のスタブ２２４の幅方向（図３２（Ａ）の矢印２７０ｈ参照）への切除と、パターン線路２３のスタブ２２４の厚み方向（図３２（Ｂ）の矢印７０ｉ参照）への切除とを組み合わせることにより、インピーダンス特性に合わせて微調整できるようにしてもよい。すなわち、パターン線路２３の幅方向への切除だけではインピーダンス調整の方向が一方向すなわちインピーダンスが増加する方向のみとなり、パターン線路２３のスタブ２２４の基板２２４ｂを構成する誘電体の物理定数のばらつきにより、インピーダンス特性が左右されることになり、調整精度が低いく、調整作業に時間がかかることがある。これに対して、本発明の第５実施形態においては、パターン線路２３のスタブ２２４の幅方向への切除量を大きくすればインピーダンスが増加する一方、パターン線路２３のスタブ２２４の厚み方向への切除量を大きくすればインピーダンスが減少することに着目し、両者を組み合わせるようにする。このようにすれば、イピーダンス特性に合わせて微調整が可能となる。従って、インピーダンス特性も良くなり、歩留まりも高くすることができる。
【０１１４】
上記実施形態にかかるインピーダンス調整方法及びその装置は、特に、携帯電話等の電話の基地局において、画像、音声、又は、文字情報の少なくとも１つを有する搬送波を受信し、増幅したのち、発信する送信アンプ回路での整合回路におけるインピーダンス調整作業に有用なものである。近年、電話の基地局において使用される周波数の使用帯域が１ＧＨｚから２ＧＨｚ、さらには５ＧＨｚに移行するにあたり、整合回路の上記インピーダンス調整作業においてスミスチャート上でのインピーダンスの変化を描く直線の角度が少しでも異なれば、搬送波のサインカーブの山が大きく変化するため、インピーダンス調整作業が非常に困難なものとなると考えられている。例えば、２ＧＨｚでの搬送波のサインカーブは、１ＧＨｚでの搬送波のサインカーブの半分程度の周期となるため、サインカーブの例えば山部分を少し左右に位置をずらすように調整しようとして、スミスチャート上でインピーダンスを変化させると、１ＧＨｚでの搬送波のサインカーブでの調整時は、多少、左右調整の手元が狂っても、大きく変化することはないのに対して、２ＧＨｚでの搬送波のサインカーブでの調整時は、左右調整の手元が少しでも狂うと、大きく変化してしまうことになり、１ＧＨｚよりも２ＧＨｚになるほうが調整作業がより困難になる。これが、２ＧＨｚ以上になると、調整作業での高い精度が要求されることになり、人手のみでは不可能になる場合もありえる。また、使用帯域が１ＧＨｚから２ＧＨｚ、さらには５ＧＨｚに移行するにあたり、減衰率が大きくなり、その分、大きな出力が求められるようになる。一方、同一帯域内でのチャンネルの干渉を防止する必要があり、周波数の幅が同じ、すなわち、電波の容量が同じ複数の電波を発信するとき、複数の電波同士が互いに干渉してしまい、サインカーブが崩れて歪が生じることになる。これらの問題を解決するためには、整合回路でインピーダンスを微調整することが必要である。しかしながら、従来の人手によるインピーダンスを微調整する方法では自ずと調整の精度に限界がある。さらに、この種の基地局用送信アンプ回路内の半導体素子は、ロット毎に微妙に異なる。このため、前回のロットでのインピーダンス調整方法を其のまま他のロットに適用することが困難であり、ロット毎にインピーダンス調整作業方法が異なるものである。よって、ますます、人手による調整作業が困難になる。
【０１１５】
これに対して、本発明では、上記したように、インピーダンス調整作業を容易に高精度に行うことができ、画像、音声、又は、文字情報の少なくとも１つを有する搬送波を受信し、増幅したのち、発信する基地局用送信アンプ回路であっても、インピーダンス調整を容易にかつ高精度を確保しつつ短時間で行うことができるので好適である。
【０１１６】
また、図３４に送信アンプ回路の一例を示す。図において、パワー入力Ｐｉｎが送信アンプ回路に入力され、パワー出力Ｐｏｕｔが出力され、パワー出力Ｐｏｕｔ側はアンテナ４００に接続されているとする。この場合、図３５に示すように、例えば、パワー入力Ｐｉｎとパワー出力Ｐｏｕｔとの関係がＡ１の傾斜を有する直線関係であるとき、Ｐｘ１の出力を得たいとき、本来ならばＰｙ１の入力でよいはずである（点線Ａ３参照）。ところが、Ｐｙ１付近ではパワー入力Ｐｉｎとパワー出力Ｐｏｕｔとの直線関係が崩れてＡ２のような湾曲線となっており、Ｐｙ１の入力では、Ｐｘ１よりも大きなＰｘ２の出力が生じてしまい、この出力が歪となってしまう。そこで、整合回路においてインピーダンス調整することにより、Ａ１の傾斜をＡ４のように傾斜がやや緩やかになるように調整することにより、パワー入力Ｐｉｎとパワー出力Ｐｏｕｔとの関係がＡ４の傾斜を有する直線関係であれば、Ｐｙ１を入力すれば、Ｐｘ１ほどの大きな出力は出ないが、直線的な関係に基づくＰｘ２の出力が得られ、歪が生じなくなる。このように、インピーダンス調整を適切に行うことにより、歪の発生をも防止することができる。
【０１１７】
なお、上記各実施形態において、上記整合回路としては、コンデンサが無いものでもよい。
【０１１８】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【０１１９】
【発明の効果】
本発明の整合回路のインピーダンス調整方法によれば、インピーダンス調整を行うため、スタブの端部を切取って切取り部を形成していく上でスタブを切取り過ぎて上記スタブの長さが短くなり過ぎたとき、切除部を形成することにより、見かけ上、スタブを長くすることができ、インピーダンス調整を容易にかつより精度良く調整することができる。これに対して、従来の方法では、スタブを形成していても、スタブを単に切取るだけであったため、切取り過ぎて上記スタブの長さが短くなり過ぎた場合には、その整合回路は廃棄することになるため、スタブを切取る量を微小量ずつとして、切取り過ぎないように細心の注意が必要であり、かつ、切取り作業言い換えれば調整作業に時間がかかるものであった。これに対して、上記本発明では、切取り過ぎて上記スタブの長さが短くなり過ぎてインピーダンスが所望値より小さくなり過ぎても、切除部を形成することにより、見かけ上、スタブ長さを大きくしてインピーダンスを大きくすることができる。よって、再度、インピーダンスを上記所望値に近づけるように、スタブの切取りを行うことができ、インピーダンス調整を容易にかつより精度良く調整することができる。
【０１２０】
また、本発明の整合回路のインピーダンス調整方法によれば、切取る切取り量と切除する切除量と整合回路のインピーダンスとの関係に基づき、上記整合回路のインピーダンスを目標値に調整するための上記切取り量又は切除量又は切取り量及び切除量をシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求め、上記シミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により求められた量に基づき、上記パターン線路のスタブ２２４を部分的に切取り又は切除又は切取り及び切除して、上記整合回路のインピーダンスを目標値に調整するようにしている。従って、例えばパターン線路上でのコンデンサの装着位置を変更することによりインピーダンスを目標値に調整するものではないため、コンデンサの装着位置を変更できる程度の長さが不要となり、パターン線路を短くすることができて、装着スペースを小さくすることができ、かつ、簡単かつ精度良くインピーダンス調整を行うことができる。これに対して、従来では、パターン線路上でチップコンデンサの装着位置を変更してインピーダンス調整を行うようにしており、パターン線路の長さは少なくともコンデンサの装着位置を変更できる程度の長さが必要となり、必然的にパターン線路を長くする必要があり、装着スペースが大きくなる。また、コンデンサの装着位置の変更といった煩雑かつ時間のかかる作業となっていた。しかしながら、本発明では、装着位置を変更する必要がなくなり、パターン線路の長さを短くすることができるとともに、単に、パターン線路のスタブを部分的に切除すればよいだけであるため、装着位置変更不要により装着位置変更作業も不要となる。
【０１２１】
また、本発明の整合回路のインピーダンス調整装置の演算部では高周波での演算機能を有し、記憶部には整合回路のパターン線路のスタブの切取り量又は切除量又は切取り量とインピーダンス特性との関係情報を記憶させることにより、（コンデンサがある場合はコンデンサの定数と）インピーダンス変化量をシミュレーション又はインピーダンス測定値のデータベース内の情報との比較演算により予測しながら切取り部の量又は切除部の位置や量を決定させることができ、従来のカットアンドトライ方法から脱却でき、より早くかつ精度良くインピーダンス調整を行うことができる。
【０１２２】
また、従来は人手による調整作業のため調整時間が長くかつ作業者によるばらつきがあったが、上記調整装置ではほぼ自動的にインピーダンス調整を行うことができるため、短時間で調整が行え、かつ、ばらつきも小さくなる。
【０１２３】
さらに、本発明の別の態様として、左右のパターン線路のスタブの左右の上記切取り量、又は、上記切除量、又は、上記切取り量及び上記切除量を互に異ならせるようにすれば、左右のバランスの調整が可能となり、インピーダンス特性を向上させることができる。
【０１２４】
また、本発明の別の態様として、パターン線路のスタブの厚み方向の切除量を変更するようにすれば、パターン線路のスタブの厚み方向の切除量、特に、導体より下方の基板での切除深さを深くすることにより、インピーダンスの位相の移動量が小さくなって、インピーダンス特性に合わせて微調整が可能となる。よって、より精度良く調整が行えるため、インピーダンス特性も良くなり、歩留まりも高くなる。
【０１２５】
また、本発明の別の態様として、パターン線路のスタブの厚み方向に予め凹部を形成しておき、その凹部に絶縁性樹脂を埋め込んだのち、その絶縁性樹脂を切除して切除部を形成するようにすれば、微調整を行いたいとき、セラミック製基板上などのパターン線路のスタブを微小量だけ切除するより簡単に絶縁性樹脂を微小量だけ切除することができ、インピーダンス特性に合わせた微調整が可能となり、インピーダンス特性もより良くすることができ、歩留まりもより高くすることができる。
【０１２６】
また、本発明の別の態様として、パターン線路のスタブの幅方向への切除と、パターン線路のスタブの厚み方向への切除とを組み合わせるようにすれば、インピーダンス特性に合わせて微調整することができる。従って、インピーダンス特性も良くなり、歩留まりも高くすることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる整合回路のインピーダンス調整方法を適用する基地局用パワーアンプ回路の概略構成図である。
【図２】 図１のパワーアンプ回路の詳細図である。
【図３】 本発明の第１実施形態にかかるインピーダンス調整方法を実施するためのインピーダンス調整装置の構成を示すブロック図である。
【図４】 本発明の第１実施形態にかかるインピーダンス調整方法を示すフローチャートである。
【図５】 （Ａ），（Ｂ）はそれぞれ本発明の第１実施形態にかかるインピーダンス調整方法により切除される切除部を有するパターン線路のスタブの説明図である。
【図６】 （Ａ），（Ｂ）は上記インピーダンス調整方法を適用可能な図１のパワーアンプ回路の入力及び出力整合回路を詳細に示した説明図及び上記入力整合回路の位置に対応する位置を示すスミスチャートである。
【図７】 上記インピーダンス調整方法によるインピーダンスの調整を説明するためのスミスチャートである。
【図８】 上記インピーダンス調整方法において直線状スリットを形成したパターン線路のスタブの説明図である。
【図９】 上記インピーダンス調整方法において直線状スリットを形成したパターン線路のスタブでのスリットの位置を説明するための説明図である。
【図１０】 図９のように直線状スリットを個々に形成した場合のインピーダンスの動きを説明するためのスミスチャートである。
【図１１】 図９の直線状スリットのうち複数の直線状スリットを組み合わせた場合のインピーダンスの動きを説明するためのスミスチャートである。
【図１２】 直線状スリットの長さとインピーダンスの位相との関係を説明するための説明図である。
【図１３】 図１２のように直線状スリットを形成した場合のインピーダンスの動きを説明するためのスミスチャートである。
【図１４】 直線状スリットによるインピーダンス調整を説明するための説明図である。
【図１５】 図１４のように直線状スリットを形成した場合のインピーダンスの動きを説明するためのスミスチャートである。
【図１６】 上記インピーダンス調整方法において切欠を形成したパターン線路のスタブの説明図である。
【図１７】 上記インピーダンス調整方法において切欠を形成したパターン線路のスタブでの切欠の位置を説明するための説明図である。
【図１８】 図９のように切欠を個々に形成した場合のインピーダンスの動きを説明するためのスミスチャートである。
【図１９】 図９の切欠のうち複数の切欠を組み合わせた場合のインピーダンスの動きを説明するためのスミスチャートである。
【図２０】 上記インピーダンス調整方法において切欠を形成したパターン線路のスタブの説明図である。
【図２１】 図２０のように切欠を形成した場合のインピーダンスの動きを説明するためのスミスチャートである。
【図２２】 上記インピーダンス調整方法において鍵型スリットを形成したパターン線路のスタブの説明図である。
【図２３】 上記インピーダンス調整方法において鍵型スリットを形成したパターン線路のスタブでの鍵型スリットの位置を説明するための説明図である。
【図２４】 図２２のように鍵型スリットを個々に形成した場合のインピーダンスの動きを説明するためのスミスチャートである。
【図２５】 図２３の鍵型スリットのうち複数の鍵型スリットを組み合わせた場合のインピーダンスの動きを説明するためのスミスチャートである。
【図２６】 鍵型スリットの長さとインピーダンスの位相との関係を説明するための説明図である。
【図２７】 図２６のように鍵型スリットを形成した場合のインピーダンスの動きを説明するためのスミスチャートである。
【図２８】 上記インピーダンス調整方法において直線状スリット及び切欠を組み合わせて形成したパターン線路のスタブでのスリット及び切欠の位置を説明するための説明図である。
【図２９】 本発明の第２実施形態にかかる整合回路のインピーダンス調整方法を説明するための説明図である。
【図３０】 （Ａ），（Ｂ），（Ｃ）はそれぞれ本発明の第３実施形態にかかる整合回路のインピーダンス調整方法を説明するための説明図である。
【図３１】 本発明の第４実施形態にかかる整合回路のインピーダンス調整方法を説明するための説明図である。
【図３２】 （Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞれ本発明の第５実施形態にかかる整合回路のインピーダンス調整方法を説明するための説明図である。
【図３３】 従来のインピーダンス調整方法を説明するための基地局用パワーアンプ回路の概略構成図である。
【図３４】 本発明の実施形態のより具体的な例としての送信アンプ回路の図である。
【図３５】 図３４の送信アンプ回路でのパワー入力Ｐｉｎとパワー出力Ｐｏｕｔとの関係を示す図である。
【符号の説明】
１…増幅素子、２…入力整合回路、３…出力整合回路、４…パワーアンプ回路、２２…コンデンサ、２３…パターン線路、２４…コンデンサ、２５…パターン線路、３０，３１…測定器、２２０…基準長さ、２２１…第１切取部、２２２…第２切取部、２２４，２３４…スタブ、２２４ａ…導体、２２４ｂ…基板、２２４ｃ…接地部、２５０，２５１…切除部、２６０，２６０Ａ，２６０Ｂ…直線状スリット、２７０…切欠、２７０ｈ，７０ｉ…矢印、２８０…鍵型スリット、２８８，２８９…切除深さ、２９０，２９０ａ…凹部、２９１…絶縁性樹脂、２９２…切除部、２９７，２９８…切取り部。

Claims (1)

  1. 一対のパターン線路（２３，２５）を有する整合回路（２，３）において、上記一対のパターン線路のうちの上記１つのパターン線路の幅方向がスタブ長手方向となるように上記パターン線路から上記パターン線路の上記幅方向に突出したスタブ（２２４，２３４）の、上記スタブ長手方向と直交しかつ上記スタブ長手方向と直交するスタブ幅方向とも直交するスタブ厚み方向の切除部に対して切除深さを変えて上記切除部の一部の切除をレーザにより行うことによりインピーダンス調整を行うようにした整合回路のインピーダンス調整方法。
JP2000106563A 2000-04-07 2000-04-07 整合回路のインピーダンス調整方法 Expired - Lifetime JP3923235B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000106563A JP3923235B2 (ja) 2000-04-07 2000-04-07 整合回路のインピーダンス調整方法
US09/826,827 US6759917B2 (en) 2000-04-07 2001-04-06 Method and apparatus for adjusting impedance of matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000106563A JP3923235B2 (ja) 2000-04-07 2000-04-07 整合回路のインピーダンス調整方法

Publications (2)

Publication Number Publication Date
JP2001292009A JP2001292009A (ja) 2001-10-19
JP3923235B2 true JP3923235B2 (ja) 2007-05-30

Family

ID=18619710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000106563A Expired - Lifetime JP3923235B2 (ja) 2000-04-07 2000-04-07 整合回路のインピーダンス調整方法

Country Status (2)

Country Link
US (1) US6759917B2 (ja)
JP (1) JP3923235B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6994563B2 (en) * 2003-12-19 2006-02-07 Lenovo (Singapore) Pte. Ltd. Signal channel configuration providing increased capacitance at a card edge connection
US20070075057A1 (en) * 2005-08-19 2007-04-05 Yi-Hsi Chen Method for fine tuning circuit and controlling impedance with laser process
KR100866636B1 (ko) * 2007-01-18 2008-11-04 김성일 전송선 조각을 사용한 마이크로파/밀리미터파용 가변소자
US9030269B1 (en) 2012-05-17 2015-05-12 Scientific Components Corporation Tunable microstrip and T-junction
KR20140094309A (ko) * 2013-01-22 2014-07-30 한국전자통신연구원 Hf/uhf rfid 다중 대역 태그 안테나

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825220A (en) * 1986-11-26 1989-04-25 General Electric Company Microstrip fed printed dipole with an integral balun
US6028564A (en) * 1997-01-29 2000-02-22 Intermec Ip Corp. Wire antenna with optimized impedance for connecting to a circuit
JP3119191B2 (ja) * 1997-02-27 2000-12-18 株式会社村田製作所 平面誘電体集積回路
US6343369B1 (en) * 1998-09-15 2002-01-29 Microconnect, Inc. Methods for making contact device for making connection to an electronic circuit device and methods of using the same
US6535175B2 (en) * 2000-06-01 2003-03-18 Intermec Ip Corp. Adjustable length antenna system for RF transponders

Also Published As

Publication number Publication date
US20020056889A1 (en) 2002-05-16
US6759917B2 (en) 2004-07-06
JP2001292009A (ja) 2001-10-19

Similar Documents

Publication Publication Date Title
US11233483B2 (en) 90-degree lumped and distributed Doherty impedance inverter
US10903546B2 (en) Planar balun transformer device
US6919762B2 (en) High frequency power amplifier electric parts and radio telecommunication system
CN207638649U (zh) 通信模块
JP2002335136A (ja) 高周波半導体装置
Jacob et al. Non-Foster matched antennas for high-power applications
WO2018142176A1 (en) Methods for combining doherty amplifier signals with 90-degree lumped and distributed impedance inverters
US11476837B2 (en) Active matching network design for electrically small resonant antennas
JP3923235B2 (ja) 整合回路のインピーダンス調整方法
JP4242287B2 (ja) 高電力可変スライドｒｆ同調
WO2018142178A1 (en) 90-degree lumped and distributed doherty impedance inverter
EP3577758A1 (en) 90-degree lumped and distributed doherty impedance inverter
EP3443665A1 (en) Ultra-broad bandwidth matching technique
EP3051695B1 (en) High-frequency semiconductor amplifier
JP2001292010A (ja) 整合回路のインピーダンス調整方法及びその装置
KR101080610B1 (ko) 메타머터리얼 전송선로를 이용한 안테나 및 상기 안테나를 이용한 통신장치
Arabi et al. An optimization-based design technique for multi-band power amplifiers
EP1852969A1 (en) Negative resistance input amplifier circuit and oscillation circuit
EP3051694B1 (en) High-frequency semiconductor amplifier
Mircea et al. Impedance matching for UHF band antennas on ceramic substrate
JP2001244738A (ja) 電圧制御発振器、及び、これを用いた電子装置
US20220407470A1 (en) Harmonic processing circuit and amplification device
Tekin et al. Compact wide-band gysel power divider
Köprü et al. Unit element bandpass filter design via simplified real frequency technique for UWB microstrip patch antenna
Krishnamoorthy et al. Broadband RF Power Amplifier with Combination of Large Signal X-Parameter and Real Frequency Techniques

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6