CN118198116A - 一种多介质槽注入增强低功耗功率器件 - Google Patents
一种多介质槽注入增强低功耗功率器件 Download PDFInfo
- Publication number
- CN118198116A CN118198116A CN202410622791.5A CN202410622791A CN118198116A CN 118198116 A CN118198116 A CN 118198116A CN 202410622791 A CN202410622791 A CN 202410622791A CN 118198116 A CN118198116 A CN 118198116A
- Authority
- CN
- China
- Prior art keywords
- region
- dielectric
- gate
- cathode
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 title claims abstract description 38
- 239000007924 injection Substances 0.000 title claims abstract description 38
- 239000004020 conductor Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 8
- 230000008569 process Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000009471 action Effects 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Thyristors (AREA)
Abstract
本发明属于功率半导体技术领域，公开了一种多介质槽注入增强低功耗功率器件，在漂移区内引入多个介质槽组构成辅助槽栅，辅助槽栅与主栅短接。正向导通时，多个介质槽组在周围聚集的电子以及其形成的窄台面共同作用下，电导调制效应被增强，实现低正向导通压降；在器件关断过程中，随着栅压的下降，多个介质槽组周围聚集的电子提前消失，电导调制减弱，漂移区内过剩载流子减小，实现器件快关断和低关断损耗；在阻断状态下，介质槽组在漂移区内引入电场峰值，优化器件表面电场，增加器件耐压。本发明不增加工艺复杂度，实现低导通压降、低关断损耗和高耐压。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种多介质槽注入增强低功耗功率器件。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor, IGBT)作为电子电力器件的典型代表，兼具双极型器件的导通电压低、通态电流大以及单极型器件输入阻抗大、驱动功率小等优点，目前已被广泛应用于新能源汽车、轨道交通、航空航天等高新技术领域。SOI基LIGBT由于采用介质隔离，其具有泄漏电流小、寄生电容小等优势。此外，LIGBT便于集成，是单片功率集成芯片的核心元器件。
LIGBT低导通压降得益于导通时漂移区内的电导调制效应，然而，电导调制效应使得器件关断时存在拖尾电流，导致其关断速度减慢，关断损耗增加，限制LIGBT的高频应用；因此，导通压降和关断损耗的矛盾仍是LIGBT的基本问题。为降低LIGBT器件导通压降，阴极工程中常见的技术手段为注入增强(Injection Enhanced)技术和载流子存储层(CarrierStored layer, CS)技术，其思路是在阴极引入空穴势垒结构，导致空穴无法被抽走而在阴极附近聚集，为了维持电中性，电子注入效率增强，从而使得漂移区载流子浓度增加，起到降低导通压降的效果。G. Q. Deng等人在2019年第31届IEEE国际功率半导体器件与集成电路会议（ISPSD）发表的论文《An Injection Enhanced LIGBT on Thin SOI Layer withLow ON-state Voltage》中提出了横向注入增强薄层SOI LIGBT，通过靠近阴极侧的漂移区凹槽实现注入增强，降低了器件的导通压降和损耗。但是，局部氧化的凹槽深度难以控制，加大了制备难度和工艺复杂度。
发明内容
为解决上述问题，本发明提出了一种多介质槽注入增强低功耗功率器件，在相同器件耐压和不增加器件制备工艺复杂度的前提下，获得更好的导通和关断特性，以缓解导通压降和关断损耗的矛盾关系。
本发明所述的一种多介质槽注入增强低功耗功率器件，包括沿器件垂直方向自下而上依次层叠P衬底、绝缘介质埋层和N型漂移区；沿器件横向方向自左向右依次为阴极结构、主栅极结构、漂移区结构和阳极结构；
所述阴极结构包括P阱区、P+体接触区、N+阴极区和阴极导电材料；所述P阱区位于N型漂移区上部，所述P+体接触区和N+阴极区相互接触，并列位于P阱区上表面远离N型漂移区的一端，且所述N+阴极区在靠近N型漂移区的一侧，P+体接触区在远离N型漂移区的一侧；P+体接触区和N+阴极区上表面共同引出阴极导电材料为阴极；
所述阳极结构由N型缓冲层、P+阳极区和阳极导电材料共同构成；所述P+阳极区位于N型缓冲层内上表面；P+阳极区上表面的阳极导电材料引出端为阳极；
所述主栅极结构由栅介质层及其之上的多晶硅材料和主栅极导电材料共同构成，主栅极导电材料的引出端为栅极；
所述漂移区结构包括N型漂移区、位于所述N型漂移区内沿横向依次排列的至少两组介质槽组以及一个绝缘介质槽Ⅰ；所述介质槽组位于靠近主栅极一侧，所述绝缘介质槽Ⅰ位于靠近阳极一侧；每个介质槽组均包括一组绝缘介质槽组以及位于所述绝缘介质槽组内侧的多晶硅槽，相邻两个介质槽组的绝缘介质槽组外侧壁互不接触，且最后一组介质槽组的绝缘介质槽组与所述绝缘介质槽Ⅰ的外侧壁也不接触。
进一步的，每个所述绝缘介质槽组由若干个沿器件纵向方向间断分布的绝缘介质槽Ⅱ构成，每个绝缘介质槽Ⅱ的内侧均具有多晶硅槽。
进一步的，沿器件纵向方向，介质槽组的长度自阴极向阳极方向逐渐减小，绝缘介质槽Ⅰ的长度小于或等于最后一组介质槽的长度。
进一步的，所述主栅极结构为平面栅，所述平面栅由栅介质层及其之上的多晶硅材料和主栅极导电材料共同构成，所述栅介质层位于P阱区上表面且两端分别与N型漂移区和N+阴极区部分交叠。
进一步的，所述主栅极结构为槽栅，所述的槽栅由主栅极导电材料、栅介质层及填充在凹槽中的多晶硅材料构成，所述槽栅远离漂移区一侧的侧壁自上而下依次与N+阴极区及P阱区接触，且槽栅深度超过P阱区深度。
本发明的有益效果为：本发明在漂移区内引入多个介质槽组构成辅助槽栅，辅助槽栅与主栅短接，实现增强注入及高耐压。正向导通时，多个介质槽组在周围聚集的电子以及其形成的窄台面共同作用下，电导调制效应被增强，实现低正向导通压降；在器件关断过程中，随着栅压的下降，多个介质槽组周围聚集的电子提前消失，电导调制减弱，漂移区内过剩载流子减小，实现器件快关断和低关断损耗；在阻断状态下，介质槽组在漂移区内引入电场峰值，优化器件表面电场，增加器件耐压。本发明不增加工艺复杂度，实现低导通压降、低关断损耗和高耐压。
附图说明
图1为本发明实施例1的结构示意图；
图2为本发明实施例1沿AA’的截面剖面图；
图3为本发明实施例1沿BB’的截面剖面图；
图4为本发明实施例2的结构示意图；
图5为本发明实施例3正视剖面图；
图6为本发明实施例1与常规SOI LIGBT阻断状态下电场分布对比；
图7为本发明实施例1与VLW SOI LIGBT正向导通特性对比；
其中：1-P衬底，2-绝缘介质埋层，3-N型漂移区，4-P阱区，5-P+体接触区，61-阴极导电材料，62-主栅极导电材料，63-阳极导电材料，7-N+阴极区，8-栅介质层，9-多晶硅材料，10-绝缘介质槽Ⅱ，11-多晶硅槽，12-第一介质槽组，13-第二介质槽组，14-绝缘介质槽Ⅰ，15-N型缓冲层，16-P+阳极区。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
如图1-图3所示，本发明所述的一种多介质槽注入增强低功耗功率器件，包括沿器件垂直方向自下而上依次层叠P衬底1、绝缘介质埋层2和N型漂移区3；沿器件横向方向自左向右依次为阴极结构、主栅极结构、漂移区结构和阳极结构；
所述的阴极结构包括P阱区4、P+体接触区5、N+阴极区7和阴极导电材料61；所述P阱区4位于N型漂移区3上部，所述P+体接触区5和N+阴极区7相互接触，并列位于P阱区4上表面远离N型漂移区3的一端，且所述N+阴极区7在靠近N型漂移区3的一侧，P+体接触区5在远离N型漂移区3的一侧；P+体接触区5和N+阴极区7上表面共同引出阴极导电材料61为阴极；
所述主栅极结构由栅介质层8及其之上的多晶硅材料9和主栅极导电材料62共同构成；
所述漂移区结构部分包括N型漂移区3以及位于N型漂移区3内沿横向依次排列的第一介质槽组12、第二介质槽组13和绝缘介质槽Ⅰ14；所述第一介质槽组12位于靠近主栅极的一侧，第一介质槽组12和第二介质槽组13内部均存在若干个沿器件纵向方向等距间断分布的绝缘介质槽Ⅱ10，所述绝缘介质槽Ⅱ10内均具有不与其外侧壁相接触的多晶硅槽11，所述多晶硅槽11的引出端与主栅极导电材料62共同引出端为栅极；所述绝缘介质槽Ⅰ14位于靠近阳极结构一侧；
所述阳极结构包括N型缓冲层15、P+阳极区16和阳极导电材料63共同构成；所述P+阳极区16位于N型缓冲层15内上表面；P+阳极区16上表面的阳极导电材料63引出端为阳极。
本例的工作原理为：
所述多介质槽注入增强低功耗功率器件通过在漂移区引入多个栅控介质槽，其中，绝缘介质槽Ⅰ的形状为梯形、或阶梯型、或三角形、或矩形，使得漂移区内杂质分布呈由阴极至阳极增加，优化器件表面电场，使得器件耐压增加，其中当绝缘介质槽Ⅰ的形状为梯形、或阶梯型、或三角形时，其提高耐压的效果更好。如图6所示，图6中(a)为多介质槽注入增强低功耗功率器件三维电场分布，(b)为常规SOI LIGBT 三维电场分布，(c)为多介质槽注入增强低功耗功率器件与常规SOI LIGBT击穿特性曲线，(d)为多介质槽注入增强低功耗功率器件与常规SOI LIGBT表面电场分布图。其中，根据 (c) 图可知所述多介质槽注入增强低功耗功率器件击穿电压为641V，常规SOI LIGBT击穿电压为286V，所述多介质槽注入增强低功耗功率器件的击穿电压提高124.1%；根据 (d) 图可知，常规SOI LIGBT器件的电场分布集中于漂移区两端，漂移区中部电场过低，无法承担更多的外加电压，而所述多介质槽注入增强低功耗功率器件的电场分布对漂移区中部电场优化更加明显，中部电场比常规SOI LIGBT器件更高，且所述多介质槽注入增强低功耗功率器件的电场分布更加均匀，因此器件耐压更高。
等间距间断分布的绝缘介质槽和多晶硅槽使得漂移区近阴极端形成多个窄台面，并提供多条电流通路，当栅极施加正电压，实现注入增强，漂移区空穴浓度增加，增强注入增强效应，大幅度降低导通压降，如图7所示。图7中(a)为多介质槽注入增强低功耗功率器件空穴密度分布，(b)为VLW SOI LIGBT空穴密度分布，(c)多介质槽注入增强低功耗功率器件与VLW SOI LIGBT空穴密度对比，(d)多介质槽注入增强低功耗功率器件与VLW SOILIGBT正向导通I-V 特性曲线。其中， (c) 图中所述多介质槽注入增强低功耗功率器件在阴极端的空穴密度明显高于VLW SOI LIGBT，因此相比于VLW SOI LIGBT，所述多介质槽注入增强低功耗功率器件的电导调制效应被增强，器件的导通压降随之降低； (d) 图中直观反应了两个器件导通压降的数值，当器件栅压（VG）为10V、电流密度（JDS）为100A/cm2时，所述多介质槽注入增强低功耗功率器件的导通压降为5.27V，VLW SOI LIGBT的导通压降为13.4V，所述多介质槽注入增强低功耗功率器件的导通压降降低了59.9%。
实施例2
如图4所示，作为实施1的变形，实施例2的区别在于第一介质槽组12和第二介质槽组13内部均存在沿器件纵向方向分布的绝缘介质槽Ⅱ10。所述绝缘介质槽Ⅱ10不是如实施例1的间隔分布，而是为一个整体。
第一介质槽组和第二介质槽组使得漂移区近阴极端形成窄台面，当栅极施加正压时，实现注入增强，增强器件的电导调制能力，降低导通压降。在器件关断过程中，随着栅压的下降，第一介质槽组和第二介质槽组电压降低，注入增强削弱，此时漂移区内过剩载流子减小，实现器件快关断速度和低关断损耗。实施例2同样能实现实施例1的功能，但由于电流路径压缩，电流通路减少，降低导通压降效果相较于实施例1会略微减弱。
实施例3
如图5所示,与实施例1相比，本例中主栅极结构为槽栅。相比于实施例1，槽栅可以阻挡空穴的抽取，增加漂移区空穴浓度，进一步增强电导调制能力，减小正向导通压降。且该主栅极结构制造工艺与多晶硅槽11制造工艺兼容。
以上所述仅为本发明的优选方案，并非作为对本发明的进一步限定，凡是利用本发明说明书及附图内容所作的各种等效变化均在本发明的保护范围之内。
Claims (5)
1.一种多介质槽注入增强低功耗功率器件，包括沿器件垂直方向自下而上依次层叠P衬底、绝缘介质埋层和N型漂移区；沿器件横向方向自左向右依次为阴极结构、主栅极结构、漂移区结构和阳极结构；所述阴极结构包括P阱区、P+体接触区、N+阴极区和阴极导电材料；所述P阱区位于N型漂移区上部，所述P+体接触区和N+阴极区相互接触，并列位于P阱区上表面远离N型漂移区的一端，且所述N+阴极区在靠近N型漂移区的一侧，P+体接触区在远离N型漂移区的一侧；P+体接触区和N+阴极区上表面共同引出阴极导电材料为阴极；所述阳极结构由N型缓冲层、P+阳极区和阳极导电材料共同构成；所述P+阳极区位于N型缓冲层内上表面；P+阳极区上表面的阳极导电材料引出端为阳极；所述主栅极结构由栅介质层及其之上的多晶硅材料和主栅极导电材料共同构成，主栅极导电材料的引出端为栅极；
其特征在于，所述漂移区结构包括N型漂移区、位于所述N型漂移区内沿横向依次排列的至少两组介质槽组以及一个绝缘介质槽Ⅰ；所述介质槽组位于靠近主栅极一侧，所述绝缘介质槽Ⅰ位于靠近阳极一侧；每个介质槽组均包括一组绝缘介质槽组以及位于所述绝缘介质槽组内侧的多晶硅槽，相邻两个介质槽组的绝缘介质槽组外侧壁互不接触，且最后一组介质槽组的绝缘介质槽组与所述绝缘介质槽Ⅰ的外侧壁也不接触。
2.根据权利要求1所述的一种多介质槽注入增强低功耗功率器件，其特征在于，每个所述绝缘介质槽组由若干个沿器件纵向方向间断分布的绝缘介质槽Ⅱ构成，每个绝缘介质槽Ⅱ的内侧均具有多晶硅槽。
3.根据权利要求1所述的一种多介质槽注入增强低功耗功率器件，其特征在于，沿器件纵向方向，介质槽组的长度自阴极向阳极方向逐渐减小，绝缘介质槽Ⅰ的长度小于或等于最后一组介质槽的长度。
4.根据权利要求1-3任一项所述的一种多介质槽注入增强低功耗功率器件，其特征在于，所述主栅极结构为平面栅，所述平面栅由栅介质层及其之上的多晶硅材料和主栅极导电材料共同构成，所述栅介质层位于P阱区上表面且两端分别与N型漂移区和N+阴极区部分交叠。
5.根据权利要求1-3任一项所述的一种多介质槽注入增强低功耗功率器件，其特征在于，所述主栅极结构为槽栅，所述的槽栅由主栅极导电材料、栅介质层及填充在凹槽中的多晶硅材料构成，所述槽栅远离漂移区一侧的侧壁自上而下依次与N+阴极区及P阱区接触，且槽栅深度超过P阱区深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410622791.5A CN118198116B (zh) | 2024-05-20 | 2024-05-20 | 一种多介质槽注入增强低功耗功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410622791.5A CN118198116B (zh) | 2024-05-20 | 2024-05-20 | 一种多介质槽注入增强低功耗功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118198116A true CN118198116A (zh) | 2024-06-14 |
| CN118198116B CN118198116B (zh) | 2024-07-16 |
Family
ID=91398690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410622791.5A Active CN118198116B (zh) | 2024-05-20 | 2024-05-20 | 一种多介质槽注入增强低功耗功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118198116B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000311998A (ja) * | 1999-04-08 | 2000-11-07 | Rockwell Sci Center Llc | 絶縁ゲートターンオフサイリスタ |
| US20040095065A1 (en) * | 2002-11-19 | 2004-05-20 | Wen-Chun Wang | Organic electroluminescent device with improved lifetime |
| US20160293745A1 (en) * | 2015-03-30 | 2016-10-06 | Semiconductor Manufacturing International (Shanghai) Corporation | Power semiconductor device and fabrication method thereof |
| CN108389900A (zh) * | 2018-03-19 | 2018-08-10 | 电子科技大学 | 一种槽栅短路阳极soi ligbt |
| CN109887998A (zh) * | 2019-03-07 | 2019-06-14 | 电子科技大学 | 一种具有折叠槽栅的薄soi ligbt |
-
2024
- 2024-05-20 CN CN202410622791.5A patent/CN118198116B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000311998A (ja) * | 1999-04-08 | 2000-11-07 | Rockwell Sci Center Llc | 絶縁ゲートターンオフサイリスタ |
| US20040095065A1 (en) * | 2002-11-19 | 2004-05-20 | Wen-Chun Wang | Organic electroluminescent device with improved lifetime |
| US20160293745A1 (en) * | 2015-03-30 | 2016-10-06 | Semiconductor Manufacturing International (Shanghai) Corporation | Power semiconductor device and fabrication method thereof |
| CN108389900A (zh) * | 2018-03-19 | 2018-08-10 | 电子科技大学 | 一种槽栅短路阳极soi ligbt |
| CN109887998A (zh) * | 2019-03-07 | 2019-06-14 | 电子科技大学 | 一种具有折叠槽栅的薄soi ligbt |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118198116B (zh) | 2024-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN110504308B (zh) | 一种高速低损耗的多槽栅高压功率器件 | |
| CN106920842B (zh) | 一种具有载流子存储层的槽型soi ligbt | |
| CN107482058B (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
| CN114823886B (zh) | 提升转换效率的沟槽型rc-igbt器件及制备方法 | |
| CN111211174B (zh) | 一种sgt-mosfet半导体器件 | |
| CN111326576B (zh) | 一种具有纵向分离阳极的sa-ligbt器件 | |
| CN110459609B (zh) | 一种短路阳极薄层高压功率器件 | |
| CN110459596B (zh) | 一种横向绝缘栅双极晶体管及其制备方法 | |
| CN110061047B (zh) | 一种igbt结构及其制作方法 | |
| CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN118198116B (zh) | 一种多介质槽注入增强低功耗功率器件 | |
| CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt | |
| CN115050815B (zh) | 一种自保护的半导体结构及制造方法 | |
| CN116454127A (zh) | 一种低关断损耗的soi ligbt | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN113707716B (zh) | 一种具有多浮空场板的自适应soi ligbt器件 | |
| CN113555424B (zh) | 一种自适应低损耗功率器件 | |
| CN111834450B (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
| CN115377194A (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN209747516U (zh) | 一种igbt结构 | |
| CN118198115B (zh) | 一种高压低功耗soi ligbt | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 | |
| CN113066862B (zh) | 一种集成mos自适应控制soi ligbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |