CN1181615A - 金属氧化物场效应管与双极静电感应晶体管复合结构器件 - Google Patents

Abstract

本发明涉及一种功率半导体器件,该器件主要解决现有器件打开或关断时需提供很大栅极驱动电流的问题。采用在双极静电感应晶体管的结构上,引进功率场效应晶体管的复合结构,整个器件包括一个n⁺衬底和n^-外延层,两个铝接点7与11,外延层上设置有p⁺区和由p^-、n⁺结、多晶硅栅极9、栅氧化层6构成的栅极区。该器件具有功耗小,导通电流大之优点,是一种理想实用的功率半导体器件。

Description

金属氧化物场效应管与双极静电感应晶体管复合结构器件

本发明属于微电子技术领域，特别是一种功率半导体器件。

已有的功率半导体器件主要包括有功率双极晶体管、金属氧化物场效应晶体管(MOSFET)和功率结型场效应晶体管(JFET)。但这些器件均存在着各自的缺陷。在结型场效应晶体管中有一类短沟道的器件，即双极静电感应晶体管(BSIT)，其结构剖面图如图4所示。它是一个常关器件，器件的沟道中栅极到沟道的自建电场形成沟道势垒使器件完全断开。如果一个正向电压加于栅极上时就降低了这一势垒，使得沟道中有漏电流通过。它的基本电流特性类似于双极晶体管的电流特性。虽说该器件比起双极晶体管有较低的导通电阻，较高的电流增益，较高的跨导和较高的导通电流密度，但却又存在着必需要有一个低阻抗的栅极激励电路，为器件正向导通或关断时提供一个很大的栅极驱动电流的不足。

本发明的目的是克服场效应晶体管导通电流密度低和双极静电感应晶体管必需要栅极激励电路的缺点，提供一种既具有场效应晶体管驱动电路简单，又具有双极静电感应晶体管大的导通电流密度的集成功率半导体器件MBSIT(MOS-Bipolar Static InductionTransistor)。

实现本发明目的的技术方案是在双极静电感应晶体管的结构上，引进功率场效应晶体管，并由功率场效应晶体管控制双极静电感应晶体管，使其两者在功能上结合和结构上集成，构成复合型功率半导体器件MBSIT。该器件的结构如图1所示。主要包括一个n⁺衬底和一个n^-外延层，两个铝连接点7与11，外延层n^-上分别设置一个p⁺结、一个p^-结和栅极区，两个铝连接点7与11之间设置有绝缘层8，栅极区有多晶硅栅极G、栅氧化层6、p^-4区和n⁺5区构成，该栅极区构成M管的栅极。铝接点7连接n⁺与p^-区，铝接点11上引出阴极K，外延层n^-与栅极区的p^-、n⁺区分别构成MOS管M的漏极、衬底和源极；外延层n^-与阴极K处的p^-、n⁺区分别构成双极静电感应晶体管Q的漏极、栅极和源极；MOS管M的栅极构成MBSIT管的栅极，MOS管M的漏极与双极静电感应晶体管Q的漏极相连构成MBSIT管的阳极A，用MOS管M的源极与双极静电感应晶体管Q的栅极相连，以使MOS功率器件驱动双极静电感应器件，实现功能上的复合，双极静电感应晶体管Q的源极构成新型功率器件MBSIT的阴极，如图2所示。

本发明采用半导体平面工艺实现。本发明的工作原理是，当功率MOS管栅极上不加电压是，尽管外加正向阳极电压，但由于BSIT和功率MOS器件都是一种常关器件。所以，仍不能形成导通电流。当在功率MOS栅极上外加正向栅极电压同时在器件阳极处外加正向阳极电压时，功率MOS器件首先导通，电子由阳极自下向上通过功率MOS器件沟道和功率MOS源—衬底结到达功率MOS器件衬底，即BSIT器件的栅极。这样降低了BSIT器件由于栅极到沟道区的自建电场所形成的势垒，使得BSIT器件也导通。

本发明由于采用在双极静电感应晶体管BSIT上引进功率场效应晶体管的结构，使其两者结合并集成，因而克服了双极静电感应晶体管需要大的基极电流和大的反向基极电流以及功率MOS晶体管电流密度小的缺点。实验结构表明，此种器件的驱动电路与功率MOS器件一样，简单且功耗很小。而其导通电流密度又很大，达到2000A/cm²。因此该器件是一个非常有发展前途的功率半导体器件。

以下结合附图详细说明本发明的结构及实现过程。

图1是本发明MBSIT的结构图

图2是本发明MBSIT的等效电路图

图3是本发明MBSIT版图分布图

图4是已有的双极静电感应晶体管BSIT的剖面结构图

参照图1，本发明的材料包括一个n⁺衬底a和一个n^-外延层b。器件的栅极和阴极都做在公共表面3上，而器件的阳极则做在此材料的底下。为了提高此功率半导体器件的耐压，一般选择此材料的a区掺杂浓度很高，即是低电阻区，掺杂浓度一般为1×10¹⁸m^-3，厚度一般为400μm，而b区为低浓度区，即高电阻区，厚外延层，即外延层的厚度比一般低压器件大。如果要求器件的耐压为600V时，外延层一般取掺杂浓度为1×10¹⁴cm^-3，厚度为50μm。并且称此外延区为“漂移区”。

参照图3，本发明器件的版图与器件的结构剖面图有一一对应的关系。从图中可以看出，多晶硅栅是互相连通的构成半导体器件的栅极。p^-区处于多晶硅栅极之间，与n⁺区构成MOS功率器件的沟道，它们的横向结深的差值即为功率MOS器件的沟道。p⁺区处于多晶硅栅之间，以实现n⁺p⁺连接。p^-区里的连接p⁺n⁺区的铝线不引出，只是起连接n⁺p⁺的作用。p^-区外面的n⁺区处引出器件的阴极。栅极区构成MOS功率器件M，衬底n^-区、p^-区和阴极处的n⁺区构成双极静电感应晶体管Q。p^-区内的p⁺、n⁺以及其上的铝引线连接功率场效应晶体管和双极静电感应晶体，以实现功率场效应管控制双极静电感应晶体管。

本发明的制作步骤如下：

第一步：场氧化，生成二氧化硅层11，即绝缘层，用于保护硅片表面。在工艺过程中可以阻挡掺杂物进入衬底，同时也作为衬底的绝缘层，以便在绝缘层上淀积其它层并形成图形。在氧化炉中的工艺条件为：炉温1025℃，水温95℃，时间220分钟。

第二步：光刻p⁺区10，一次注入硼离子，并且驱入氧化，形成结深为3.5～4.0μm的pn结。这一步的半导体工艺条件为：一次p⁺注入能量60kev，剂量2×10¹⁵cm^-2。驱入氧化炉温1150℃，时间6小时。生成结深3.5～4.0μm，氧化层厚度0.35～0.40μm。

第三步：光刻有源区，生长栅氧化层6和多晶硅9。为了形成MOS功率晶体管，栅氧化层的厚度和性质可以改变MOS功率晶体管的阈值电压，为了保证器件的阈值电压为4.0V而且使得器件的栅极可以耐足够的电压，要求栅氧化的界面态小于7.0×10¹⁰cm^-2，厚度为0.11μm。栅氧化的工艺条件为温度900～1000℃，气体为先用HCl驱赶，然后通O₂。多晶硅的作用是作为MOS功率器件的栅极，也可以作为器件的导体连线，同时也可以作为后面离子注入时选择注入的阻挡层。多晶硅的生长只是要求其方块电阻尽量小，以使得多晶硅作为栅极和导体连线时具有较小的电阻。减小多晶硅方块电阻的方法有两个，一个是将多晶硅做得比较厚以使其方块电阻比较小，另一个方法是给多晶硅充分掺杂以使其电阻率减小，因为不掺杂的多晶硅是不导电的。生长多晶硅的工艺条件为：炉温1000℃，时间9分5秒。然后给多晶硅掺磷，在950℃干O₂条件下扩磷1小时20分钟，使得多晶硅方块电阻小于25Ω/□，生成氧化层t_ox＝800～1000埃。刻多晶硅以使得有用的地方保留下来而没有用的地方去掉。设计时将两多晶硅栅极之间的间距定为57μm。

第四步：p^-注入推阱，以形成MOS功率晶体管的沟道和BSIT器件的栅极，由于MOS功率晶体管的沟道是由p^-4和n⁺5的横向结深的差值所形成的，并且沟道的长度大约为2.0μm。n⁺区的结深一般为1.5～2.0μm，所以确定p^-的结深为3.8～4.0μm。p^-阱形成的工艺条件为：离子注入的离子源是硼，能量为60kev，剂量为2×10¹⁴cm^-2。推阱时炉温为1100℃，时间为6小时。可以形成结深为3.0～3.5μm，氧化层为7000～8000埃。由于后面几步也进行热操作，也要推阱，所以暂时将p^-阱推至结深为3.0～3.5μm。为了p^-区4与金属铝的接触电阻比较小，在此还可以进行二次p⁺注入。二次p⁺注入的工艺条件是：能量80kev，剂量3×10¹⁵cm^-2。

第五步：n⁺注入，以构成MOS功率器件的源极和BSIT器件的源极区。注入n⁺时将用于掩蔽p^-注入的多晶硅去掉了，而只留下用作栅极的多晶硅，同时为了减小多晶硅方块电阻，在这一步n⁺注入时也给多晶硅栅极上注入磷离子，只有这样才能充分降低多晶硅栅的方块电阻。n⁺注入和推阱的工艺条件为：能量为100kev，剂量为5×10¹⁵cm^-2。驱入氧化的温度为950℃，形成结深为1.5～2.0μm，生成氧化层厚度3000～4000埃。

第六步：低温氧化，形成低温氧化层8。该氧化层起隔离层作用，用于将半导体表面各区域与导体连线铝隔离开。由于功率半导体器件的用于做器件的有源区区域大而且通过的电流大耐压高，因此要求作为隔离层用的低温氧化层厚度大且质量高，所以在低温氧化完成后要经过致密过程。由于低温氧化层将半导体表面各区域与导体连线分隔开彼此是绝缘的，因此就应有一步连接的过程，将半导体表面各区域与导体连线有选择地连接在一起以形成电连接，欧姆孔的作用即是如此。低温氧化的工艺条件是：在210℃的温度下淀积180分钟形成厚度为1.0μm的氧化层，再经过950℃温度30分钟致密才能形成高质量的低温氧化层。

第七步：对器件蒸铝、刻蚀铝和合金以形成最后的电连接。蒸铝的工艺条件是：在2×10^-7乇的真空，温度为100℃时蒸铝14分钟，可以生成3.85μm的铝层。经过光刻后进行铝合金，合金的作用是消除铝与半导体表面的电阻层以使二者紧密结合。第八步：对器件进行PeCVD(等离子体增强化学汽相淀积)氮化硅形成钝化层，然后将器件的背面减薄和金属化。减薄的作用是减小器件的导通电阻，以使器件在正常工作时其导通电阻较小。背面金属化主要是形成器件的阳极，以使器件的阳极能够引出。

上述工艺过程的核心是构成(或淀积形成)三个物质层的图案，这三个物质层是：离子注入进衬底内部的扩散层、在衬底上面的栅二氧化硅层上面的多晶硅和在多晶硅层上面的低温二氧化硅层上的金属层，这三个层之间是由而二氧化硅绝缘层隔离开的。

经过以上各步后就可得到一个完整的功率半导体器件。

上述方案只是为本发明举出的一个具体实例，并不构成对本发明的任何限制。对本专业的普通技术人员来说，显然在不脱离所述及权利要求书限定范围的情况下实现多种表现形式。

Claims (1)

1.一种金属氧化物M管与双极静电感应晶体管Q的复合器件，包括一个n⁺衬底，一个n^-外延层，铝接点(11)，外延层n^-上分别设置p^-，n⁺结，铝接点(11)上引出阴极K，其特征在于：

①外延层n^-上增设有多晶硅栅极(9)，栅氧化层(6)及由铝接点(7)，p⁺区，p^-(4)，n⁺(5)构成的栅极区，铝接点(7)连接n⁺与p⁺区，栅极区构成M管；

②外延层n^-与栅极区的p^-、n⁺分别构成M管的漏极、衬底和源极，外延层n^-与阴极K处的p^-、n⁺分别构成双极静电感应晶体管Q的漏极、栅极和源极；

③M管的多晶硅(9)构成复合管MBSIT管的栅极G，M管的漏极与双极静电感应晶体管Q的漏极相连构成复合管MBSIT的阳极A，双极静电感应晶体管Q的源极构成复合管MBSIT的阴极K，M管的源极与双极静电感应晶体管Q的栅极相连接，以使M器件驱动双极静电感应晶体管Q。

Images