CN102738148A - 功率晶体管器件垂直集成 - Google Patents
功率晶体管器件垂直集成 Download PDFInfo
- Publication number
- CN102738148A CN102738148A CN2012100988233A CN201210098823A CN102738148A CN 102738148 A CN102738148 A CN 102738148A CN 2012100988233 A CN2012100988233 A CN 2012100988233A CN 201210098823 A CN201210098823 A CN 201210098823A CN 102738148 A CN102738148 A CN 102738148A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- area
- semiconductor
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 277
- 239000012212 insulator Substances 0.000 claims abstract description 130
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 32
- 238000002955 isolation Methods 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 251
- 230000008569 process Effects 0.000 description 15
- 238000000059 patterning Methods 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 210000000746 body region Anatomy 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
- H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及功率晶体管器件垂直集成。一种半导体部件包括层序列，所述层序列包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层以及设置在所述第二绝缘体层上的第二半导体层。所述半导体部件还包括至少部分形成于所述第一半导体层内的多个器件。所述多个器件中的第一个是形成于所述第一半导体层的第一区域以及所述第二半导体层的第一区域内的功率晶体管。第一和第二半导体层的第一区域通过所述第二绝缘体层内的第一开口相互电接触。
Description
技术领域
本申请涉及功率晶体管器件的垂直集成，尤其是采用叠置SOI（绝缘体上硅）结构的功率晶体管器件的垂直集成。
背景技术
功率半导体，尤其是用于较高电压应用的功率半导体要求对晶片厚度精确控制，以降低损耗。在功率晶体管导通时，所述晶体管的漏极（集电极）电压和源极（发射极）电压之间的差仅为几伏。然而，在阻断（截止）状态期间，漏极连接和源极连接之间的差跃升至数百伏或乃至数千伏。可以依据功率晶体管的空间电荷区带内的半导体材料的厚度来降低所述晶体管的能够使该晶体管承受高截止状态电压的对应的阻断电压。要求诸如控制功能的某些应用以应对这一可变的电势差。
例如，可以采用电平移位晶体管以在半导体装置中利用两个电源电路开关从源极上的下开关处的控制电路向上晶体管的栅极发送控制信号。所述上晶体管的栅极与半桥的中间抽头的可变电势相关，并且响应于这一电势。直到最近才需要外部半导体电路。所述外部电路必须具备高隔离强度，诸如例如SOI基础材料上的光耦合器、变压器或特殊控制开关。还采用了从TEDFET（沟槽扩展漏极场效应晶体管）的漂移控制区带耦合至漏极的二极管。在晶体管被驱动至导通状态（即，被导通）时，所述漂移控制区带控制所述漂移区带内的导电沟道。然而，在每种情况下到目前为止都没有实现电源电路开关的垂直集成。
发明内容
根据一种半导体部件的实施例，所述部件包括层序列，所述层序列包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层以及设置在所述第二绝缘体层上的第二半导体层。所述半导体部件还包括至少部分形成于所述第一半导体层内的多个器件。所述多个器件中的第一个是形成于所述第一半导体层的第一区域以及所述第二半导体层的第一区域内的功率晶体管。第一和第二半导体层的第一区域通过所述第二绝缘体层内的第一开口相互电接触。
根据一种制造半导体部件的方法的实施例，所述方法包括形成层序列，所述层序列包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层以及设置在所述第二绝缘体层上的第二半导体层。所述方法还包括形成至少部分形成于所述第一半导体层内的多个器件，所述多个器件中的第一个是形成于所述第一半导体层的第一区域和所述第二半导体层的第一区域内的功率晶体管，第一和第二半导体层的第一区域通过所述第二绝缘体层内的第一开口相互电接触。
根据一种半导体部件的实施例，所述部件包括层序列，所述层序列包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层以及设置在所述第二绝缘体层上的第二半导体层。所述半导体还包括功率晶体管，所述功率晶体管具有形成于所述第一半导体层的第一区域内的漏极以及形成于所述第二半导体层的第一区域内的漂移区带、主体、源极和栅极。将所述漂移区带通过所述第二绝缘体层内的第一开口电连接到所述漏极。所述半导体还包括二极管，该二极管具有形成于所述第一半导体层的第二区域内的阳极和阴极。所述阳极电连接到所述功率晶体管的漏极。所述阴极通过所述第二绝缘体层内的第二开口电连接到所述第二半导体层的第二区域。所述第二半导体层的第一和第二区域相互横向绝缘。
根据一种制造半导体部件的方法的实施例，所述方法包括：形成层序列，所述层序列包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层以及设置在所述第二绝缘体层上的第二半导体层；以及形成功率晶体管，所述功率晶体管包括处于所述第一半导体层的第一区域内的漏极的至少一部分。所述功率晶体管还包括处于所述第二半导体层的第一区域内的漂移区带、主体、源极和栅极。所述方法还包括：使所述漂移区带和所述漏极通过所述第二绝缘体层内的第一开口电连接，以及形成包括处于所述第一半导体层的第二区域内的阳极和阴极的二极管。所述方法还包括使所述阳极和所述漏极通过所述第一绝缘体层内的第一开口电连接，使所述阴极和所述第二半导体层的第二区域通过所述第二绝缘体层内的第二开口电连接，以及使所述第二半导体层的第一和第二区域相互横向绝缘。
在阅读下面的详细描述时以及在查看附图时，本领域技术人员将认识到额外的特征和优点。
附图说明
附图中的元件未必相对于彼此按比例绘制。同样的附图标记表示对应的类似部分。可以组合各个图示实施例的特征，除非它们相互排斥。在附图中描绘了实施例并且在随后的描述中详述实施例。
图1图示了根据实施例的垂直集成半导体部件的截面示意图。
图2-21图示了根据制造垂直集成半导体部件的不同实施例处于各个处理步骤的半导体结构的截面示意图。
具体实施方式
文中公开的实施例描述了诸如电源电路开关的功率晶体管电路的垂直集成结构元件。可以将电源电路开关的参考电势例如漏极（集电极）电势施加到集成在所述功率晶体管电路内的其他结构元件。可以将这些结构元件至少部分地垂直部署于两个绝缘层（诸如，处于所述部件的背面的氧化物层）之间。可以利用能够承受功率晶体管电路的阻断电压的轻微掺杂路径（例如，对于半桥内的电平移位应用而言或者对于漏极端子处的电压感测用途而言），而且通过（例如，处于芯片正面的横向边缘终端以外的，或者例如具有填充了多晶硅或碳的绝缘沟槽的）低阻抗路径选择性地实现在向上方向上的连接。
图1示意性地示出了通过包括层序列的半导体部件100的局部截面。所述层序列包括第一绝缘体层102、设置在所述第一绝缘体层102上的第一半导体层104、设置在所述第一半导体层上的第二绝缘体层106以及设置在所述第二绝缘体层106上的第二半导体层108。文中仅出于描述性目的，关于图中所示的这些层之间的相互关系，还将第一半导体层104称为下半导体层或掩埋半导体层，将第二半导体层108称为上半导体层，将第一绝缘体层102称为下绝缘体层，并且将第二绝缘体层106称为上绝缘体层。当然，额外的层可以处于这些具体的层中的任何层之上和/或之下。在此条件下，下半导体层104插置于下绝缘体层102和上绝缘体层106之间，而上绝缘体层106插置于下半导体层104和上半导体层108之间。
多个器件至少部分形成于下半导体层104内。所述器件之一是功率晶体管，其形成于第一下层104的第一区域114和上半导体层108的第一区域116内。第一和第二半导体层104、108的第一区域114、116通过上绝缘体层106内的第一开口118相互电接触。在一个实施例中，下半导体层104的第一区域114形成了所述功率晶体管的漏极的至少一部分，而上半导体层108的第一区域116包括所述功率晶体管的漂移区带。在一些实施例中，所述漏极包括与所述漂移区带电接触的高掺杂区域（例如，第一区域114）。一般而言，漏极和源极的掺杂类型为相同类型。所述漏极和源极可以具有与所述漂移区带相同或互补的掺杂类型。主体区域120具有与源极和部分漏极区域互补的掺杂类型。在所述漏极之上，较高的n掺杂部分110形成了所述主体的对应体的至少一部分。在中间，漂移区带的掺杂相对低以承受阻断电压，并且n型掺杂或者p型掺杂是可能的。根据一些实施例，使漏极的部分包括在上半导体层108内。在其他实施例中，使所述功率晶体管的漏极完全包含在下半导体层104内。
所述功率晶体管的主体区域120还形成于漂移区带之上的上半导体层108的第一区域116内。在所述主体区域120和源极区域122之内或者在其上形成所述功率晶体管的源极122、栅极124和高度导电接触区带126。在向栅极124施加足够的电压时，在源极122和所述漂移区带之间的主体区域120内出现沟道区带，从而使得所述晶体管导通处于导电状态。所述栅极124包括通过栅极电介质130与主体120绝缘的栅电极128。在其他实施例中，栅极124和/或高度导电接触区带126可以至少部分形成于所述主体区域120和漂移区带上或之上。
图1所示的功率晶体管是垂直MOSFET（金属氧化物半导体场效应晶体管）。可以制造其他类型的垂直功率晶体管来代替MOSFET，诸如IGBT（绝缘栅双极晶体管）、JFET（结型场效应晶体管）、二极管等。此外在一些实施例中，依据所构建的器件的类型，可以在较接近上绝缘体层106处对上半导体层108进行较高的重掺杂，如n+部分110所指示，而在更远离上绝缘体层106处对上半导体层108进行较低的重掺杂，如n部分112所指示。n型掺杂仅用于说明性目的并且不应认为以任何方式进行限制。当然，第一和第二半导体层104、108以及n+部分110可以根据需要具有p型和/或n型导电性区域。
将金属化层132设置在下绝缘体层102的朝向背离下半导体层104的一侧上。照此，将下绝缘体层102插置在金属化层132和下半导体层104之间。金属化层132通过下绝缘体层102内的对应的开口134、136、138与包括所述功率晶体管的漏极114的下半导体层104的多个区域电接触。可以将金属化层132用作背面栅极，其例如控制空穴沟道或者对于双向IGBT或MOSFET而言在漏极侧上具有目标锁定的（targeted）空穴注入。在每一种情况下，都可以使下绝缘体层102图案化，从而在金属化层132和形成于下半导体层104内的器件之间提供期望的电接触。金属化层132可以基本覆盖整个芯片背面，或者可以被图案化以提供绝缘电极。
在一个实施例中，在下第一半导体层104的与功率晶体管的漏极114相邻的区域内形成具有阳极140和阴极142的二极管。阳极140通过下绝缘体层102内的开口134与金属化层132电接触，所述开口134例如为金属化层132接触功率晶体管的漏极114所经由的同一开口，如图1所示。所述二极管的阴极142通过上绝缘体层106内的对应开口146和导电沟槽148电容性耦合至上半导体层108的与功率晶体管的漂移区带相邻的区域144。在替代实施例中，所述阴极与较高掺杂的区带110电接触，或者可以至少部分由较高掺杂的区带110形成（在图1中未示出上绝缘体层106内的接触），因此所述阴极与所述漂移控制区带的背面电接触。如果期望的话，可以使所述二极管连接反转。
导电沟槽148包括由沉积在沟槽侧壁上的绝缘层149包围的导电材料147。上半导体层108的这一区域144形成了控制功率晶体管的漂移区带内的导电沟道的漂移控制区带。所述漂移区带和所述漂移控制区带通过绝缘层150相互横向绝缘，所述绝缘层150在大体垂直于上半导体层108的顶面的方向上通过上半导体层108垂直延伸至上绝缘体层106。绝缘层150形成了漂移控制区域144和漂移区域116之间的电介质，并且电介质149使导电沟槽148与所有的其他区域绝缘。
在下半导体层104内的漂移控制区带的背面集成二极管允许所述二极管具有超过半导体部件芯片的大部分的大表面面积，因而有助于甚至在极端温度下将热漏电流从漂移控制区带吸走，从而在例如雪崩或者短路情况下得到鲁棒设计。为此目的，阴极142通过上绝缘体层106内的开口146与漂移控制区带的下侧电接触，而阳极140与背面金属化132电接触。
额外的器件可以至少部分形成于下半导体层104内。在一个实施例中，提供电平移位器，其具有形成于下半导体层104的与下半导体层104的其他区域横向绝缘的区域内的栅极152。所述电平移位器的栅极152还通过下绝缘体层102与金属化层132绝缘。所述电平移位器使电压电平例如在栅极驱动器电路的高侧开关和低侧开关之间移位。例如，图1所示的半导体部件可以是栅极驱动器电路，并且所述功率晶体管可以形成所述栅极驱动器电路的高侧或低侧开关（在这一情况下看不见互补开关）。所述高侧开关为负载供应（source）电流，而所述低侧开关使负载连接到地或者使负载与地断开以吸收（sink）来自负载的电流。可以针对所述电平移位器设想其他电路配置，并且对于不需要电压移位的功率晶体管电路而言可以完全排除电平移位器。
另一种类型的可以至少部分形成于下第一半导体层104内的器件是互连结构。所述互连结构可以由布置在下半导体层104内的多晶硅或重掺杂半导体材料或者例如硅化物半导体材料的一个或多个区域形成。所述互连结构可以对形成于下半导体层104内的器件横向电连接，和/或提供从金属化层132到上半导体层108的区域154的横向连接。图1示出了将金属化层132电连接至上半导体层108的区域154的电阻器156的实施例。如图1所示，连接至掩埋电阻器156的上半导体层108的区域154可以通过绝缘材料150与上半导体层108的相邻区域横向绝缘。还如图1所示，电阻器156可以同样地与下半导体层104的相邻区域横向绝缘。可以通过掩埋电阻器156的掺杂浓度来控制掩埋电阻器156的电阻率。
一般而言，可以使下半导体层104的相邻区域横向绝缘，以确保适当的器件隔离。在一个实施例中，可以通过使所述区域形成于n型阱157内而使所述区域在背面相互横向绝缘，所述n型阱处于发生在这一位置处的最高电势，例如漏极电势。然后，利用pn绝缘区域使p型区域绝缘。此外，n型区域可以位于所述p型区域内。在另一实施例中，如图1所示，通过形成于下半导体层104内的诸如STI（浅沟槽隔离）的绝缘材料158使相邻区域相互横向绝缘。STI 158的深度优选至少从下绝缘层102达到上绝缘层106。如果期望的话，STI可以从背面向所述半导体内延伸得更深。在STI或pn结绝缘未在下半导体层104的整个深度上延伸时，（漏）电流将在集成到下半导体层104内的器件之间流动，这可能是不期望的。
图2-21示出了用于采用叠置SOI结构制造具有垂直集成器件的半导体部件的过程步骤的几个实施例。这些实施例既提供了自对准因而又提供了非常精确的细小尺寸，并且还在所述半导体部件的背（底）面集成了各种功能。
图2示出了半导体衬底200，诸如提供有设置于顶面上的绝缘体层202的硅晶片。随后，绝缘体层202形成图1所示的半导体部件100的上（第二）绝缘体层106。可以通过使所述晶片氧化来形成所述绝缘体层202。衬底200具有本征掺杂，诸如如图2所示的n型或p型。
图3示出了具有与绝缘体层202相邻的较高掺杂区域204和较低重掺杂区域206的衬底200。可以通过在绝缘体层202之下的某一深度处在整个表面上或者例如利用清漆（varnish）掩模局部地向衬底200内注入掺杂剂，形成所述较高掺杂区域204。可以以后形成背面的背面发射极、场截止区带和/或边缘终端，其还可以用这种方式替代地为正面pn结形成。在所述过程的这一时刻施加掺杂剂允许掺杂剂扩散，因为所述掺杂提供所述过程的整个温度预算。在必要时可以利用达到上至绝缘体层202的横向STI（在图3中未示出）来实现横向扩散边界。
图4示出了对绝缘体层202图案化之后的衬底200。可以采用任何常规技术诸如掩模和蚀刻来对绝缘体层202图案化。对绝缘体层202图案化以在图1所示的部件的下半导体层104和上半导体层108之间形成期望的电连接。
图5示出了SOI衬底210，其提供有将较厚的体块区域214与较薄的半导体层216隔离的掩埋氧化物层212。可以采用诸如智能剥离（smart-cut）或SIMOX（通过注入氧气实现的分隔）的任何常规技术形成SOI衬底210。如果期望的话，在这一点上可以利用掺杂剂任选地对薄半导体层216进行全面或局部注入。提供有SOI衬底的薄半导体层一般相当薄，并且具有明确界定的厚度，因此非常适合于功率晶体管电路应用，在所述应用中器件厚度和厚度变化对阻断电压能力具有很强的影响，如先前文中所解释的。
为了实现适当的晶片键合，利用导电材料203例如多晶或单晶半导体材料来填充绝缘体层202内存在的窗口，并且可以在导电材料203的顶部上形成薄氧化物205。衬底200的表面优选相对平面的，以提供适于晶片键合的表面。可以将SOI衬底210键合至包括填充材料203、图案化绝缘体层202和任选的薄氧化物205的交替结构的平面表面，或者在对绝缘体层202内的图案化窗口以及绝缘体层202进行过填充的情况下键合至填充材料203的平面表面。
图6示出了键合至第一衬底200的SOI衬底210，其中在第一衬底200上形成与SOI衬底210的较薄半导体层216相邻的绝缘体层202。可以通过热处理将任选的薄氧化物205（如果采用的话）有效地去除或者变成嵌入在周围的半导体材料内的小的氧化物岛。然后，去除SOI衬底210的体块区域214。在一个实施例中，将所述复合结构安装在研磨载体上，并从背面对其减薄。可以首先利用研磨去除大部分体块区域214。在减薄过程期间，例如在CMP（化学机械抛光）过程或化学蚀刻过程期间，掩埋氧化物层212可以起到停止层（stop）的作用。在减薄期间使得掩埋氧化物层212去结构化。
图7示出了对SOI衬底210减薄后的结构。由所述SOI衬底210的掩埋氧化物层212形成图1所示的层序列的第一（下）绝缘体层102，由所述SOI衬底210的较薄半导体层216形成第一（下或掩埋）半导体层104，由第一衬底200的绝缘体层202形成第二（上）绝缘体层106，并且由第一衬底200的半导体材料形成第二（上）半导体层108。去除SOI衬底210的体块区域214。图7示出了处于顶部的第一衬底200，其中SOI衬底210的掩埋氧化物层212处于底部。如上所述，先前已对设置于半导体层200、212之间的绝缘体层202图案化。可以以后在处理中蚀刻下绝缘体层212内的开口，然后例如利用金属化来形成局部接触，如文中以后描述的。仅为了便于图示，在其余的附图中将填充绝缘体层202内的窗口的导电材料203示为与薄半导体层216一起的单个层。
图8示出了形成于上半导体层200内的沟槽220。可以通过选择性地蚀刻期望区域内的半导体材料形成沟槽220。每一沟槽220延伸至上绝缘体层202，并环绕上半导体层200的对应区域。因此，上绝缘体层202可以充当蚀刻停止层。随后采用沟槽220进行横向隔离。将采用图8右手边的沟槽220'促进电连接。
图9示出了利用诸如氧化物的电介质材料222填充的隔离沟槽220。可以采用任何常规过程，诸如电介质层的沉积或热氧化或者这样的常规过程的组合来形成电介质材料222。例如，可以在包括沟槽220的侧壁和底部的全部区域上生成电介质材料222，从而利用电介质材料222填充沟槽220。利用导电材料147诸如金属、多晶硅或金属硅化物来填充图9右手边的沟槽220'，从而例如在图1所示的二极管的阴极142和漂移控制区带144之间形成电连接。
图10-12示出了使所述功率晶体管与上半导体层200的相邻区域横向隔离的替代实施例。根据这一实施例，将上半导体层200的部分蚀刻到上绝缘体层202，从而形成如图10所示的沟槽226。然后，如图11所示，在剩余的上半导体层200的每一环绕侧壁230上形成绝缘材料228。在图11的右手边所示的沟槽220'内还类似地形成绝缘材料149。可以采用诸如热氧化的任何常规过程形成侧壁绝缘228、149。例如，在各向异性蚀刻过程中去除大沟槽226内的底部绝缘体。然后，如图12所示，在通过蚀刻过程创建的沟槽226内生长半导体材料的外延层232。在外延过程期间对外延层232进行掺杂，以形成垂直功率晶体管的部分，例如漂移区带。在图12中的最右边的沟槽内还类似地形成导电材料147。可以通过注入和扩散来形成主体区域和源极区域（例如，图1的主体120和源极122）。可以在另外的蚀刻步骤中去除绝缘体228。可以利用新的绝缘体填充由此形成的沟槽。如上所述，对上半导体层200内形成的沟槽220、220'进行了填充。
图13示出了在下绝缘体层212内形成了接触开口234、236、238之后的结构。可以采用诸如掩模和蚀刻的任何常规过程来形成接触开口234、236、238。接触开口234、236、238延伸至下半导体层216。可以通过对层216适当掺杂在下半导体层216内形成器件区域。例如，可以通过向层216内注入适当类型的掺杂剂并退火或外扩散，在下半导体层216内形成功率晶体管的漏极、电阻器156、电平移位器的栅极152以及二极管的阳极140和阴极142。例如，也可以采用pn结隔离或STI 158使不同的器件区域横向绝缘。图13示出了在下半导体层216内包括的功率晶体管的部分，其包括两个掺杂区域240、242。第一区域240形成了发射极，而第二区域242与所述发射极绝缘并形成了短接背面漏极的n型区域。
图14-15示出了其中在所述过程中较早地对下半导体层216进行掺杂的替代实施例。根据这一实施例，在上半导体层200内形成隔离区域之前，对下半导体层216进行掺杂以形成不同的器件区域。图15示出了在使上半导体层200内的器件区域通过利用电介质材料222填充的隔离沟槽而相互横向绝缘之后的结构。
图16示出了在对下绝缘体层212图案化从而形成到下半导体层216内的不同器件区域的开口234、236、238之后的结构。可以采用诸如掩模和蚀刻的任何常规过程来在下绝缘体层212内形成开口234、236、238。例如还可以沿下半导体层216的侧壁形成侧壁绝缘224，从而形成电平移位器的绝缘栅极152。
在一些实施例中，所述功率晶体管可以是IGBT。因此，下半导体层216的分配给功率晶体管的区域可以包括集成的反向二极管。还可以如图1所示的那样或者按照任何其他期望的配置来构建所述功率晶体管。
在每种情况下，下半导体层216均包括器件或者部分集成器件。器件的其余部分可以在上半导体层200内和/或在额外的半导体层内制造，并且为了清晰起见除了文中描述的功率晶体管例子以外未被示出。可以采用任何适当的常规处理技术形成这些器件区域，并且这些器件区域可能涉及掺杂剂注入、电介质形成、金属化、器件隔离等。
图17示出了形成了功率晶体管之后的结构。对分配给功率晶体管的上半导体层200的区域116进行掺杂，以形成所述功率晶体管的漂移区带、主体120和源极122。这可能包括在形成了绝缘填充的隔离沟槽222之后对上半导体层200的这一区域116进行掺杂、或者对在侧壁氧化之后生长的外延区域232进行掺杂，两者如文中先前描述的。与主体120相邻形成栅极124，并且在图17中将栅极124示为沟槽栅极结构。仅为了便于图示，未示出在上半导体层200的顶部上的绝缘层和金属化层。替代地，可以在上半导体层200的表面上形成栅极124，两者如本领域中公知的。
图18示出了具有形成于下绝缘体层212上的金属化层132的结构。可以与其他导体的形成一起实施金属化层132的形成。背面金属化层132可以由常规金属或金属层序列、合金或者至少一种合金和/或金属层的序列制成。就此而言，有用的金属包括Al、Au、Ag、Ti、Ni、V、Pt、Cu以及很多其他金属。另外的绝缘层可以提供有接触窗口并且部署在这些导体之上。不管怎样，金属化层132通过其中先前形成的对应接触开口234、236、238与形成于下半导体层216内的器件区域电接触。根据这一实施例，二极管的阳极142和功率晶体管的发射极240两者均通过下绝缘体层212内的同一开口238连接至金属化层132。金属化层132还接触电阻器156的一端以及下半导体层216的其他横向隔离区域。根据这一实施例，金属化层132还可以激励电平移位器的栅极152。可以对金属化层132图案化，从而在金属化层132和形成于下半导体层104内的器件之间提供期望的电接触。金属化层132可以基本覆盖整个芯片背面，或者可以图案化以提供绝缘电极。当然，设想其他配置。例如，可以在下半导体层216内形成一个或多个横向CMOS（互补金属氧化物半导体）器件、电容器等。在每种情况下，优选在形成金属化层之前对下绝缘体层212图案化。
图19-21示出了其中在所述过程中较早地对下绝缘体层212图案化的替代实施例。根据这一实施例，如图19所示，在上半导体层200内形成隔离区域之前，对下绝缘体层212图案化。然后，如图20所示，在上半导体层200内形成功率晶体管区域内的侧壁绝缘228和/或绝缘沟槽222。然后，如图21所示，在下绝缘体层212上形成金属化层132，并且可以形成进一步的处理以完成上半导体层内的器件。可以将金属化层132形成为分离的金属部分或形成为单个层。此外，可以容易地对文中描述的实施例扩展从而包括多个SOI晶片的采用以形成具有不止一个掩埋半导体层的部件结构。
为了便于描述，诸如“之下”、“下面”、“下”、“之上”、“上”等的空间相对术语用来解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与附图中描绘的取向不同的取向之外的器件的不同取向。此外，诸如“第一”、“第二”等的术语还用来描述各种元件、区域、部分等并且还并非旨在进行限制。在整个描述中同样的术语表示同样的元件。
如文中采用的术语“具有”、“含有”、“包括”、“包含”等为开放式术语，其指示所陈述的元件或特征的存在但是不排除额外的元件或特征。冠词“一（a）”、“一个（an）”和“所述”旨在包括复数和单数，除非该语境另行明确地指示。
要理解，可以使文中描述的各个实施例的特征相互组合，除非具体地另行指出。
尽管文中已图示和描述了具体实施例，但是本领域普通技术人员将认识到，在不背离本发明的范围的情况下可以用各种替代和/或等价实现来代替所示出和描述的具体实施例。本申请旨在覆盖文中所讨论的具体实施例的任何调整或变化。因此，旨在使本发明仅由权利要求及其等价物限制。
Claims (26)
1.一种半导体部件，包括：
包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层和设置在所述第二绝缘体层上的第二半导体层的层序列；以及
至少部分形成于所述第一半导体层内的多个器件，所述多个器件中的第一个是形成于所述第一半导体层的第一区域和所述第二半导体层的第一区域内的功率晶体管，第一和第二半导体层的第一区域通过所述第二绝缘体层内的第一开口相互电接触。
2.根据权利要求1所述的半导体部件，还包括设置在所述第一绝缘体层上的金属化层，从而使得所述第一绝缘体层插置于所述金属化层和所述第一半导体层之间，其中所述金属化层通过所述第一绝缘体层内的对应开口而与包括所述第一区域的所述第一半导体层的多个区域电接触。
3.根据权利要求2所述的半导体部件，其中所述第一半导体层的第一区域形成所述功率晶体管的漏极的至少一部分。
4.根据权利要求1所述的半导体部件，其中所述多个器件中的另一个是具有形成于所述第一半导体层的第二区域内的阳极和阴极的二极管，所述第一半导体层的所述第二区域与所述第一半导体层的所述第一区域横向隔开。
5.根据权利要求4所述的半导体部件，其中所述阳极与所述金属化层电接触，而所述阴极通过所述第二绝缘体层内的第二开口与所述第二半导体层的第二区域电接触，所述第二半导体层的第一和第二区域相互横向绝缘。
6.根据权利要求5所述的半导体部件，其中所述第二半导体层的所述第一区域形成所述功率晶体管的漂移区带，而所述第二半导体层的所述第二区域形成可操作用于控制所述漂移区带内的导电沟道的漂移控制区带。
7.根据权利要求2所述的半导体部件，其中所述多个器件中的另一个是具有形成于所述第一半导体层的第二区域内的栅极的电平移位器，所述第一半导体层的所述第二区域与所述第一半导体层的所述第一区域横向绝缘，所述电平移位器的所述栅极通过所述第一绝缘体层与所述金属化层绝缘。
8.根据权利要求1所述的半导体部件，其中所述多个器件中的另一个是形成于所述第一半导体层的第二区域内的互连结构，所述第一半导体层的所述第二区域与所述第一半导体层的所述第一区域横向绝缘。
9.根据权利要求1所述的半导体部件，其中所述多个器件中的另一个是形成于所述第一半导体层的第二区域内的电阻器，所述第一半导体层的所述第二区域与所述第一半导体层的所述第一区域横向隔开。
10.一种制造半导体部件的方法，包括：
形成包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层和设置在所述第二绝缘体层上的第二半导体层的层序列；以及
形成至少部分形成于所述第一半导体层内的多个器件，所述多个器件中的第一个是形成于所述第一半导体层的第一区域和所述第二半导体层的第一区域内的功率晶体管，第一和第二半导体层的第一区域通过所述第二绝缘体层内的第一开口相互电接触。
11.根据权利要求10所述的方法，其中形成所述层序列包括：
为第一半导体衬底提供掩埋氧化物层，所述掩埋氧化物层将所述第一半导体衬底的较厚体块区域与所述第一半导体衬底的较薄半导体层隔离；
为第二半导体衬底提供设置在所述第二半导体衬底的一侧上的表面绝缘体层；
将所述第一半导体衬底键合至所述第二半导体衬底，从而使得所述表面绝缘体层与所述较薄半导体层相邻；以及
在键合之后去除所述第一半导体衬底的所述体块区域，从而使得由所述掩埋氧化物层形成所述层序列的所述第一绝缘体层，由所述较薄半导体层形成所述第一半导体层，由所述表面绝缘体层形成所述第二绝缘体层，并且由所述第二半导体衬底形成所述第二半导体层。
12.根据权利要求10所述的方法，还包括：
在所述第一绝缘体层内形成延伸至所述第一半导体层的多个接触开口；以及
在所述第一绝缘体层上形成金属化层，其中所述金属化层通过所述多个接触开口与所述第一半导体层的多个区域电接触。
13.根据权利要求10所述的方法，其中形成所述功率晶体管包括：
在所述第二半导体层的所述第一区域内或者在所述第二半导体层的所述第一区域上形成所述功率晶体管的漂移区带、主体、源极和栅极；以及
在所述第一半导体层的所述第一区域内形成所述功率晶体管的漏极的至少一部分。
14.根据权利要求13所述的方法，其中在所述第二半导体层的所述第一区域内形成所述功率晶体管的漂移区带、主体、源极和栅极包括：
向所述第二半导体层内蚀刻沟槽，所述沟槽延伸至所述第二绝缘体层并且环绕所述第二半导体层的所述第一区域；
利用绝缘材料给所述沟槽的壁加衬里；
掺杂所述第二半导体层的所述第一区域，以形成所述功率晶体管的漂移区带、主体和源极；以及
形成与所述主体相邻的栅极。
15.根据权利要求13所述的方法，其中在所述第二半导体层的所述第一区域内形成所述功率晶体管的漂移区带、主体、源极和栅极包括：
将所述第二半导体层的部分蚀刻到所述第二绝缘体层；
在剩余的第二半导体层的每一环绕侧壁上形成绝缘材料；
形成半导体材料的外延层，所述半导体材料的外延层填充通过蚀刻所述第二半导体层而创建的沟槽；
掺杂所述半导体材料的外延层，以形成所述功率晶体管的所述漂移区带、主体和源极；以及
形成与所述主体相邻的栅极。
16.根据权利要求13所述的方法，还包括：
使所述第二半导体层的所述第一区域与所述第二半导体层的相邻第二区域绝缘；
在所述第一半导体层的第二区域内形成二极管的阳极和阴极；
将所述阳极或阴极电连接至所述功率晶体管的漏极；以及
通过所述第二绝缘体层内的第二开口将所述阴极或阳极中的另一个电连接至所述第二半导体层的所述第二区域。
17.一种半导体部件，包括：
包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层和设置在所述第二绝缘体层上的第二半导体层的层序列；
具有形成于所述第一半导体层的第一区域内的漏极以及形成于所述第二半导体层的第一区域内的漂移区带、主体、源极和栅极的功率晶体管，所述漂移区带通过所述第二绝缘体层内的第一开口电连接至所述漏极；以及
具有形成于所述第一半导体层的第二区域内的阳极和阴极的二极管，所述阳极电连接至所述功率晶体管的漏极而所述阴极通过所述第二绝缘体层内的第二开口电连接至所述第二半导体层的第二区域，所述第二半导体层的第一和第二区域相互横向绝缘。
18.根据权利要求17所述的半导体部件，还包括设置在所述第一绝缘体层上的金属化层，从而使得所述第一绝缘体层插置于所述金属化层和所述第一半导体层之间，其中所述金属化层与所述功率晶体管的漏极以及所述二极管的阳极电接触。
19.根据权利要求17所述的半导体部件，其中所述第二半导体层的所述第一区域形成了所述功率晶体管的漂移区带，而所述第二半导体层的所述第二区域形成了可操作用于控制所述漂移区带内的导电沟道的漂移控制区带。
20.根据权利要求17所述的半导体部件，还包括具有形成于所述第一半导体层的第三区域内的栅极的电平移位器，所述第三区域与所述第一半导体层的第一和第二区域横向绝缘，所述电平移位器的所述栅极通过所述第一绝缘体层与所述金属化层绝缘。
21.根据权利要求17所述的半导体部件，还包括形成于所述第一半导体层的第三区域内的互连结构，所述第三区域与所述第一半导体层的第一和第二区域横向绝缘。
22.一种制造半导体部件的方法，包括：
形成包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层和设置在所述第二绝缘体层上的第二半导体层的层序列；
形成包括处于所述第一半导体层的第一区域内的漏极的至少一部分以及处于所述第二半导体层的第一区域内的漂移区带、主体、源极和栅极的功率晶体管；
通过所述第二绝缘体层内的第一开口使所述漂移区带和所述漏极电连接；
形成包括处于所述第一半导体层的第二区域内的阳极和阴极的二极管；
通过所述第一绝缘体层内的第一开口使所述阳极和所述漏极电连接；
通过所述第二绝缘体层内的第二开口使所述阴极和所述第二半导体层的第二区域电连接；以及
使所述第二半导体层的第一和第二区域相互横向绝缘。
23.根据权利要求22所述的方法，其中在所述第一半导体层内形成所述二极管和所述功率晶体管的漏极之后，使所述第二半导体层的第一和第二区域相互横向绝缘。
24.根据权利要求22所述的方法，其中使所述第二半导体层的第一和第二区域相互横向绝缘包括：
向所述第二半导体层内蚀刻沟槽，所述沟槽延伸至所述第二绝缘体层并且环绕所述第二半导体层的所述第一区域；以及
利用绝缘材料给所述沟槽的壁加衬里。
25.根据权利要求22所述的方法，其中使所述第二半导体层的第一和第二区域相互横向绝缘包括：
将所述第二半导体层的部分蚀刻到所述第二绝缘体层；
在剩余的第二半导体层的每一环绕侧壁上形成绝缘材料；以及
形成半导体材料的外延层，所述半导体材料的外延层填充通过蚀刻所述第二半导体层而创建的孔隙。
26.根据权利要求22所述的方法，还包括：
在所述第一绝缘体层上形成金属化层；以及
通过所述第一绝缘体层内的第一开口将所述金属化层电连接至所述功率晶体管的漏极以及至所述二极管的阳极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/082,679 US8541833B2 (en) | 2011-04-08 | 2011-04-08 | Power transistor device vertical integration |
| US13/082679 | 2011-04-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102738148A true CN102738148A (zh) | 2012-10-17 |
| CN102738148B CN102738148B (zh) | 2015-10-28 |
Family
ID=46875375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210098823.3A Active CN102738148B (zh) | 2011-04-08 | 2012-04-06 | 功率晶体管器件垂直集成 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8541833B2 (zh) |
| CN (1) | CN102738148B (zh) |
| DE (1) | DE102012205742B4 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8704296B2 (en) * | 2012-02-29 | 2014-04-22 | Fairchild Semiconductor Corporation | Trench junction field-effect transistor |
| US8933533B2 (en) * | 2012-07-05 | 2015-01-13 | Infineon Technologies Austria Ag | Solid-state bidirectional switch having a first and a second power-FET |
| US9111764B2 (en) * | 2012-07-13 | 2015-08-18 | Infineon Technologies Ag | Integrated semiconductor device and a bridge circuit with the integrated semiconductor device |
| WO2015028838A1 (en) | 2013-08-27 | 2015-03-05 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture therefor |
| EP3422415B1 (en) * | 2014-02-28 | 2023-08-02 | LFoundry S.r.l. | Semiconductor device comprising a laterally diffused mos transistor |
| JP6261494B2 (ja) | 2014-12-03 | 2018-01-17 | 三菱電機株式会社 | 電力用半導体装置 |
| US9837526B2 (en) | 2014-12-08 | 2017-12-05 | Nxp Usa, Inc. | Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor |
| US9443845B1 (en) | 2015-02-23 | 2016-09-13 | Freescale Semiconductor, Inc. | Transistor body control circuit and an integrated circuit |
| US9472662B2 (en) * | 2015-02-23 | 2016-10-18 | Freescale Semiconductor, Inc. | Bidirectional power transistor with shallow body trench |
| US10348295B2 (en) | 2015-11-19 | 2019-07-09 | Nxp Usa, Inc. | Packaged unidirectional power transistor and control circuit therefore |
| TWI701832B (zh) | 2017-03-09 | 2020-08-11 | 聯華電子股份有限公司 | 半導體裝置及其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550066A (en) * | 1994-12-14 | 1996-08-27 | Eastman Kodak Company | Method of fabricating a TFT-EL pixel |
| US20080217602A1 (en) * | 2007-03-08 | 2008-09-11 | Kahen Keith B | Quantum dot light emitting device |
| CN101859780A (zh) * | 2009-04-09 | 2010-10-13 | 英飞凌科技奥地利有限公司 | 横向半导体部件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110868B2 (en) | 2005-07-27 | 2012-02-07 | Infineon Technologies Austria Ag | Power semiconductor component with a low on-state resistance |
| DE102005046711B4 (de) | 2005-09-29 | 2007-12-27 | Infineon Technologies Austria Ag | Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten |
| DE102007004091B4 (de) | 2007-01-26 | 2014-08-14 | Infineon Technologies Austria Ag | Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement |
| US7750430B2 (en) * | 2007-10-31 | 2010-07-06 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| US8278731B2 (en) * | 2007-11-20 | 2012-10-02 | Denso Corporation | Semiconductor device having SOI substrate and method for manufacturing the same |
| US7943449B2 (en) * | 2008-09-30 | 2011-05-17 | Infineon Technologies Austria Ag | Semiconductor component structure with vertical dielectric layers |
| KR101056429B1 (ko) * | 2010-03-16 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 표시 장치 및 이의 제조 방법 |
-
2011
- 2011-04-08 US US13/082,679 patent/US8541833B2/en active Active
-
2012
- 2012-04-05 DE DE102012205742.0A patent/DE102012205742B4/de active Active
- 2012-04-06 CN CN201210098823.3A patent/CN102738148B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550066A (en) * | 1994-12-14 | 1996-08-27 | Eastman Kodak Company | Method of fabricating a TFT-EL pixel |
| US20080217602A1 (en) * | 2007-03-08 | 2008-09-11 | Kahen Keith B | Quantum dot light emitting device |
| CN101859780A (zh) * | 2009-04-09 | 2010-10-13 | 英飞凌科技奥地利有限公司 | 横向半导体部件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102738148B (zh) | 2015-10-28 |
| US8541833B2 (en) | 2013-09-24 |
| DE102012205742B4 (de) | 2021-01-21 |
| DE102012205742A1 (de) | 2012-10-11 |
| US20120256250A1 (en) | 2012-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102738148B (zh) | 功率晶体管器件垂直集成 | |
| US10079230B2 (en) | Double-sided vertical semiconductor device with thinned substrate | |
| US11031390B2 (en) | Bidirectional switch having back to back field effect transistors | |
| US7791161B2 (en) | Semiconductor devices employing poly-filled trenches | |
| US10014404B2 (en) | MOS-gated power devices, methods, and integrated circuits | |
| US9396997B2 (en) | Method for producing a semiconductor component with insulated semiconductor mesas | |
| US8338872B2 (en) | Electronic device with capcitively coupled floating buried layer | |
| CN101567373B (zh) | 双方向元件及其制造方法 | |
| JP2017507494A (ja) | 半導体装置の製造方法および半導体製品 | |
| TWI567933B (zh) | 用於高壓互連的浮動保護環 | |
| CN104218084B (zh) | 半导体功率器件及其制造方法 | |
| CN105448998A (zh) | 集成电路芯片和垂直功率器件 | |
| JP2011096967A (ja) | 半導体装置 | |
| WO2019060419A1 (en) | WELLBORNE COLLECTOR CONNECTION REGION FOR NARROW DEEPENERS | |
| CN103021860A (zh) | 沟渠晶体管 | |
| CN110265478A (zh) | 具有场板结构的晶体管沟槽结构 | |
| TWI224871B (en) | Semiconductor device | |
| US9450074B1 (en) | LDMOS with field plate connected to gate | |
| CN109979936A (zh) | 一种集成半导体器件和电子装置 | |
| US9224806B2 (en) | Edge termination structure with trench isolation regions | |
| CN103681850B (zh) | 功率mosfet及其形成方法 | |
| CN101937913B (zh) | 包括阱区的电子器件 | |
| CN103579236B (zh) | 横向半导体器件及其制造方法 | |
| CN103515385A (zh) | 半导体装置 | |
| CN103378159B (zh) | 具有mosfet的晶体管装置和制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |