CN117916869A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN117916869A CN117916869A CN202280002745.4A CN202280002745A CN117916869A CN 117916869 A CN117916869 A CN 117916869A CN 202280002745 A CN202280002745 A CN 202280002745A CN 117916869 A CN117916869 A CN 117916869A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- bonding pad
- pad layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 277
- 238000002360 preparation method Methods 0.000 title claims description 13
- 239000002131 composite material Substances 0.000 claims description 49
- 230000003746 surface roughness Effects 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 657
- 238000000034 method Methods 0.000 description 71
- 230000008569 process Effects 0.000 description 61
- 239000010408 film Substances 0.000 description 53
- 238000000059 patterning Methods 0.000 description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 13
- 238000003860 storage Methods 0.000 description 11
- 230000007797 corrosion Effects 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- -1 aluminum compound Chemical class 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板及其制备方法、显示装置。显示基板包括显示区域(100)和绑定区域(200)，在垂直于显示基板的平面上，绑定区域(200)包括衬底基板(10)、设置在衬底基板(10)上的绑定结构层(70)以及设置在绑定结构层(70)上的绑定焊盘(80)，绑定焊盘(80)被配置为绑定连接电路板；绑定焊盘(80)至少包括第一绑定焊盘层(210)和第二绑定焊盘层(220)，第一绑定焊盘层(210)设置在第二绑定焊盘层(220)远离衬底基板(10)的一侧，第一绑定焊盘层(210)远离衬底基板(10)一侧的表面上设置有至少一个第一凹凸结构(310)。
Description
本公开涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
微型有机发光二极管(Micro Organic Light-Emitting Diode，简称Micro-OLED)是近年来发展起来的微型显示器，硅基OLED是其中的一种。硅基OLED不仅可以实现像素的有源寻址，并且可以实现在硅基底上制备像素驱动电路等结构，有利于减小系统体积，实现轻量化。硅基OLED采用成熟的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)集成电路工艺制备，具有体积小、高分辨率(Pixels Per Inch，简称PPI)、高刷新率等优点。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种显示基板，包括显示区域和位于所述显示区域一侧的绑定区域，在垂直于显示基板的平面上，所述绑定区域包括衬底基板、设置在所述衬底基板上的绑定结构层以及设置在所述绑定结构层远离所述衬底基板一侧的绑定焊盘，所述绑定焊盘被配置为绑定连接电路板；所述绑定焊盘至少包括第一绑定焊盘层和第二绑定焊盘层，所述第一绑定焊盘层设置在所述第二绑定焊盘层远离所述衬底基板的一侧，所述第一绑定焊盘层远离所述衬底基板一侧的表面上设置有至少一个第一凹凸结构。
在示例性实施方式中，所述第一绑定焊盘层的还原性小于所述第二绑定焊盘层的还原性。
在示例性实施方式中，所述第一绑定焊盘层的电导率小于所述第二绑定 焊盘层的电导率。
在示例性实施方式中，所述第一绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度大于所述第二绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度。
在示例性实施方式中，所述第一绑定焊盘层的厚度大于所述第二绑定焊盘层的厚度。
在示例性实施方式中，所述第一凹凸结构包括至少一个第一凸起和至少一个第一凹槽，所述第一凸起远离所述衬底基板一侧的第一顶部与所述第一凹槽靠近所述衬底基板一侧的第一底部之间具有第一距离，所述第一距离小于或等于0.5*第一绑定焊盘层的厚度。
在示例性实施方式中，所述绑定区域还包括设置在所述绑定结构层远离所述衬底基板一侧的复合绝缘层，所述复合绝缘层上设置有至少一个焊盘凹槽，所述第一绑定焊盘层和第二绑定焊盘层设置在所述焊盘凹槽内。
在示例性实施方式中，所述第一凹凸结构包括至少一个第一凸起，所述第一凸起远离所述衬底基板一侧的第一顶部与所述复合绝缘层靠近所述衬底基板一侧的表面之间具有第一高度，所述复合绝缘层远离所述衬底基板一侧的表面与所述复合绝缘层靠近所述衬底基板一侧的表面之间具有第二高度，所述第一高度小于所述第二高度。
在示例性实施方式中，所述第一凸起与所述第一绑定焊盘层远离所述衬底基板一侧的表面具有第一交界线，所述第一交界线中包括靠近所述显示区域一侧的交界点，所述交界点与所述第一侧壁之间具有第一长度，所述第一长度大于或等于0。
在示例性实施方式中，所述第一长度小于或等于所述第二高度与所述第一高度之差。
在示例性实施方式中，所述绑定焊盘还包括设置在所述第一绑定焊盘层与所述第二绑定焊盘层之间的第三绑定焊盘层，所述第三绑定焊盘层的电导率小于所述第一绑定焊盘层的电导率，所述第三绑定焊盘层的还原性小于所述第一绑定焊盘层的还原性。
在示例性实施方式中，所述第三绑定焊盘层的厚度小于或等于0.2*第一绑定焊盘层的厚度，所述第三绑定焊盘层的厚度小于或等于0.2*第二绑定焊盘层的厚度。
在示例性实施方式中，所述第三绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度小于所述第一绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度。
在示例性实施方式中，所述第三绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度小于所述第二绑定焊盘层靠近所述衬底基板一侧表面的表面粗糙度。
在示例性实施方式中，所述第三绑定焊盘层远离所述衬底基板一侧的表面上设置有至少一个第三凹凸结构。
在示例性实施方式中，所述第一凹凸结构包括至少一个第一凸起和至少一个第一凹槽，所述第一凸起远离所述衬底基板一侧的第一顶部与所述第一凹槽靠近所述衬底基板一侧的第一底部之间具有第一距离；所述第三凹凸结构包括至少一个第三凸起和至少一个第三凹槽，所述第三凸起远离所述衬底基板一侧的第三顶部与所述第三凹槽靠近所述衬底基板一侧的第三底部之间具有第三距离；所述第三距离小于所述第一距离。
在示例性实施方式中，所述第二绑定焊盘层靠近所述衬底基板一侧的表面设置有至少一个第二凹凸结构，所述第二凹凸结构包括至少一个第二凸起和至少一个第二凹槽，所述第二凸起靠近所述衬底基板一侧的第二顶部与所述第二凹槽远离所述衬底基板一侧的第二底部之间具有第二距离；所述第二距离小于所述第一距离。
在示例性实施方式中，所述显示区域包括衬底基板、设置在所述衬底基板上的驱动结构层和设置在所述驱动结构层远离所述衬底基板一侧的发光结构层；所述发光结构层至少包括阳极，所述阳极包括第一阳极层、设置在所述第一阳极层远离所述衬底基板一侧的第二阳极层、设置在所述第二阳极层远离所述衬底基板一侧的第三阳极层以及设置在所述第三阳极层远离所述衬底基板一侧的第四阳极层，所述绑定焊盘中的第一绑定焊盘层与所述第四阳极层同层设置，所述绑定焊盘中的第三绑定焊盘层与所述第三阳极层同层设 置。
在示例性实施方式中，所述第四阳极层的厚度小于所述第一绑定焊盘层的厚度。
本公开还提供了一种显示装置，包括前述的显示基板。
本公开还提供了一种显示基板的制备方法，所述显示基板包括显示区域和位于所述显示区域一侧的绑定区域；所述制备方法包括：
在衬底基板上形成绑定结构层；
在所述绑定结构层上形成绑定焊盘，所述绑定焊盘被配置为绑定连接电路板；所述绑定焊盘至少包括第一绑定焊盘层和第二绑定焊盘层，所述第一绑定焊盘层设置在所述第二绑定焊盘层远离所述衬底基板的一侧，所述第一绑定焊盘层远离所述衬底基板一侧的表面上设置有至少一个第一凹凸结构。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一种硅基OLED显示装置的结构示意图；
图2为一种硅基OLED显示基板的平面示意图；
图3为一种硅基OLED显示基板中显示区域的平面结构示意图；
图4为一种硅基OLED显示基板中显示区域的剖面结构示意图；
图5为一种像素驱动电路的等效电路图；
图6为本公开示例性实施例一种显示基板的结构示意图；
图7为本公开示例性实施例一种绑定焊盘的结构示意图；
图8为本公开显示基板形成驱动结构层和绑定结构层图案后的示意图；
图9为本公开示例性实施例一种第二绑定电极的结构示意图；
图10为本公开显示基板形成第二绑定焊盘层图案后的示意图；
图11为本公开示例性实施例一种第二绑定焊盘层的结构示意图；
图12为本公开显示基板形成复合绝缘层图案后的示意图；
图13为本公开显示基板形成阳极导电柱图案后的示意图；
图14为本公开显示基板形成第一阳极层和第二阳极层图案后的示意图；
图15为本公开显示基板形成第三阳极层、第四阳极层、第三绑定焊盘层和第一绑定焊盘层图案后的示意图；
图16为本公开示例性实施例一种第一绑定焊盘层的结构示意图；
图17为本公开显示基板形成像素定义层图案后的示意图；
图18为本公开显示基板形成有机发光层和阴极图案后的示意图；
图19为本公开显示基板绑定区域中绑定焊盘的平面结构示意图；
图20为图19中A-A向的剖视图；
图21为图19中B-B向的剖视图。
附图标记说明:
10—衬底基板； 11—晶体管； 12—复合绝缘层；
13—连接过孔； 14—阳极导电柱； 20—驱动结构层；
30—发光结构层； 31—阳极； 31-1—第一阳极层；
31-2—第二阳极层； 31-3—第三阳极层； 31-4—第四阳极层；
32—像素定义层； 33—有机发光层； 34—阴极；
40—封装结构层； 50—彩膜结构层； 60—盖板结构层；
70—绑定结构层； 80—绑定焊盘； 90—焊盘凹槽；
100—显示区域； 200—绑定区域； 201—第一绑定电极；
202—第二绑定电极； 210—第一绑定焊盘层； 220—第二绑定焊盘层；
230—第三绑定焊盘层； 300—边框区域； 310—第一凹凸结构；
320—第二凹凸结构； 330—第三凹凸结构。
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示装置中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况 理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，为了区分晶体管除栅电极之外的两极，直接描述了其中一极为第一极，另一极为第二极，其中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
在本说明书中，所采用的“同层设置”是指两种(或两种以上)结构通过同一次图案化工艺得以图案化而形成的结构，它们的材料可以相同或不同。例如，形成同层设置的多种结构的前驱体的材料是相同的，最终形成的材料可以相同或不同。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的 一些小变形，可以存在导角、弧边以及变形等。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种硅基OLED显示装置的结构示意图。如图1所示，硅基OLED显示装置可以包括时序控制器、数据信号驱动器、扫描信号驱动器和像素阵列，像素阵列可以包括多个扫描信号线(S1到Sm)、多个数据信号线(D1到Dn)和多个子像素Pxij。在示例性实施方式中，时序控制器可以将适合于数据信号驱动器的规格的灰度值和控制信号提供到数据信号驱动器，可以将适合于扫描信号驱动器的规格的时钟信号、扫描起始信号等提供到扫描信号驱动器。数据信号驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据信号驱动器可以利用时钟信号对灰度值进行采样，并且以子像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描信号驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描信号驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描信号驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。子像素阵列可以包括多个像素子PXij。每个像素子PXij可以连接到对应的数据信号线和对应的扫描信号线，i和j可以是自然数。子像素PXij可以指其中晶体管连接到第i扫描信号线且连接到第j数据信号线的子像素。
图2为一种硅基OLED显示基板的平面示意图。如图2所示，硅基OLED显示基板可以包括显示区域(AA区)100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300，显示区域100至少包括规则排布的多个子像素，绑定区域200至少包括绑定焊盘80，绑定焊盘80被配置为与外部柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接，边框区域300至少包括外围电路，外围电路被配置为向子像素中的像素驱动电路提供驱动信号。
图3为一种硅基OLED显示基板中显示区域的平面结构示意图。如图3所示，显示区域可以包括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，三个子像素均包括像素驱动电路和发光器件，子像素中的像素驱动电路分别与扫描信号线和数据信号线连接，像素驱动电路被配置为在扫描信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色(R)光线的红色子像素，第二子像素P2可以是出射蓝色(B)光线的蓝色子像素，第三子像素P3可以是出射绿色(G)光线的绿色子像素。子像素的形状可以是三角形、正方形、矩形、菱形、梯形、平行四边形、五边形、六边形和其它多边形中的任意一种或多种，三个子像素可以采用水平并列、竖直并列、品字形等方式排列，本公开在此不做限定。
在其它可能的实施方式中，像素单元可以包括四个子像素，本公开在此不做限定。
图4为一种硅基OLED显示基板中显示区域的剖面结构示意图，示意了一种采用白光+彩膜方式实现全彩的结构。如图4所示，显示区域可以包括：衬底基板10，设置在衬底基板10上的驱动结构层20，设置在驱动结构层20远离衬底基板10一侧的发光结构层30，设置在发光结构层30远离衬底基板10一侧的封装结构层40，设置在封装结构层40远离衬底基板10一侧的彩膜结构层50，设置在彩膜结构层50远离衬底基板10一侧的盖板结构层60。在一些可能的实现方式中，硅基OLED显示装置可以包括其它膜层，本公开在此不做限定。
在示例性实施方式中，衬底基板10可以是硅基底，硅基底又称为IC晶片(IC wafer)，硅基底可以为体硅基底或者绝缘层上硅(Silicon-On-Insulator，简称SOI)基底。驱动结构层20可以通过硅半导体工艺(例如CMOS工艺)制备在衬底基板10上，可以包括多个像素驱动电路，像素驱动电路可以包括 多个晶体管和存储电容，图4中仅以像素驱动电路包括一个晶体管作为示例。晶体管可以包括栅电极G、第一极S和第二极D，栅电极G、第一极S和第二极D可以通过钨金属填充的过孔(即钨过孔，W-via)分别与相应的连接电极连接，并可以通过连接电极与其它电学结构(如走线等)进行连接。
在示例性实施方式中，发光结构层30可以包括多个发光器件，发光器件可以至少包括阳极、有机发光层和阴极，阳极可以通过连接电极与晶体管的第二极D连接，有机发光层与阳极连接，阴极与有机发光层连接，阴极与第二电源线连接，有机发光层在阳极和阴极驱动下出射光线。在示例性实施方式中，有机发光层可以包括发光层(简称EML)，以及如下任意一种多种：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，对于出射白光的发光器件，所有子像素的有机发光层可以是连接在一起的共通层。
在示例性实施方式中，封装结构层40可以采用薄膜封装(Thin Film Encapsulation，简称TFE)方式，可以保证外界水汽无法进入发光结构层，盖板结构层60可以采用玻璃，或者采用具可挠特性的塑胶类无色聚酰亚胺等。
在示例性实施方式中，彩膜结构层50可以包括黑矩阵(BM)和彩色滤光片(CF)，彩色滤光片分别设置在红色子像素、绿色子像素和蓝色子像素，将发光器件出射的白光过滤成红色(R)光、绿色(G)光和蓝色(B)光，黑矩阵可以位于相邻的彩色滤光片之间。
图5为一种像素驱动电路的等效电路图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C等结构。如图4所示，像素驱动电路可以是3T1C结构，包括3个晶体管(第一晶体管T1、第二晶体管T2和第三晶体管T3)和1个存储电容C，像素驱动电路与7条信号线(第一扫描信号线S1、第二扫描信号线S1、数据信号线D、参考信号线VE、第一电源线VDD和发光电压线VF)连接，第一节点N1和第二节点N2是表示电路图中相关电连接的汇合点。
在示例性实施方式中，存储电容C的第一端可以与第一节点N1连接，存储电容C的第二端可以与第一电源线VDD连接。
在示例性实施方式中，第一晶体管T1的栅电极与第一扫描信号线S1连接，第一晶体管T1的第一极与数据信号线D连接，第一晶体管T1的第二极与第一节点N1连接。
在示例性实施方式中，第二晶体管T2的栅电极与第一节点N1连接，第二晶体管T2的第一极与发光电压线VF连接，第二晶体管T2的第二极与第二节点N2连接。
在示例性实施方式中，第三晶体管T3的栅电极与第二扫描信号线S2连接，第三晶体管T3的第一极与参考信号线VE连接，第三晶体管T3的第二极与第二节点N2连接。
在示例性实施方式中，发光器件XL的第一极与第二节点N2连接，发光器件XL的第二极与第二电源线VSS连接。
在示例性实施方式中，第一晶体管T1被配置为在第一扫描信号线S1的信号的控制下，接收数据信号线D传输的数据电压，将数据电压存储至存储电容C，并向第二晶体管T2的栅电极提供数据电压。第二晶体管T2被配置为在其栅电极所接收的数据信号控制下，在第二极产生相应的电流，以驱动显示发光器件XL发光。第三晶体管T3被配置为在第二扫描信号线S2的信号的控制下，接收参考信号线VE传输的参考电压，向第二节点N2提供参考电压。存储电容C被配置为存储第二晶体管T2的栅电极的电位，发光器件XL被配置为响应第二晶体管T2的第二极的电流发出相应亮度的光。
在示例性实施方式中，第一电源线VDD的信号可以为持续提供的高电平信号，发光电压线VF的信号可以为发光控制晶体管输出的电压信号，第二电源线VSS的信号可以为持续提供的低电平信号。
在一种示例性实施方式中，第一晶体管T1、第二晶体管T2和第三晶体管T3可以是P型晶体管。在另一种示例性实施方式中，第一晶体管T1、第二晶体管T2和第三晶体管T3可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在又一种示例性实施方式中，第一晶体管T1、第二晶体管T2和第三晶体管T3可以包括P型晶体管和N型晶体管。例如，第一晶体管T1和第三晶体管T3可以为P型金属氧化物半导体晶体管(PMOS)，第二晶体管T2 可以为N型金属氧化物半导体晶体管(NMOS)。
在示例性实施方式中，发光器件XL可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
目前，硅基OLED显示基板的一种制备方法包括：在显示母板上制备多个显示基板，显示基板包括覆盖显示区域的封装层，绑定区域200的绑定焊盘是裸露的。随后，将显示母板切割成多个独立的显示基板后，通过异方性导电胶膜(Anisotropic Conductive Film，简称ACF)将电路板绑定(bonding)在绑定焊盘上。在绑定工艺中，需要使异方性导电胶膜中的导电金球(Au ball)分别与电路板的金手指和绑定焊盘接触，通过压合使导电金球破裂，实现金手指与绑定焊盘之间的电连接。研究表明，由于暴露出来的绑定焊盘存在腐蚀严重的情况，导致绑定阻抗增大，因而现有硅基OLED显示基板存在绑定连接可靠性差的问题，严重影响了硅基OLED显示装置的可靠性。进一步研究表明，绑定焊盘的腐蚀是由于后续制备工艺中刻蚀液中Cl
2或Cl离子与绑定电极(如铝Al)反应导致的。
本公开提供了一种硅基OLED显示基板，包括显示区域位于所述显示区域一侧的绑定区域，在垂直于显示基板的平面上，所述绑定区域包括衬底基板、设置在所述衬底基板上的绑定结构层以及设置在所述绑定结构层远离所述衬底基板一侧的绑定焊盘，所述绑定焊盘被配置为绑定连接电路板；所述绑定焊盘至少包括第一绑定焊盘层和第二绑定焊盘层，所述第一绑定焊盘层设置在所述第二绑定焊盘层远离所述衬底基板的一侧，所述第一绑定焊盘层远离所述衬底基板一侧的表面上设置有至少一个第一凹凸结构。
在示例性实施方式中，所述绑定焊盘还包括设置在所述第一绑定焊盘层与所述第二绑定焊盘层之间的第三绑定焊盘层，所述第一绑定焊盘层的电导率小于所述第二绑定焊盘层的电导率，所述第三绑定焊盘层的电导率小于所述第一绑定焊盘层的电导率。
在示例性实施方式中，所述第二绑定焊盘层靠近所述衬底基板一侧的表面上设置有至少一个第二凹凸结构。
在示例性实施方式中，所述第三绑定焊盘层远离所述衬底基板一侧的表 面上设置有至少一个第三凹凸结构。
在示例性实施方式中，所述显示区域包括衬底基板、设置在所述衬底基板上的驱动结构层和设置在所述驱动结构层远离所述衬底基板一侧的发光结构层；所述发光结构层至少包括至少包括阳极，所述阳极包括第一阳极层、设置在所述第一阳极层远离所述衬底基板一侧的第二阳极层、设置在所述第二阳极层远离所述衬底基板一侧的第三阳极层以及设置在所述第三阳极层远离所述衬底基板一侧的第四阳极层，所述第一绑定焊盘层与所述第四阳极同层设置，所述第三绑定焊盘层与所述第三阳极同层设置。
图6为本公开示例性实施例一种显示基板的结构示意图，示意了一种白光+彩膜方式实现全彩显示的结构。如图6所示，显示基板至少包括显示区域100和位于显示区域100一侧的绑定区域200，显示区域100至少包括规则排布的多个子像素，多个子像素被配置为进行图像显示，绑定区域200至少包括绑定焊盘，绑定焊盘被配置为与电路板(如柔性线路板)绑定连接。在垂直于显示基板的平面内，显示基板的显示区域100可以包括衬底基板10、设置在衬底基板10上的驱动结构层20、设置在驱动结构层20远离衬底基板10一侧的发光结构层30、设置在发光结构层30远离衬底基板10一侧的封装结构层40、设置在封装结构层40远离衬底基板10一侧的彩膜结构层50以及设置在彩膜结构层50远离衬底基板10一侧的盖板结构层60。在垂直于显示基板的平面内，显示基板的绑定区域200可以包括衬底基板10、设置在衬底基板10上的绑定结构层70以及设置在绑定结构层70远离衬底基板10一侧的绑定焊盘80。
在示例性实施方式中，显示区域100中每个子像素的驱动结构层20可以包括多个像素驱动电路，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C等结构，或者可以是具有内部补偿或外部补偿功能的电路结构，图6仅以一个子像素的像素驱动电路包括一个晶体管11为例进行示意，像素驱动电路分别与扫描信号线、数据信号线和第一电源线连接，扫描信号线被配置为向像素驱动电路提供扫描信号，数据信号线被配置为向像素驱动电路提供数据信号，第一电源线被配置为向像素驱动电路提供电源信号。
在示例性实施方式中，显示区域100中每个子像素的发光结构层30可以 包括设置在驱动结构层20远离衬底基板10一侧的复合绝缘层12、设置在复合绝缘层12远离衬底基板10一侧的发光器件和像素定义层32，发光器件可以包括阳极31、有机发光层33和阴极34，阳极31通过贯通复合绝缘层12的导电柱与晶体管11连接。
在示例性实施方式中，阳极31可以至少包括第一阳极层、设置在第一阳极层远离衬底基板一侧的第二阳极层、设置在第二阳极层远离衬底基板一侧的第三阳极层以及设置在第三阳极层远离衬底基板一侧的第四阳极层。
在示例性实施方式中，显示区域100的封装结构层40覆盖显示区域100，彩膜结构层50设置在封装结构层40上，包括与第一子像素101对应的第一颜色单元、与第二子像素102对应的第二颜色单元以及与第三子像素103对应的第三颜色单元，盖板结构层60设置在彩膜结构层50的上方，通过密封胶固定，盖板结构层60可以保护彩膜结构层50，并阻隔水氧入侵到发光结构层30，以提升硅基OLED显示基板的寿命。
在示例性实施方式中，绑定区域200的绑定结构层70可以至少包括第一绑定电极201和第二绑定电极202，第二绑定电极202设置在第一绑定电极201远离衬底基板一侧的，第二绑定电极202可以通过贯通多个绝缘层的导电柱与第一绑定电极201连接。
在示例性实施方式中，绑定区域200的绑定焊盘80可以至少包括叠设的第二绑定焊盘层220、第三绑定焊盘层230和第一绑定焊盘层210，第二绑定焊盘层220设置在绑定结构层70中第二绑定电极202远离衬底基板的一侧，且与第二绑定电极202搭接，第三绑定焊盘层230设置在第二绑定焊盘层220远离衬底基板的一侧，且与第二绑定焊盘层220搭接，第一绑定焊盘层210设置在第三绑定焊盘层230远离衬底基板的一侧，且与第三绑定焊盘层230搭接。
在示例性实施方式中，绑定区域200的第一绑定焊盘层210与显示区域的第四阳极层可以同层设置，且通过同一次图案化工艺同步形成，绑定区域200的第三绑定焊盘层230与显示区域的第三阳极层可以同层设置，且通过同一次图案化工艺同步形成。
在示例性实施方式中，显示区域的第四阳极层的厚度可以小于绑定区域200的第一绑定焊盘层210的厚度。
在示例性实施方式中，绑定区域200还可以包括设置在绑定结构层70远离衬底基板一侧的复合绝缘层12，复合绝缘层12上设置有至少一个焊盘凹槽90，第二绑定焊盘层220、第三绑定焊盘层230和第一绑定焊盘层210可以设置在焊盘凹槽90内。
在示例性实施方式中，第一绑定焊盘层210的还原性可以小于第二绑定焊盘层220的还原性，第三绑定焊盘层230的还原性可以小于第一绑定焊盘层210的还原性。
在示例性实施方式中，第一绑定焊盘层210的电导率可以小于第二绑定焊盘层220的电导率，第三绑定焊盘层230的电导率可以小于第一绑定焊盘层210的电导率。
在示例性实施方式中，第一绑定焊盘层210远离衬底基板一侧表面的表面粗糙度可以大于第二绑定焊盘层220远离衬底基板一侧表面的表面粗糙度，第一绑定焊盘层210远离衬底基板一侧表面的表面粗糙度可以大于第三绑定焊盘层230远离衬底基板一侧表面的表面粗糙度，第二绑定焊盘层220靠近衬底基板一侧表面的表面粗糙度可以大于第三绑定焊盘层230远离衬底基板一侧表面的表面粗糙度。
在示例性实施方式中，第一绑定焊盘层210的厚度可以大于第二绑定焊盘层220的厚度，第三绑定焊盘层230的厚度可以小于或等于0.2*第一绑定焊盘层210的厚度，第三绑定焊盘层230的厚度可以小于或等于0.2*第二绑定焊盘层220的厚度。
图7为本公开示例性实施例一种绑定焊盘的结构示意图。如图7所示，绑定区域200可以包括设置在绑定结构层70上的复合绝缘层12，复合绝缘层12上设置有至少一个焊盘凹槽90，构成绑定焊盘的第二绑定焊盘层220、第三绑定焊盘层230和第一绑定焊盘层210设置在焊盘凹槽90内。
在示例性实施方式中，第一绑定焊盘层210远离衬底基板一侧的表面上设置有至少一个第一凹凸结构310。
在示例性实施方式中，第一凹凸结构310可以包括至少一个第一凸起和至少一个第一凹槽，第一凸起远离衬底基板一侧的第一顶部与第一凹槽靠近衬底基板一侧的第一底部之间具有第一距离L1，第一距离L1可以小于或等于0.5*第一绑定焊盘层310的厚度。
在示例性实施方式中，至少一个第一凸起远离衬底基板一侧的第一顶部与复合绝缘层12靠近衬底基板一侧的表面之间具有第一高度h1，复合绝缘层12远离衬底基板一侧的表面与复合绝缘层12靠近衬底基板一侧的表面之间具有第二高度h2，第一高度h1可以小于第二高度h2。
在示例性实施方式中，第二绑定焊盘层220靠近衬底基板一侧的表面设置有至少一个第二凹凸结构320。
在示例性实施方式中，第二凹凸结构320可以包括至少一个第二凸起和至少一个第二凹槽，第二凸起靠近衬底基板一侧的第二顶部与第二凹槽远离衬底基板一侧的第二底部之间具有第二距离L2，第二距离L2可以小于第一距离L1。
在示例性实施方式中，第三绑定焊盘层230远离衬底基板一侧的表面上可以设置有至少一个第三凹凸结构330。
在示例性实施方式中，第三凹凸结构330可以包括至少一个第三凸起和至少一个第三凹槽，第三凸起远离衬底基板一侧的第三顶部与第三凹槽靠近衬底基板一侧的第三底部之间具有第三距离L3，第三距离L3可以小于第一距离L1。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在 整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，显示基板的制备过程可以包括如下操作。
(1)形成驱动结构层和绑定结构层图案。在示例性实施方式中，显示基板可以包括显示区域100和设置在显示区域100一侧的绑定区域200，显示区域100可以包括多个子像素，每个子像素的驱动结构层中形成有像素驱动电路，绑定区域200的绑定结构层中形成有绑定电极。
在示例性实施方式中，每个子像素的像素驱动电路可以采用图5所示的3T1C结构，形成驱动结构层和绑定结构层图案的过程可以包括：
a、提供衬底基板10，衬底基板10可以采用P型硅材料或者N型硅材料，P型硅材料可以作为N型晶体管的沟道区，N型硅材料可以作为作为P型晶体管的沟道区。
b、通过图案化工艺形成覆盖衬底基板10的第一绝缘层以及设置在第一绝缘层上的多晶硅层图案，利用多晶硅层图案作为遮挡进行掺杂工艺，形成第一导电层和有源层图案，有源层图案可以至少包括第一晶体管的第一有源层、第二晶体管的第二有源层和第三晶体管的第三有源层，第一导电层图案可以至少包括第一晶体管的第一栅电极、第二晶体管的第二栅电极和第三晶体管的第三栅电极。
c、通过图案化工艺形成覆盖第一导电层和有源层图案且具有多个过孔的第二绝缘层。
d、通过图案化工艺在第二绝缘层上形成第二导电层图案，第二导电层图案可以至少包括第一扫描信号线、第二扫描信号线和多个连接电极，第二导电层可以称为第一金属(Metal1)层。
e、通过图案化工艺形成覆盖第二导电层图案且具有多个过孔的第三绝缘层。
f、通过图案化工艺在第三绝缘层上形成第三导电层图案，第三导电层图案可以至少包括数据信号线、参考信号线和多个连接电极，第三导电层可以称为第二金属(Metal2)层。
g、通过图案化工艺形成覆盖第三导电层图案且具有多个过孔的第四绝缘层。
h、通过图案化工艺在第四绝缘层上形成第四导电层图案，第四导电层图案可以至少包括多个连接电极，第四导电层可以称为第三金属(Metal3)层。
i、通过图案化工艺形成覆盖第四导电层图案且具有多个过孔的第五绝缘层。
j、通过图案化工艺在第五绝缘层上形成第五导电层图案，第五导电层图案可以至少包括多个连接电极，第五导电层可以称为第四金属(Metal4)层。
k、通过图案化工艺形成覆盖第五导电层图案且具有多个过孔的第六绝缘层。
l、通过图案化工艺在第六绝缘层上形成第六导电层图案，第六导电层图案可以至少包括存储电容的第一极板和多个连接电极。
m、通过图案化工艺形成覆盖第六导电层图案的第七绝缘层以及设置在第七绝缘层上的第七导电层图案，第七导电层图案可以至少包括存储电容的第二极板，第七导电层可以称为金属-绝缘体-金属(Metal-Insulator-Metal，简称MIM)层
n、通过图案化工艺形成覆盖第六导电层图案且具有多个过孔的第八绝缘层。
o、通过图案化工艺在第八绝缘层上形成第八导电层图案，第八导电层图案可以至少包括阳极连接电极和第一电源线，第八导电层可以称为顶金属(Top Metal)层。
在示例性实施方式中，前述形成的第一导电层图案还可以包括位于绑定 区域200的第一绑定电极201，形成的第八导电层图案还可以包括位于绑定区域200的第二绑定电极202，第二绑定电极202通过多个导电柱与第一绑定电极201连接，第一绑定电极201和第二绑定电极202组成绑定结构层的绑定电极。
在示例性实施方式中，第一绑定电极201可以位于第二导电层、第三导电层、第四导电层、第五导电层或者第六导电层中，或者，第二导电层至第六导电层中的至少一个导电层可以包括至少一个连接电极，第二绑定电极202通过该连接电极与第一绑定电极201连接，本公开在此不做限定。
至此，制备完成驱动结构层20和绑定结构层70，如图8所示。显示区域100的驱动结构层20可以至少包括多个像素驱动电路，绑定区域200的绑定结构层70可以至少包括多个绑定电极，图8中的显示区域100仅以第一子像素101、第二子像素102和第三子像素103示意，每个子像素中的像素驱动电路仅以一个晶体管11示意，绑定区域200中的绑定电极仅以一个第一绑定电极201和一个第二绑定电极202示意。
在示例性实施方式中，衬底基板的材料可以包括硅、锗和化合物半导体中的任意一种或更多种，化合物半导体可以包括硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟中的任意一种或更多种。第一绝缘层至第八绝缘层可以采用硅氧化物SiOx、硅氮化物SiNx或氮氧化硅SiON等，可以是单层结构，或者可以是多层复合结构。第一金属层至第六金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)或钼(Mo)等，或者可以采用由金属组成的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)等，合金材料可以是单层结构，或者可以是多层复合结构。
在示例性实施方式中，存储电容的第一极板可以称为底极板(Capacity Bottom Metal，简称CBM)，存储电容的第二极板可以称为顶极板(Capacity Top Metal，简称CTM)，第一极板在衬底基板上的正投影与第二极板在衬底基板上的正投影至少部分交叠，第一极板和第二极板构成MIM电容结构的存储电容。
在示例性实施方式中，顶金属层(第二绑定电极)可以包括叠设的氮化钛(TiN)层、铝铜(AlCu)层和氮化钛层，氮化钛层可以有助于铝铜层附 着在第八绝缘层上。第八绝缘层可以采用叠设的SiO
2层和Si
3N
4层，Si
3N
4层可以起到绝缘、防止污染以及防止机械损伤等作用，SiO
2层可以起到绝缘、均衡Si
3N
4层的应力以及平坦膜层表面等作用。
图9为本公开示例性实施例一种第二绑定电极的结构示意图。如图9所示，第二绑定电极202远离衬底基板一侧的表面形成有至少一个电极凹凸结构203，电极凹凸结构203可以包括至少一个凸起和至少一个凹槽。本公开通过在第二绑定电极202远离衬底基板一侧的表面形成电极凹凸结构，可以提高第二绑定电极202与后续形成的第二绑定焊盘层之间的接触面积，提升电性连接可靠性。
(2)形成第二绑定焊盘层图案。在示例性实施方式中，形成第二绑定焊盘层图案可以包括：在形成前述图案的衬底基板上沉积焊盘金属薄膜，通过图案化工艺对焊盘金属薄膜进行图案化，在绑定区域200形成第二绑定焊盘层220，第二绑定焊盘层220与第二绑定电极202搭接，如图10所示。
在示例性实施方式中，第二绑定焊盘层220在衬底基板10上的正投影可以包含第二绑定电极202在衬底基板10上的正投影。例如，第二绑定焊盘层220在衬底基板10上的正投影与第二绑定电极202在衬底基板10上的正投影可以基本上重叠。
在示例性实施方式中，第二绑定焊盘层220的材料可以采用导电率较高的金属材料，如铜(Cu)或铝(Al)。导电率也称为电导率，是表示物质传输电流能力强弱的一种测量值，电导率是电阻的倒数，电导率越大的金属，电阻越小。
在示例性实施方式中，第二绑定焊盘层220的材料可以采用还原性较高的金属材料，如铜(Cu)或铝(Al)。还原性(也称金属活泼性)是指金属在化学反应中的活泼程度，较活泼的金属本身易失电子发生氧化反应。
图11为本公开示例性实施例一种第二绑定焊盘层的结构示意图。如图11所示，由于第二绑定焊盘层220靠近衬底基板一侧的表面与第二绑定电极202远离衬底基板一侧的表面贴合，而第二绑定电极202远离衬底基板一侧的表面形成有至少一个电极凹凸结构203，因而第二绑定焊盘层220靠近衬 底基板一侧的表面形成有至少一个第二凹凸结构320，第二凹凸结构320的形状与电极凹凸结构203的形状互补。本公开通过在第二绑定电极202和第二绑定焊盘层220相互贴合的表面设置凹凸结构，可以提高第二绑定电极202与第二绑定焊盘层220之间的接触面积，提升电性连接可靠性。
在示例性实施方式中，第二凹凸结构320可以包括至少一个第二凸起和至少一个第二凹槽，多个第二凸起中靠近衬底基板10一侧最高的第二顶部与多个第二凹槽中远离衬底基板10一侧最低的第二底部之间具有第二距离L2。
在一种示例性实施方式中，第二凹凸结构可以是在平坦表面上仅设置多个第二凸起，第二凸起高出平坦表面，即第二凸起处的厚度大于平坦表面处的厚度，相邻的第二凸起之间作为第二凹槽。在另一种示例性实施方式中，第二凹凸结构可以是在平坦表面上仅设置多个第二凹槽，第二凹槽低于平坦表面，即第二凹槽处的厚度小于平坦表面处的厚度，相邻的第二凹槽之间作为第二凸起。在又一种示例性实施方式中，第二凹凸结构可以是在平坦表面上既设置多个第二凸起，又设置多个第二凹槽，第二凸起高出平坦表面，第二凹槽低于平坦表面。
(3)形成复合绝缘层图案。在示例性实施方式中，形成复合绝缘层图案可以包括：在形成前述图案的衬底基板上沉积复合绝缘薄膜，通过图案化工艺对复合绝缘薄膜进行图案化，形成覆盖显示区域100和绑定区域200的复合绝缘层12，显示区域100的复合绝缘层12上形成有多个连接过孔13，绑定区域200的复合绝缘层12上形成有至少一个焊盘凹槽90，如图12所示。
在示例性实施方式中，显示区域100的多个连接过孔13可以分别位于每个子像素，连接过孔13内的复合绝缘薄膜被刻蚀掉，暴露出阳极连接电极的表面，连接过孔13被配置为容置阳极导电柱。
在示例性实施方式中，绑定区域200的焊盘凹槽90可以位于第二绑定焊盘层220所在区域，焊盘凹槽90内的复合绝缘薄膜被刻蚀掉，暴露出第二绑定焊盘层220的表面。
在示例性实施方式中，焊盘凹槽90在衬底基板上的正投影可以包含第二绑定焊盘层220在衬底基板上的正投影。
在示例性实施方式中，复合绝缘层12的材料可以采用硅氧化物SiOx。
(4)形成阳极导电柱图案。在示例性实施方式中，形成阳极导电柱图案可以包括：在形成前述图案的衬底基板上，在多个连接过孔13内分别形成多个阳极导电柱14，阳极导电柱14与阳极连接电极连接，如图13所示。
在示例性实施方式中，阳极导电柱14被配置为使后续形成的阳极连接，实现阳极与像素驱动电路之间的连接。阳极导电柱14可以由金属材料制成，通过填充处理形成。例如，阳极导电柱14可以采用金属钨(W)，由钨金属填充的过孔称为钨过孔(W-via)。采用钨过孔可以保证导电通路的稳定性，由于制作钨过孔的工艺成熟，所得到的复合绝缘层12的表面平坦度好，有利于降低接触电阻。
在示例性实施方式中，通过填充处理形成阳极导电柱14后，可以通过化学机械抛光(CMP)工艺对复合绝缘层12和阳极导电柱14的表面进行处理，去除复合绝缘层12和阳极导电柱14的部分厚度，使复合绝缘层12和阳极导电柱14形成平齐的表面。
本次图案化工艺后，绑定区域200的膜层结构没有变化。
(5)形成第一阳极层和第二阳极层图案。在示例性实施方式中，形成第一阳极层和第二阳极层图案可以包括：在形成前述图案的衬底基板上依次沉积第一阳极薄膜和第二阳极薄膜，通过图案化工艺对第一阳极薄膜和第二阳极薄膜进行图案化，在显示区域100的复合绝缘层12上形成多个叠设的第一阳极层31-1和第二阳极层31-2，如图14所示。
在示例性实施方式中，显示区域100中多个叠设的第一阳极层31-1和第二阳极层31-2可以分别位于每个子像素，第一阳极层31-1设置在复合绝缘层12远离衬底基板10的一侧，并通过连接过孔13中的阳极导电柱14与阳极连接电极连接，第二阳极层31-2设置在第一阳极层31-1远离衬底基板10的一侧。
在示例性实施方式中，第一阳极层31-1的材料可以采用金属钛(Ti)，第二阳极层31-2的材料可以采用金属铝(Al)。
本次图案化工艺后，绑定区域200的膜层结构没有变化。
(6)形成第三阳极层、第四阳极层、第三绑定焊盘层和第一绑定焊盘层图案。在示例性实施方式中，形成第三阳极层、第四阳极层阳极、第三绑定焊盘层和第一绑定焊盘层图案可以包括：在形成前述图案的衬底基板上，先形成第三阳极薄膜，然后沉积第四阳极薄膜，通过图案化工艺对第三阳极薄膜和第四阳极薄膜进行图案化，在显示区域100的第二阳极层31-2上形成多个叠设的第三阳极层31-3和第四阳极层31-4，在绑定区域200的第二绑定焊盘层220上形成多个叠设的第三绑定焊盘层230和第一绑定焊盘层210，如图15所示。
在示例性实施方式中，显示区域100中多个叠设的第三阳极层31-3和第四阳极层31-4可以分别位于每个子像素，第三阳极层31-3设置在第二阳极层31-2远离衬底基板10的一侧，第四阳极层31-4设置在第三阳极层31-3远离衬底基板10的一侧。
在示例性实施方式中，叠设的第一阳极层31-1、第二阳极层31-2、第三阳极层31-3和第四阳极层31-4组成阳极31，阳极31通过阳极导电柱14与像素驱动电路的阳极连接电极连接。
在示例性实施方式中，绑定区域200中的第一绑定焊盘层210和第三绑定焊盘层230可以设置在焊盘凹槽90内，第三绑定焊盘层230设置在第二绑定焊盘层220远离衬底基板10的一侧，第一绑定焊盘层210设置在第三绑定焊盘层230远离衬底基板10的一侧。
在示例性实施方式中，叠设的第二绑定焊盘层220、第三绑定焊盘层230和第一绑定焊盘层210组成绑定焊盘80，绑定焊盘80被配置为与外部电路板绑定连接。
在示例性实施方式中，第三阳极薄膜的材料可以采用氮化钛(TiN)。氮化钛具有热硬性高、韧性好、化学稳定性好、抗腐蚀和抗氧化性能优良等特点，由氮化钛材料形成的第三绑定焊盘层230覆盖第二绑定焊盘层220，一方面可以起到保护第二绑定焊盘层220的作用，避免图案化工艺中刻蚀液中的Cl
2或Cl离子残留与第二绑定焊盘层220反应导致的腐蚀，另一方面可以作为阻挡层，防止高温环境下第二绑定焊盘层220与第一绑定焊盘层210之间的相互反应和扩散，避免因第二绑定焊盘层220的电阻率升高导致的接 触失效。
在示例性实施方式中，第四阳极薄膜的材料可以采用氧化铟锡(ITO)。氧化铟锡具有还原性较弱、导电率较小和易于表面处理等特点，由氧化铟锡材料形成的第一绑定焊盘层210，一方面可以通过覆盖第三绑定焊盘层230起到进一步保护第二绑定焊盘层220的作用，可以避免因绑定焊盘被腐蚀导致的阻抗增大，提高绑定连接的可靠性，另一方面可以通过形成较粗糙的表面，增加绑定连接的接触面积、降低绑定阻抗、进一步提高绑定连接的可靠性。
在示例性实施方式中，显示区域100的阳极31可以包括叠设的第一阳极层31-1、第二阳极层31-2、第三阳极层31-3和第四阳极层31-4，第一阳极层31-1和第二阳极层31-2的导电率可以大于第三阳极层31-3和第四阳极层31-4的导电率，以有效降低阳极31的整体阻抗，有效降低阳极31的压降。
在示例性实施方式中，绑定区域200的第三绑定焊盘层230与显示区域100的第三阳极层31-3同层设置，且通过同一次图案化工艺同步形成，绑定区域200的第一绑定焊盘层210与显示区域100的第四阳极层31-4同层设置，且通过同一次图案化工艺同步形成。
在示例性实施方式中，在图案化工艺中，可以刻蚀掉显示区域第四阳极层31-4的部分厚度，使第四阳极层31-4的厚度小于第一绑定焊盘层210厚度，一方面可以降低显示区域100中阳极31的阻抗和压降，另一方面可以保证绑定区域200中第一绑定焊盘层210对第三绑定焊盘层230保护。
图16为本公开示例性实施例一种第一绑定焊盘层的结构示意图。如图16所示，绑定区域200的绑定焊盘设置在焊盘凹槽90内，包括叠设的第二绑定焊盘层220、第三绑定焊盘层230和第一绑定焊盘层210，第二绑定焊盘层220设置在第二绑定电极202远离衬底基板的一侧，第三绑定焊盘层230设置在第二绑定焊盘层220远离衬底基板的一侧，第一绑定焊盘层210设置在第三绑定焊盘层230远离衬底基板的一侧。
在示例性实施方式中，采用氮化钛材料的第三绑定焊盘层230设置在第一绑定焊盘层210和第二绑定焊盘层220之间，第三绑定焊盘层230可以起 到保护第二绑定焊盘层220的作用，避免图案化工艺中刻蚀液中的Cl
2或Cl离子残留与第二绑定焊盘层220反应导致的腐蚀。对于第一绑定焊盘层210采用氧化铟锡，第二绑定焊盘层220采用铝，由于氧化铟锡为金属氧化物，其直接与活泼金属铝接触将反应生成铝化合物，严重影响绑定焊盘整体的导电率。本公开第三绑定焊盘层230可以作为阻挡层，防止高温环境下第二绑定焊盘层220与第一绑定焊盘层210之间的相互反应和扩散，避免第二绑定焊盘层220的电阻率升高，避免接触失效。
在示例性实施方式中，第一绑定焊盘层210的电导率可以小于第二绑定焊盘层220的电导率，第一绑定焊盘层210的还原性可以小于第二绑定焊盘层220的还原性。本公开通过设置第一绑定焊盘层210和第二绑定焊盘层220之间电导率和还原性关系，可以使第一绑定焊盘层210起到保护第二绑定焊盘层220的作用，可以避免第一绑定焊盘层210的表面被氧化，可以避免因第一绑定焊盘层210被腐蚀导致的阻抗增大，可以提高绑定连接的可靠性，
在示例性实施方式中，第三绑定焊盘层230的电导率可以小于第一绑定焊盘层210的电导率，第三绑定焊盘层230的还原性可以小于第一绑定焊盘层210的还原性。本公开通过将电导率较小和还原性较弱的第三绑定焊盘层230设置在第一绑定焊盘层210和第二绑定焊盘层220之间，第三绑定焊盘层230可以起到保护第二绑定焊盘层220的作用，避免图案化工艺中刻蚀液中的Cl
2或Cl离子残留与第二绑定焊盘层220反应导致的腐蚀。
在示例性实施方式中，第一绑定焊盘层210的厚度可以大于第二绑定焊盘层220的厚度，第三绑定焊盘层230的厚度可以小于或等于0.2*第一绑定焊盘层210的厚度，第三绑定焊盘层230的厚度可以小于或等于0.2*第二绑定焊盘层220的厚度，即第一绑定焊盘层210和第二绑定焊盘层220的厚度可以大于5倍的第三绑定焊盘层230的厚度。本公开通过设置第一绑定焊盘层210、第二绑定焊盘层220和第三绑定焊盘层230的厚度关系，可以保证第三绑定焊盘层230完全分隔第一绑定焊盘层210和第二绑定焊盘层220，使得第三绑定焊盘层230完全覆盖保护第二绑定焊盘层220，提高保护效果。
在示例性实施方式中，第一绑定焊盘层210远离衬底基板一侧表面的表面粗糙度可以大于第二绑定焊盘层220远离衬底基板一侧表面的表面粗糙度， 第一绑定焊盘层210远离衬底基板一侧表面的表面粗糙度可以大于第三绑定焊盘层230远离衬底基板一侧表面的表面粗糙度。本公开通过设置第一绑定焊盘层210较大的表面粗糙度，有利于增加第一绑定焊盘层210与异方性导电胶膜中的导电金球和溶剂的接触面积，增强粘接强度，降低绑定阻抗，可以提高绑定连接的可靠性。
在示例性实施方式中，第一绑定焊盘层210远离衬底基板一侧的表面形成有至少一个第一凹凸结构310。第一凹凸结构310可以包括至少一个第一凸起和至少一个第一凹槽。本公开通过在第一绑定焊盘层210的表面形成第一凹凸结构310，可以增加第一绑定焊盘层210与电路板中金手指之间的接触面积，增加绑定粘接面积，降低绑定阻抗，可以提高绑定连接的可靠性。
在一种示例性实施方式中，第一凹凸结构可以是在平坦表面上仅设置多个第一凸起，第一凸起高出平坦表面，即第一凸起处的厚度大于平坦表面处的厚度，相邻的第一凸起之间作为第一凹槽。在另一种示例性实施方式中，第一凹凸结构可以是在平坦表面上仅设置多个第一凹槽，第一凹槽低于平坦表面，即第一凹槽处的厚度小于平坦表面处的厚度，相邻的第一凹槽之间作为第一凸起。在又一种示例性实施方式中，第一凹凸结构可以是在平坦表面上既设置多个第一凸起，又设置多个第一凹槽，第一凸起高出平坦表面，第一凹槽低于平坦表面。
在示例性实施方式中，多个第一凸起中远离衬底基板一侧最高的第一顶部与多个第一凹槽中靠近衬底基板一侧最低的第一底部之间具有第一距离L1，第一距离L1可以小于或等于0.5*第一绑定焊盘层210的平均厚度。本公开通过设置第一凹凸结构310中凸起与凹槽之间的最大距离，可以确保第一绑定焊盘层210完全覆盖保护第二绑定焊盘层220，最大限度地提升保护可靠性。
在示例性实施方式中，第一距离L1可以大于第二距离L2。
在示例性实施方式中，多个第一凸起中远离衬底基板一侧最高的第一顶部与复合绝缘层12靠近衬底基板一侧的表面之间具有第一高度h1，复合绝缘层12远离衬底基板一侧的表面与复合绝缘层12靠近衬底基板一侧的表面之间具有第二高度h2，第一高度h1可以小于第二高度h2。本公开通过设置 第一绑定焊盘层210的最高点低于复合绝缘层12的上表面，在图案化工艺的光刻胶旋涂过程中，可以避免光刻胶碰到高出复合绝缘层12的凸部，可以避免因产生回流浪纹导致显示区域出现斜纹水印(mura)。
在示例性实施方式中，焊盘凹槽90可以包括靠近显示区域100一侧的第一侧壁90-1和远离显示区域100一侧的第二侧壁90-2。靠近第一侧壁90-1的第一凸起与第一绑定焊盘层210远离衬底基板一侧的表面具有第一交界线，第一交界线中包括靠近显示区域一侧的交界点Q，交界点Q与第一侧壁90-1之间具有第一长度K1，第一长度K1可以大于或等于0，且第一长度K1可以小于或等于第二高度h2与第一高度h1之差，第二高度h2与第一高度h1之差为第一凸起的顶部距离复合绝缘层12上表面的距离。本公开通过设置焊盘凹槽内第一凹凸结构的位置，在图案化工艺的光刻胶旋涂过程中，可以避免因光刻胶碰到第一凹凸结构的凸部顶点时产生回流浪纹，避免显示区域出现斜纹水印，同时可以增加第一绑定焊盘层210与电路板中金手指之间的接触面积，增加绑定粘接面积，降低绑定阻抗，可以提高绑定连接的可靠性。
在示例性实施方式中，第三绑定焊盘层230远离衬底基板一侧的表面形成有至少一个第三凹凸结构330，第三凹凸结构310可以包括至少一个第三凸起和至少一个第三凹槽。本公开通过在第三绑定焊盘层230的表面形成第三凹凸结构310，一方面可以保证第三绑定焊盘层230完全分隔第一绑定焊盘层210和第二绑定焊盘层220，另一方面可以增加第三绑定焊盘层210与第一绑定焊盘层210之间的接触面积，降低连接阻抗。
在一种示例性实施方式中，第三凹凸结构可以是在平坦表面上仅设置多个第三凸起，第三凸起高出平坦表面，即第三凸起处的厚度大于平坦表面处的厚度，相邻的第三凸起之间作为第三凹槽。在另一种示例性实施方式中，第三凹凸结构可以是在平坦表面上仅设置多个第三凹槽，第三凹槽低于平坦表面，即第三凹槽处的厚度小于平坦表面处的厚度，相邻的第三凹槽之间作为第三凸起。在又一种示例性实施方式中，第三凹凸结构可以是在平坦表面上既设置多个第三凸起，又设置多个第三凹槽，第三凸起高出平坦表面，第三凹槽低于平坦表面。
在示例性实施方式中，多个第三凸起中远离衬底基板一侧最高的第三顶 部与多个第三凹槽中靠近衬底基板一侧最低的第三底部之间具有第三距离L3，第三距离L3可以小于第一距离L1。
在示例性实施方式中，由于第一绑定焊盘层210靠近衬底基板一侧的表面与第三绑定焊盘层230远离衬底基板一侧的表面贴合，而第三绑定焊盘层230远离衬底基板一侧的表面形成有至少一个第三凹凸结构330，因而第一绑定焊盘层210靠近衬底基板一侧的表面为与第三凹凸结构330形状互补的凹凸结构。
(7)形成像素定义层图案。在示例性实施方式中，形成像素定义层图案可以包括：在形成前述结构的衬底基板上涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义层(PDL)32图案，像素定义层32形成在显示区域100，每个子像素的像素定义层32开设有像素开口，像素开口暴露出每个子像素的阳极31，如图17所示。
本次图案化工艺后，绑定区域200的膜层结构没有变化。
(8)形成有机发光层和阴极图案。在示例性实施方式中，形成有机发光层和阴极图案可以包括：在形成前述结构的衬底基板上依次形成有机发光层33和阴极34，有机发光层33形成在显示区域100的每个子像素内，有机发光层33通过像素开口与所在子像素的阳极31连接。面状的阴极34形成在显示区域100，阴极34与每个子像素的有机发光层33连接，如图18所示。
在示例性实施方式中，有机发光层33可以包括叠设的第一发光子层、第二发光子层和第三发光子层，第一发光子层设置为出射第一颜色光，第二发光子层设置为出射第二颜色光，第三发光子层设置为出射第三颜色光，因而有机发光层最终出射混合光。例如，可以设置第一发光材料层是出射红光的红光材料层，第二发光材料层是出射绿光的绿光材料层，第三发光材料层是出射蓝光的蓝光材料层，因而有机发光层最终出射白光。
至此，制备完成显示区域100的发光结构层30。在示例性实施方式中，每个子像素的发光结构层30可以包括设置在驱动结构层上的复合绝缘层12、设置在复合绝缘层12上的发光器件和像素定义层32，发光器件可以包括阳极31、有机发光层33和阴极34。
本次图案化工艺后，绑定区域200的膜层结构没有变化。
(9)依次形成封装结构层、彩膜结构层和盖板结构层。在示例性实施方式中，依次形成封装结构层、彩膜结构层和盖板结构层可以包括：在形成前述结构的衬底基板形成封装结构层40图案，封装结构层40形成在显示区域100。在示例性实施方式中，封装结构层40可以包括多个膜层，如无机材料的第一封装层和有机材料的第二封装层，或者无机材料的第一封装层、有机材料的第二封装层和无机材料的第三封装层，无机材料可以采用化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)或分子层沉积(MLD)设备形成。随后，在形成前述结构的衬底基板形成彩膜结构层50图案，彩膜结构层50形成在显示区域100，彩膜结构层50可以包括与子像素对应的第一颜色单元、第二颜色单元和第三颜色单元，彩膜结构层50中颜色单元可以相互交叠作为黑矩阵，或者在颜色单元之间设置黑矩阵。随后，采用密封工艺形成盖板结构层60，盖板结构层60可以设置在显示区域100，盖板结构层60可以通过密封胶固定，衬底基板10、盖板结构层60和密封胶一起形成封闭的空间，额外提供了阻隔水氧的保障，使硅基OLED显示基板的寿命大幅提升，如图6所示。
至此，制备完成本公开示例性实施例显示基板。在示例性实施方式中，彩膜结构层50和盖板结构层60之间还可以设置有第二封装层和粘结层(OCA)等膜层，本公开在此不做限定。
图19为本公开显示基板绑定区域中绑定焊盘的平面结构示意图。如图19所示，多个绑定焊盘80可以沿着第一方向X间隔设置，每个绑定焊盘80的形状可以为沿着第二方向Y延伸的条形状，第一方向X与第二方向Y交叉，第二方向Y可以是远离显示区域的方向。
图20为图19中A-A向的剖视图，图21为图19中B-B向的剖视图。如图20和图21所示，包括叠设的第二绑定焊盘层220、第三绑定焊盘层230和第一绑定焊盘层210的绑定焊盘80设置在复合绝缘层12上开设的焊盘凹槽90内。第二绑定焊盘层220设置在绑定结构层70远离衬底基板的一侧，且与第二绑定电极搭接，第三绑定焊盘层230设置在第二绑定焊盘层220远离衬底基板的一侧，且与第二绑定焊盘层220搭接，第一绑定焊盘层210设 置在第三绑定焊盘层230远离衬底基板的一侧，且与第三绑定焊盘层230搭接。
在示例性实施方式中，在第二方向Y，第一绑定焊盘层210、第二绑定焊盘层220和第三绑定焊盘层230的延伸长度基本上相同，第一绑定焊盘层210、第二绑定焊盘层220和第三绑定焊盘层230第二方向Y的两端在衬底基板上的正投影可以基本上重叠。
在示例性实施方式中，在第一方向X，第一绑定焊盘层210和第三绑定焊盘层230的宽度相同，第一绑定焊盘层210的宽度大于第二绑定焊盘层220的宽度，宽度为第一方向X的尺寸，第一绑定焊盘层210和第三绑定焊盘层230在衬底基板上的正投影包含第二绑定焊盘层220在衬底基板上的正投影。
在示例性实施方式中，在第一方向X上相邻的两个第一绑定焊盘层210之间的第一间距M1可以大于或等于30μm。至少一个绑定焊盘中，第一绑定焊盘层210的边缘与第二绑定焊盘层220的边缘之间的第二间距M2可以大于或等于0.3μm。
通过本公开显示基板的结构及其制备过程可以看出，本公开通过设置绑定焊盘包括叠设的第二绑定焊盘层、第三绑定焊盘层和第一绑定焊盘层，最大限度地提高了绑定可靠性。本公开通过采用氧化铟锡形成的第一绑定焊盘层，且第一绑定焊盘层的表面形成有第一凹凸结构，一方面可以通过保护第二绑定焊盘层，可以避免因绑定焊盘被腐蚀导致的阻抗增大，提高绑定连接的可靠性，另一方面可以通过形成较粗糙的表面，增加绑定连接的接触面积、降低绑定阻抗、进一步提高绑定连接的可靠性。本公开通过采用氮化钛材料的第三绑定焊盘层设置在第一绑定焊盘层和第二绑定焊盘层之间，第三绑定焊盘层一方面可以起到保护第二绑定焊盘层的作用，避免图案化工艺中刻蚀液中的Cl
2或Cl离子残留与第二绑定焊盘层反应导致的腐蚀，第三绑定焊盘层另一方面可以作为阻挡层，防止高温环境下第二绑定焊盘层与第一绑定焊盘层之间的相互反应和扩散，避免第二绑定焊盘层的电阻率升高，避免接触失效。本公开有效解决了解决现有硅基OLED显示基板因绑定焊盘腐蚀导致绑定可靠性差的问题，最大限度地提高了绑定可靠性，降低了产品失效风险，提高了产品工作可靠性。本公开的制备工艺可以利用成熟的制备设备实现， 对工艺改进较小，兼容性高，工艺流程简便，生产效率高，生产成本低，良品率高，具有良好的应用前景。
本公开示例性实施例显示装置的结构及其制备过程仅仅是一种示例性说明，可以根据实际情况变更相应结构以及增加或减少图案化工艺，本公开在此不做限定。
本公开示例性实施例还提供了一种显示基板的制备方法，用以制备前述的显示基板。在示例性实施方式中，所述制备方法可以包括：
在衬底基板上形成绑定结构层；
在所述绑定结构层上形成绑定焊盘，所述绑定焊盘被配置为绑定连接电路板；所述绑定焊盘至少包括第一绑定焊盘层和第二绑定焊盘层，所述第一绑定焊盘层设置在所述第二绑定焊盘层远离所述衬底基板的一侧，所述第一绑定焊盘层远离所述衬底基板一侧的表面上设置有至少一个第一凹凸结构。
本公开还提供了一种显示装置，包括前述的显示基板。显示装置可以为虚拟现实装置、增强现实装置或近眼显示装置，或者可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪，或任何其它具有显示功能的产品或部件。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (21)
- 一种显示基板，包括显示区域和位于所述显示区域一侧的绑定区域，在垂直于显示基板的平面上，所述绑定区域包括衬底基板、设置在所述衬底基板上的绑定结构层以及设置在所述绑定结构层远离所述衬底基板一侧的绑定焊盘，所述绑定焊盘被配置为绑定连接电路板；所述绑定焊盘至少包括第一绑定焊盘层和第二绑定焊盘层，所述第一绑定焊盘层设置在所述第二绑定焊盘层远离所述衬底基板的一侧，所述第一绑定焊盘层远离所述衬底基板一侧的表面上设置有至少一个第一凹凸结构。
- 根据权利要求1所述的显示基板，其中，所述第一绑定焊盘层的还原性小于所述第二绑定焊盘层的还原性。
- 根据权利要求1所述的显示基板，其中，所述第一绑定焊盘层的电导率小于所述第二绑定焊盘层的电导率。
- 根据权利要求1所述的显示基板，其中，所述第一绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度大于所述第二绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度。
- 根据权利要求1所述的显示基板，其中，所述第一绑定焊盘层的厚度大于所述第二绑定焊盘层的厚度。
- 根据权利要求1所述的显示基板，其中，所述第一凹凸结构包括至少一个第一凸起和至少一个第一凹槽，所述第一凸起远离所述衬底基板一侧的第一顶部与所述第一凹槽靠近所述衬底基板一侧的第一底部之间具有第一距离，所述第一距离小于或等于0.5*第一绑定焊盘层的厚度。
- 根据权利要求1所述的显示基板，其中，所述绑定区域还包括设置在所述绑定结构层远离所述衬底基板一侧的复合绝缘层，所述复合绝缘层上设置有至少一个焊盘凹槽，所述第一绑定焊盘层和第二绑定焊盘层设置在所述焊盘凹槽内。
- 根据权利要求7所述的显示基板，其中，所述第一凹凸结构包括至少一个第一凸起，所述第一凸起远离所述衬底基板一侧的第一顶部与所述复合绝缘层靠近所述衬底基板一侧的表面之间具有第一高度，所述复合绝缘层远 离所述衬底基板一侧的表面与所述复合绝缘层靠近所述衬底基板一侧的表面之间具有第二高度，所述第一高度小于所述第二高度。
- 根据权利要求8所述的显示基板，其中，所述第一凸起与所述第一绑定焊盘层远离所述衬底基板一侧的表面具有第一交界线，所述第一交界线中包括靠近所述显示区域一侧的交界点，所述交界点与所述第一侧壁之间具有第一长度，所述第一长度大于或等于0。
- 根据权利要求9所述的显示基板，其中，所述第一长度小于或等于所述第二高度与所述第一高度之差。
- 根据权利要求1至10任一项所述的显示基板，其中，所述绑定焊盘还包括设置在所述第一绑定焊盘层与所述第二绑定焊盘层之间的第三绑定焊盘层，所述第三绑定焊盘层的电导率小于所述第一绑定焊盘层的电导率，所述第三绑定焊盘层的还原性小于所述第一绑定焊盘层的还原性。
- 根据权利要求11所述的显示基板，其中，所述第三绑定焊盘层的厚度小于或等于0.2*第一绑定焊盘层的厚度，所述第三绑定焊盘层的厚度小于或等于0.2*第二绑定焊盘层的厚度。
- 根据权利要求11所述的显示基板，其中，所述第三绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度小于所述第一绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度。
- 根据权利要求11所述的显示基板，其中，所述第三绑定焊盘层远离所述衬底基板一侧表面的表面粗糙度小于所述第二绑定焊盘层靠近所述衬底基板一侧表面的表面粗糙度。
- 根据权利要求11所述的显示基板，其中，所述第三绑定焊盘层远离所述衬底基板一侧的表面上设置有至少一个第三凹凸结构。
- 根据权利要求15所述的显示基板，其中，所述第一凹凸结构包括至少一个第一凸起和至少一个第一凹槽，所述第一凸起远离所述衬底基板一侧的第一顶部与所述第一凹槽靠近所述衬底基板一侧的第一底部之间具有第一距离；所述第三凹凸结构包括至少一个第三凸起和至少一个第三凹槽，所述第三凸起远离所述衬底基板一侧的第三顶部与所述第三凹槽靠近所述衬底基 板一侧的第三底部之间具有第三距离；所述第三距离小于所述第一距离。
- 根据权利要求16所述的显示基板，其中，所述第二绑定焊盘层靠近所述衬底基板一侧的表面设置有至少一个第二凹凸结构，所述第二凹凸结构包括至少一个第二凸起和至少一个第二凹槽，所述第二凸起靠近所述衬底基板一侧的第二顶部与所述第二凹槽远离所述衬底基板一侧的第二底部之间具有第二距离；所述第二距离小于所述第一距离。
- 根据权利要求1至10任一项所述的显示基板，其中，所述显示区域包括衬底基板、设置在所述衬底基板上的驱动结构层和设置在所述驱动结构层远离所述衬底基板一侧的发光结构层；所述发光结构层至少包括阳极，所述阳极包括第一阳极层、设置在所述第一阳极层远离所述衬底基板一侧的第二阳极层、设置在所述第二阳极层远离所述衬底基板一侧的第三阳极层以及设置在所述第三阳极层远离所述衬底基板一侧的第四阳极层，所述绑定焊盘中的第一绑定焊盘层与所述第四阳极层同层设置，所述绑定焊盘中的第三绑定焊盘层与所述第三阳极层同层设置。
- 根据权利要求18所述的显示基板，其中，所述第四阳极层的厚度小于所述第一绑定焊盘层的厚度。
- 一种显示装置，包括权利要求1到19任一项所述的显示基板。
- 一种显示基板的制备方法，所述显示基板包括显示区域和位于所述显示区域一侧的绑定区域；所述制备方法包括：在衬底基板上形成绑定结构层；在所述绑定结构层上形成绑定焊盘，所述绑定焊盘被配置为绑定连接电路板；所述绑定焊盘至少包括第一绑定焊盘层和第二绑定焊盘层，所述第一绑定焊盘层设置在所述第二绑定焊盘层远离所述衬底基板的一侧，所述第一绑定焊盘层远离所述衬底基板一侧的表面上设置有至少一个第一凹凸结构。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/113645 WO2024036610A1 (zh) | 2022-08-19 | 2022-08-19 | 显示基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117916869A true CN117916869A (zh) | 2024-04-19 |
Family
ID=89940354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280002745.4A Pending CN117916869A (zh) | 2022-08-19 | 2022-08-19 | 显示基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117916869A (zh) |
| WO (1) | WO2024036610A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102256591B1 (ko) * | 2014-10-31 | 2021-05-27 | 서울바이오시스 주식회사 | 고효율 발광 장치 |
| CN109686712B (zh) * | 2018-12-26 | 2020-10-16 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| CN111341744B (zh) * | 2020-02-26 | 2022-07-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| WO2021189483A1 (zh) * | 2020-03-27 | 2021-09-30 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| US20230207542A1 (en) * | 2020-11-25 | 2023-06-29 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Light-emitting substrate and preparation method thereof, and array substrate |
| CN112768498B (zh) * | 2021-01-08 | 2022-08-30 | 重庆京东方显示技术有限公司 | 一种显示基板及显示装置 |
-
2022
- 2022-08-19 CN CN202280002745.4A patent/CN117916869A/zh active Pending
- 2022-08-19 WO PCT/CN2022/113645 patent/WO2024036610A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024036610A1 (zh) | 2024-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2022042046A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US11424312B2 (en) | Display device | |
| CN113964109A (zh) | 显示基板及其制备方法、显示装置 | |
| WO2021189483A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN111524952A (zh) | 显示基板及其制备方法、显示装置 | |
| US20230157099A1 (en) | Display substrate, preparation method thereof, and display device | |
| US11968879B2 (en) | Display substrate, manufacturing method thereof, and display apparatus | |
| WO2021189480A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN215988833U (zh) | 显示基板和显示装置 | |
| CN117916869A (zh) | 显示基板及其制备方法、显示装置 | |
| CN114156289A (zh) | 显示基板及其制备方法、显示装置 | |
| CN113851490A (zh) | 显示基板及其制备方法、显示装置 | |
| CN112310318A (zh) | 显示基板及其制备方法、显示装置 | |
| JP2023524324A (ja) | 表示基板及びその製造方法、配線負荷の補償方法 | |
| WO2022252230A1 (zh) | 显示基板和显示装置 | |
| EP4131446A1 (en) | Display substrate, preparation method therefor, and display device | |
| US20230380235A1 (en) | Display device | |
| CN116264846A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117796178A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117480609A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116704882A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117063629A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116156957A (zh) | 显示基板及其制备方法、显示装置 | |
| CN118020401A (zh) | 显示基板、显示装置 | |
| CN117280472A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |