CN116156957A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN116156957A CN116156957A CN202310215173.4A CN202310215173A CN116156957A CN 116156957 A CN116156957 A CN 116156957A CN 202310215173 A CN202310215173 A CN 202310215173A CN 116156957 A CN116156957 A CN 116156957A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- electrode
- inorganic
- inorganic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板及其制备方法、显示装置,其中,显示基板包括:衬底基板以及设置在衬底基板上的像素定义层和第一电极,像素定义层包括:开口,第一电极的侧壁呈台阶状,开口暴露出第一电极;像素定义层至少覆盖第一电极的部分侧壁,第一电极远离衬底基板的表面在衬底基板上正投影位于开口在衬底基板上的正投影之内。
Description
技术领域
本公开涉及但不限于显示技术领域,特别涉及一种显示基板及其制备方法、显示装置。
背景技术
微型有机发光二极管(Micro Organic Light-Emitting Diode,简称Micro-OLED)是近年来发展起来的微型显示器,硅基OLED是一种微型显示器。硅基OLED不仅可以实现像素的有源寻址,并且可以实现在硅基衬底上制备包括时序控制(TCON)电路、过电流保护(OCP)电路等多种功能电路,有利于减小系统体积,实现轻量化。硅基OLED采用成熟的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,简称CMOS)集成电路工艺制备,具有体积小、高分辨率(Pixels Per Inch,简称PPI)、高刷新率等优点,广泛应用在虚拟现实(Virtual Reality,简称VR)或增强现实(Augmented Reality,简称AR)近眼显示领域中。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
第一方面,本公开提供了一种显示基板,包括:衬底基板以及设置在所述衬底基板上的像素定义层和第一电极,所述像素定义层包括:开口,所述第一电极的侧壁呈台阶状,所述开口暴露出所述第一电极;
所述像素定义层至少覆盖所述第一电极的部分侧壁,所述第一电极远离所述衬底基板的表面在所述衬底基板上正投影位于所述开口在所述衬底基板上的正投影之内。
在示例性实施方式中,第一结构和第二结构,所述第一结构位于所述第二结构远离所述衬底基板的一侧;
所述第二结构远离所述衬底基板的表面在所述衬底基板上的正投影覆盖所述第一结构在所述衬底基板上的正投影,且所述第二结构的厚度大于所述第一结构的厚度;
所述第二结构的侧壁呈台阶状。
在示例性实施方式中,所述第二结构包括:依次叠设在所述衬底基板上的第一子层、第二子层和第三子层;所述第二子层的厚度大于所述第一子层的厚度,且大于所述第三子层的厚度;
所述第一子层远离所述衬底基板的表面在所述衬底基板上的正投影覆盖所述第二子层在所述衬底基板上的正投影,所述第二子层靠近所述衬底基板的表面在所述衬底基板上的正投影覆盖所述第二子层远离所述衬底基板的表面在所述衬底基板上的正投影,所述第二子层远离所述衬底基板的表面覆盖所述第三子层在衬底基板上的正投影;
所述第二子层的侧壁呈台阶状;
所述第二子层的侧壁包括:第一斜面、台阶面和第二斜面;
所述台阶面与所述衬底基板平行,所述第一斜面位于所述台阶面远离所述衬底基板的一侧,所述第二斜面位于所述台阶面靠近所述衬底基板的一侧,所述台阶面连接所述第一斜面和所述第二斜面。
在示例性实施方式中,所述像素定义层包括:叠设在所述衬底基板上的第一无机层和第二无机层,所述第一无机层位于所述第二无机层靠近所述衬底基板的一侧,且所述第二无机层在所述衬底基板上的正投影覆盖所述第一无机层在所述衬底基板上的正投影;
所述第一无机层包括:第一过孔,所述第二无机层包括:第二过孔,所述开口包括:所述第一过孔和所述第二过孔;其中,所述第一过孔在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
在示例性实施方式中,所述第一无机层在所述衬底基板上的正投影与所述第二子层的所述台阶面在所述衬底基板上的正投影至少部分交叠,且与所述第二子层的所述第一斜面在所述衬底基板上的正投影不交叠。
在示例性实施方式中,所述第一过孔和所述第二过孔的中心线重合,且垂直于所述衬底基板;
所述第一无机层靠近第一过孔的中心线的侧壁与第一过孔的中心线之间的距离大于或者等于所述第二无机层靠近第一过孔的中心线的侧壁与第一过孔的中心线之间的距离。
在示例性实施方式中,所述第一无机层靠近所述第一电极的侧壁与所述第一电极的中心线之间的距离大于所述第二无机层靠近所述第一电极的侧壁与所述第一电极的中心线之间的距离时,所述第二无机层在所述衬底基板上的正投影还与所述第二子层的第一斜面在所述衬底基板上的正投影部分交叠,且与所述第一子层在所述衬底基板上的正投影不交叠。
在示例性实施方式中,所述像素定义层还包括:第三无机层和第四无机层,所述第三无机层位于所述第一无机层靠近所述衬底基板的一侧,所述第四无机层位于所述第三无机层靠近所述衬底基板的一侧;
所述第三无机层在所述衬底基板上的正投影与所述第一结构在所述衬底基板上的正投影部分交叠;所述第四无机层在所述衬底基板上的正投影与所述第二结构的第一子层在衬底基板上的正投影至少部分交叠,所述第三无机层和所述第四无机层在所述衬底基板上的正投影与所述第一电极远离所述衬底基板的表面在所述衬底基板的正投影不交叠;
所述第三无机层开设有第三过孔,所述第四无机层开设有第四过孔;所述开口包括:所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔;
所述第二过孔在所述衬底基板上的正投影覆盖所述第三过孔在所述衬底基板上的正投影,且覆盖所述第四过孔在所述衬底基板上的正投影。
在示例性实施方式中,所述像素定义层还包括:第一凹槽,所述第一凹槽的侧壁呈底切结构;
所述第一凹槽在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影不交叠。
在示例性实施方式中,所述第三无机层包括:弯折部和平坦部;所述弯折部覆盖在所述第一电极的侧壁,且呈台阶状,所述平坦部平行于所述衬底基板;
所述第一无机层还包括:第五过孔,所述第二无机层还包括:第六过孔,所述第五过孔暴露出所述第三无机层,所述第一凹槽包括所述第五过孔和所述第六过孔,所述第五过孔的中心线和所述第六过孔的中心线重合,且垂直于所述衬底基板;
所述平坦部远离所述第五过孔的中心线的侧壁与所述第五过孔的中心线之间的距离大于所述第五过孔的侧壁与所述第五过孔的中心线之间的距离;
位于所述平坦部上的所述第一无机层远离所述衬底基板的表面平坦,位于所述平坦部上的所述第二无机层远离所述衬底基板的表面平坦。
在示例性实施方式中,还包括:设置在所述第一凹槽内的填充结构,所述填充结构的侧壁包括多个第二凹槽;
所述填充结构远离所述衬底基板的表面与所述衬底基板之间的距离小于所述第二无机层靠近所述衬底基板的表面与所述衬底基板之间的最小距离。
在示例性实施方式中,所述填充结构包括:叠设的多个第一填充层和多个第二填充层,所述多个第一填充层中的其中一个与所述第三无机层接触,且所述多个第一填充层和所述多个第二填充层交叠设置;
所述第一填充层的侧壁与所述第五过孔的中心线之间的距离小于所述第二填充层的侧壁与所述第五过孔的中心线之间的距离。
在示例性实施方式中,所述第一无机层的厚度大于所述第二无机层、所述第三无机层和所述第四无机层中任一膜层的厚度;所述第二无机层和所述第三无机层的厚度大于所述第四无机层的厚度;
所述第一无机层包括:氮化硅,所述第二无机层和所述第四无机层包括:氧化硅,所述第三无机层包括:氧化铝;
所述第一填充层的厚度大于或者等于所述第二填充层的厚度;
所述第一填充层包括氮化硅,所述第二填充层包括氧化硅。
第二方面,本公开还提供了一种显示装置,包括:上述显示基板。
第三方面,本公开还提供了一种显示基板的制备方法,被配置为制备上述显示基板,所述方法包括:
在衬底基板上形成第一电极,所述第一电极的侧壁呈台阶状;
在所述第一电极上形成像素定义层,所述像素定义层包括:开口,所述开口暴露出第一电极;
所述像素定义层至少覆盖所述第一电极的部分侧壁,所述第一电极远离所述衬底基板的表面在所述衬底基板上正投影位于所述开口在所述衬底基板上的正投影之内;
所述在衬底基板上形成第一电极包括:
在所述衬底基板上依次沉积第一子薄膜、第二子薄膜、第三子薄膜和第一结构薄膜,通过图案化工艺对所述第一子薄膜、是第二子薄膜、所述第三子薄膜和所述第一结构薄膜图案化,形成侧壁为坡状的第一原始电极;
通过图案化工艺对所述第一原始电极进行图案化,形成所述第一电极;
所述在所述第一电极上形成像素定义层包括:
在所述第一电极上依次沉积第四无机薄膜和第三无机薄膜,通过图案化工艺对所述第四无机薄膜和所述第三无机薄膜图案化,形成所述像素定义层的第四无机层和第三无机层;在所述第三无机层上依次沉积第一无机薄膜和第二无机薄膜,通过图案化工艺对所述第一无机薄膜和所述第二无机薄膜图案化,形成所述像素定义层的第一无机层和第二无机层;
或者,在所述第一电极上依次沉积第四无机薄膜和第三无机薄膜,通过图案化工艺对所述第四无机薄膜和所述第三无机薄膜图案化,形成所述像素定义层的第四无机层和第三无机层;在所述第三无机层上依次沉积多个第一填充薄膜和多个第二填充薄膜,通过图案化工艺对所述多个第一填充薄膜和所述多个第二填充薄膜图案化,形成包括多个第一填充层和多个第二填充层的填充结构;在所述第三无机层上涂覆保护薄膜,通过图案化工艺对所述保护薄膜进行处理,形成包围所述填充结构的保护层,所述保护薄膜包括光刻胶;在所述第三无机层上涂覆第一无机薄膜和第二无机薄膜,通过图案化工艺对所述第一无机薄膜和所述第二无机薄膜图案化,形成所述像素定义层的第一无机层和第二无机层,并去除所述保护层。
在阅读并理解了附图和详细描述后,可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解,并且构成说明书的一部分,与本公开的实施例一起用于解释本公开的技术方案,并不构成对本公开技术方案的限制。
图1为本公开实施例提供的显示基板的结构示意图一;
图2为本公开实施例提供的显示基板的结构示意图二;
图3为一种示例性实施方式提供的电路原理的示意图;
图4为电压控制电路和像素驱动电路的电路实现的示意图;
图5为有机发光层的结构示意图;
图6为一种示例性实施方式提供的显示基板的结构示意图一;
图7为一种示例性实施方式提供的显示基板的结构示意图二;
图8为形成衬底基板后的示意图;
图9为形成第一原始电极后的示意图;
图10为形成第一电极后的示意图;
图11为形成第三无机层后的示意图;
图12为图1提供的显示基板形成第二无机层后的示意图;
图13为形成填充结构后的示意图;
图14为形成保护层后的示意图;
图15为图6提供的显示基板形成第二无机层后的示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,下文中将结合附图对本公开的实施例进行详细说明。注意,实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实,就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此,本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明,本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构,其他结构可参考通常设计。
在附图中,有时为了明确起见,夸大表示了各构成要素的大小、层的厚度或区域。因此,本公开的一个方式并不一定限定于该尺寸,附图中各部件的形状和大小不反映真实比例。此外,附图示意性地示出了理想的例子,本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置,而不是为了在数量方面上进行限定的。
在本说明书中,为了方便起见,使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系,仅是为了便于描述本说明书和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于在说明书中说明的词句,根据情况可以适当地更换。
在本说明书中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解。例如,可以是固定连接,或可拆卸连接,或一体地连接;可以是机械连接,或电连接;可以是直接相连,或通过中间件间接相连,或两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中,晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域,并且电流能够流过漏电极、沟道区域以及源电极。注意,在本说明书中,沟道区域是指电流主要流过的区域。
在本说明书中,第一极可以为漏电极、第二极可以为源电极,或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下,“源电极”及“漏电极”的功能有时互相调换。因此,在本说明书中,“源电极”和“漏电极”可以互相调换。
在本说明书中,“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受,就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线,而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态,因此,也包括该角度为-5°以上且5°以下的状态。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态,因此,也包括85°以上且95°以下的角度的状态。
在本说明书中,“膜”和“层”可以相互调换。例如,有时可以将“导电层”换成为“导电膜”。与此同样,有时可以将“绝缘膜”换成为“绝缘层”。
在本说明书中,所采用的“同层设置”是指两种(或两种以上)结构通过同一次图案化工艺得以图案化而形成的结构,它们的材料可以相同或不同。例如,形成同层设置的多种结构的前驱体的材料是相同的,最终形成的材料可以相同或不同。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的,可以是近似三角形、矩形、梯形、五边形或六边形等,可以存在公差导致的一些小变形,可以存在导角、弧边以及变形等。
本公开中的“约”,是指不严格限定界限,允许工艺和测量误差范围内的数值。
一种硅基OLED包括集成有驱动电路的硅基背板以及形成在硅基背板上的像素定义层和OLED发光元件阵列。其中,OLED发光元件阵列包括:阳极、有机发光层和阴极。由于阳极的厚度较大,使得位于阳极上的像素定义层的段差较大,在后续形成阴极时,阴极会被刺穿,降低了显示产品的可靠性。
图1为本公开实施例提供的显示基板的结构示意图一,图2为本公开实施例提供的显示基板的结构示意图二。如图1和图2所示,本公开实施例提供的显示基板,包括:衬底基板10以及设置在衬底基板10上的像素定义层20和第一电极30。像素定义层20包括:开口D1,第一电极30的侧壁呈台阶状,开口D1暴露出第一电极30。
如图1和图2所示,像素定义层20至少覆盖第一电极30的部分侧壁,开口D1在衬底基板10上的正投影覆盖第一电极30远离衬底基板10的表面在衬底基板10上的正投影,示例性的,第一电极30远离衬底基板10的表面在衬底基板10上的正投影位于开口D1在衬底基板10上的正投影之内,例如,第一电极30远离衬底基板10一侧的表面的边沿与第一电极30的中心线C1之间的距离L1小于或者等于开口D1的侧壁与第一电极30的中心线C1之间的最小距离L2,第一电极的中心线L1可以垂直于衬底基板10。
在示例性实施方式中,衬底基板10可以为驱动背板。
在示例性实施方式中,显示基板还可以包括:依次叠设在像素定义层上的有机发光层和第二电极。有机发光层位于第一电极和第二电极之间,在第一电极和第二电极的共同作用下发出光线。
本公开中第一电极30的远离衬底基板的表面的边沿与第一电极30的中心线C1之间的距离L1小于或者等于开口D1的侧壁与第一电极30的中心线C1之间的最小距离L2,也就是说,像素定义层20与第一电极30远离衬底基板10的表面在衬底基板上的正投影不重叠,像素定义层20仅覆盖第一电极的侧壁,而并不覆盖第一电极30远离衬底基板10的表面。图1和图2是以像素定义层完全覆盖第一电极30的侧壁为例进行说明的,图1和图2中的第一电极30的远离衬底基板的表面的边沿与第一电极30的中心线C1之间的距离L1等于开口D1的侧壁与第一电极30的中心线C1之间的最小距离L2。
本公开通过设置第一电极的侧壁呈台阶状以及第一电极远离衬底基板的表面在衬底基板上正投影位于开口在衬底基板上的正投影之内可以减少像素定义层的段差,避免后续第二电极刺穿。
在示例性实施方式中,如图1和图2所示,衬底基板10可以包括:基底11、设置在基底11中的晶体管12以及依次设置在基底11上的第一导电柱13、连接电极14和第二导电柱15。第一导电柱13分别与晶体管12和连接电极14电连接,第二导电柱15分别与连接电极14和第一电极30电连接。
在示例性实施方式中,如图1和图2所示,衬底基板10还可以包括:位于基底11和连接电极14之间的第一绝缘层16和位于连接电极14和第一电极30之间的第二绝缘层17。
在示例性实施方式中,如图1和图2所示,第一绝缘层16开设有暴露出晶体管12的过孔,第一导电柱13位于第一绝缘层的过孔内。
在示例性实施方式中,如图1和图2所示,第二绝缘层17开设有暴露出连接电极14的过孔,第二导电柱15位于第二绝缘层的过孔内。
在示例性实施方式中,晶体管12的有源层设置于基底11的内部。
在示例性实施方式中,晶体管12可以为金属氧化物半导体场效应管(Metal OxideSemiconductor,简称MOS)。
在示例性实施方式中,晶体管可以包括:有源层、栅电极、源电极、漏电极以及栅连接电极。其中,源电极和漏电极分别与有源层连接,栅连接电极与栅电极连接。晶体管可以为底栅结构,或者可以为顶栅结构。
在示例性实施方式中,有源层的制作材料可以包括:金属氧化物。
在示例性实施方式中,第一绝缘层16和第二绝缘层17的制作材料包括有机材料或无机材料的至少一种,例如,可以为硅氧化物(SiOx)、硅氮化物(SiNx)或氮氧化硅(SiON)。第一绝缘层16和第二绝缘层17的结构可以是单层结构,或者可以是多层复合结构。
在示例性实施方式中,第一导电柱13和第二导电柱15的制作材料可以为钨。
在示例性实施方式中,连接电极14的制作材料包括金属,例如,可以为银或者铝。连接电极14的结构可以是单层结构,或者可以是多层复合结构。
在示例性实施方式中,显示基板可以包括像素驱动电路,像素驱动电路包括位于基底11上的多个晶体管12,晶体管可以包括:开关晶体管、驱动晶体管、复位晶体管和补偿晶体管中的至少一种。
图3为一种示例性实施方式提供的电路原理的示意图。如图3所示,显示区域中的多个子像素规则排布,以形成多个显示行和多个显示列。每个子像素包括像素驱动电路101以及与像素驱动电路101连接的发光器件102。像素驱动电路101至少包括驱动晶体管。控制电路至少包括多个电压控制电路110,每个电压控制电路110与多个像素驱动电路101连接。例如,一个电压控制电路110与一个显示行中的像素驱动电路101连接,该显示行像素驱动电路101中驱动晶体管的第一极共同连接该电压控制电路110,每个驱动晶体管的第二极与本子像素的发光器件102的阳极连接,发光器件102的阴极连接第二电源信号VSS的输入端。电压控制电路110分别与第一电源信号VDD的输入端、初始化信号Vinit的输入端、复位控制信号RE的输入端和发光控制信号EM的输入端连接。电压控制电路110被配置为响应于复位控制信号RE,将初始化信号Vinit输出至驱动晶体管的第一极,控制对应的发光器件102复位。电压控制电路110还被配置为响应于发光控制信号EM,将第一电源信号VDD输出至驱动晶体管的第一极,以驱动发光器件102发光。通过一个显示行中的像素驱动电路101共同连接电压控制电路110,可以简化像素驱动电路101的结构,降低像素驱动电路101的占用面积,从而使显示基板设置更多的像素驱动电路101和发光器件102,实现高PPI显示。电压控制电路110在复位控制信号RE的控制下将初始化信号Vinit输出至驱动晶体管的第一极,控制对应的发光器件102复位,可以避免上一帧发光时加载于发光器件102上的电压对下一帧发光的影响,可以改善残影现象。
在示例性实施方式中,一个电压控制电路110可以连接同一显示行中两个相邻的子像素中的像素驱动电路101,或者可以连接同一显示行中三个或更多的子像素中的像素驱动电路101。
图4为电压控制电路和像素驱动电路的电路实现的示意图。如图4所示,发光器件可以包括OLED。OLED的阳极与驱动晶体管M0的第二极D连接,OLED的阴极与第二电源信号VSS的输入端连接。
在示例性实施方式中,第二电源信号VSS的电压可以为负电压或接地电压VGND(一般为0V)。初始化信号Vinit的电压可以为接地电压VGND。
在示例性实施方式中,OLED可以是Micro-OLED或Mini-OLED,以有利于实现高PPI显示。
在示例性实施方式中,电压控制电路110与一显示行中的两个像素驱动电路101连接。像素驱动电路101包括驱动晶体管M0、第三晶体管M3、第四晶体管M4和存储电容Cst,电压控制电路110包括第一晶体管M1和第二晶体管M2。驱动晶体管M0、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4均是制备在基底中的晶体管。
如图4所示,第一晶体管M1的控制极与复位控制信号RE的输入端连接,被配置为接收复位控制信号RE,第一晶体管M1的第一极与初始化信号Vinit的输入端连接,被配置为接收初始化信号Vinit,第一晶体管M1的第二极分别与对应的驱动晶体管M0的第一极S和第二晶体管M2的第二极连接。第二晶体管M2的控制极与发光控制信号EM的输入端连接,被配置为接收发光控制信号EM,第二晶体管M2的第一极与第一电源信号VDD的输入端连接,被配置为接收第一电源信号VDD,第二晶体管M2的第二极分别与对应的驱动晶体管M0的第一极S和第一晶体管M1的第二极连接。在示例性实施方式中,第一晶体管M1与第二晶体管M2的类型可以不同,例如,第一晶体管M1为N型晶体管,第二晶体管M2为P型晶体管,或者,第一晶体管M1为P型晶体管,第二晶体管M2为N型晶体管。在一些可能的实现方式中,第一晶体管M1与第二晶体管M2的类型可以相同,可以根据实际应用环境来设计确定。
如图4所示,像素驱动电路101包括驱动晶体管M0、第三晶体管M3、第四晶体管M4和存储电容Cst。驱动晶体管M0的控制极G,驱动晶体管M0的第一极S与第一晶体管M1的第二极和第二晶体管M2的第二极连接,驱动晶体管M0的第二极D与OLED的阳极连接。第三晶体管M3的控制极与第一控制极扫描信号S1的输入端连接,被配置为接收第一控制极扫描信号S1,第三晶体管M3的第一极与数据信号DA的输入端连接,被配置为接收数据信号DA,第三晶体管M3的第二极与驱动晶体管M0的控制极G连接。第四晶体管M4的控制极与第二控制极扫描信号S2的输入端连接,被配置为接收第二控制极扫描信号S2,第四晶体管M4的第一极与数据信号DA的输入端连接,被配置为接收数据信号DA,第四晶体管M4的第二极与驱动晶体管M0的控制极G连接。存储电容Cst的第一端与驱动晶体管M0的控制极G连接,存储电容Cst的第二端与接地端GND连接。在示例性实施方式中,驱动晶体管M0可以为N型晶体管,第三晶体管M3与第四晶体管M4的类型可以不同,例如,第三晶体管M3为N型晶体管,第四晶体管M4为P型晶体管。当数据信号DA的电压为高灰阶对应的电压时,通过P型的第四晶体管M4导通以将数据信号DA传输给驱动晶体管M0的控制极G,可以避免数据信号DA的电压受例如N型的第三晶体管M3的阈值电压的影响。当数据信号DA的电压为低灰阶对应的电压时,通过N型的第三晶体管M3导通以将数据信号DA传输给驱动晶体管M0的控制极G,可以避免数据信号DA的电压受P型的第四晶体管M4的阈值电压的影响。这样,可以提高输入到驱动晶体管M0的控制极G上的电压范围。
在示例性实施方式中,第三晶体管M3为P型晶体管,第四晶体管M4为N型晶体管。
在示例性实施方式中,像素驱动电路可以是3T1C、5T1C或7T1C电路结构,或可以是具有内部补偿或外部补偿功能的电路结构。
图5为有机发光层的结构示意图。如图5所示,一种示例性实施例提供的有机发光层包括在第一电极与第二电极之间依次叠设的第一发光子层331、第一电荷产生层332、第二发光子层333、第二电荷产生层334和第三发光子层335。
如图5所示,第一发光子层331用于出射第一颜色光,包括依次叠设的第一空穴传输层(HTL)3311、第一发光材料层(EML)3312和第一电子传输层(ETL)3313。第二发光子层333用于出射第二颜色光,包括依次叠设的第二空穴传输层3331、第二发光材料层3332和第二电子传输层3333。第三发光子层335用于出射第三颜色光,包括依次叠设的第三空穴传输层3351、第三发光材料层3352和第三电子传输层3353。第一电荷产生层332设置在第一发光子层331与第二发光子层333之间,用于将两个发光子层串联起来,实现载流子的传递。第二电荷产生层334设置在第二发光子层333与第三发光子层335之间,用于将两个发光子层串联起来,实现载流子的传递。由于有机发光层包括出射第一颜色光的第一发光材料层、出射第二颜色光的第二发光材料层和出射第三颜色光的第三发光材料层,因而有机发光层最终出射的光为混合光。例如,可以设置第一发光材料层是出射红光的红光材料层,第二发光材料层是出射绿光的绿光材料层,第三发光材料层是出射蓝光的蓝光材料层,因而有机发光层最终出射白光。
在实际实施时,可以根据实际需要设计有机发光层的结构。每个发光子层中,为了提高电子和空穴注入发光材料层的效率,还可以设置空穴注入层和电子注入层。为了简化有机发光层的结构,可以取消第一电子传输层3313、第一电荷产生层332和第二空穴传输层3331,即第二发光材料层3332可以直接设置在第一发光材料层3312上。
在示例性实施方式中,有机发光层可以采用出射第一颜色光的有机发光层和出射第一颜色光的互补光的有机发光层,该两个有机发光层相对于衬底基板依次堆叠,从而整体上发白光。
在示例性实施方式中,第一电极30在衬底基板10上的正投影覆盖有机发光层在衬底基板10上的正投影,即第一电极30的横截面积大于或者等于有机发光层的横截面积,这样可以提高显示基板的显示亮度。
在示例性实施方式中,第二电极可以为面状电极。
在示例性实施方式中,第二电极为透射电极,用于透射有机发光层发射的光线。
在示例性实施方式中,第二电极的制作材料可以为氧化铟锡或者氧化锌锡,或者可以为其他透明导电材料。
在示例性实施方式中,显示基板还可以包括:位于第二电极远离基底一侧的封装层和彩膜层。
在示例性实施方式中,封装层可以为叠层结构,可以包括:第一无机封装层、第二无机封装层和有机封装层。
在示例性实施方式中,第一无机封装层的制作材料可以包括:氮化硅。第一无机封装层可以避免在制作第二无机封装层时对发光结构层造成损伤。由于第一无机封装层具有无机特性,因而不仅具有良好的封装特性,而且具有良好的与第二电极的粘附性,保证了封装层的封装效果。
在示例性实施方式中,第二无机封装层的制作材料可以包括:氧化硅。第二无机封装层可以阻隔水氧进入到发光结构层中,可以延长发光结构层的使用寿命。
在示例性实施方式中,第三有机封装层的制作材料可以包括:聚对二甲苯。由于第三有机封装层具有有机特性,不仅具有较佳的有机封装特性,而且具有较好的粒子包覆能力,可以很好的包覆膜层上的粒子,防止刺穿膜层。此外,具有有机特性的材料可以很好的释放无机层之间的应力,防止膜层由于应力较大产生微裂纹或剥落等缺陷。第三有机封装层43还具有较好的平坦特性,可以为后续的彩膜层制作提供较平坦的衬底基板,防止彩膜层制程对第二无机封装层产生损伤。
在示例性实施方式中,第一无机封装层和第二无机封装层采用沉积工艺形成;第一无机封装层的沉积密度小于第二无机封装层的沉积密度。
在示例性实施方式中,彩膜层采用白光结合彩膜的方式实现全彩显示,采用白光结合彩膜方式可以实现大于2000的高分辨率,可以适应VR/AR需求。
在示例性实施方式中,显示基板还包括:显示基板还包括:平坦层、贴合层和盖板。平坦层位于彩膜层远离衬底基板的一侧;贴合层位于平坦层远离衬底基板的一侧,盖板位于贴合层远离衬底基板的一侧。
在示例性实施方式中,平坦层的制作材料可以包括:聚对二甲苯;贴合层的制作材料可以包括:二氧化硅,采用无机材料制作的贴合层可以更好地与盖板贴合。盖板可以为玻璃盖板。
在示例性实施方式中,显示基板还包括:封框胶。盖板通过封框胶与衬底基板固定。其中,封框胶设置于衬底基板与盖板之间,可以为阻隔水氧入侵提供保障,使硅基OLED显示基板寿命大幅提升。在另一示例性实施方式中,封框胶可以设置于盖板的侧面,盖板的四周侧面与衬底基板之间通过封框胶密封,封框胶远离衬底基板一侧的端面位于盖板邻近衬底基板一侧的表面与盖板远离衬底基板一侧的表面之间,由此既可以确保密封效果,又可以防止封框胶高出盖板导致显示基板的厚度增加。
在示例性实施方式中,如图1和2所示,第一电极30可以包括:第一结构31和第二结构32,其中,第一结构31位于第二结构32远离衬底基板10的一侧。第一结构31的设置可以提升第一电极的导电性,第二结构32包括金属材料,第二结构32的设置可以反射光线,增大了光线利用率,提升了显示基板的发光性能。
在示例性实施方式中,如图1和2所示,第二结构32远离衬底基板10的表面在衬底基板10上的正投影覆盖第一结构31在衬底基板10上的正投影,即第二结构32的横截面积大于第一结构31的横截面积。
在示例性实施方式中,如图1和2所示,在垂直于衬底基板10的方向上,第二结构32的厚度可以大于第一结构31的厚度。
在示例性实施方式中,如图1和2所示,第二结构32的侧壁呈台阶状,第一结构31的侧壁呈坡状。
在示例性实施方式中,如图1和2所示,第一结构31的侧壁与衬底基板10之间的夹角为锐角,示例性地,可以大于或者等于50度,且小于90度。
在示例性实施方式中,第一结构31可以包括氧化铟锡、或者氧化锌锡等透明导电材料。
在示例性实施方式中,如图1和2所示,第一结构31的纵截面的形状可以为矩形或梯形。图1和图2是以第一结构31的纵截面的形状为梯形为例进行说明的。
在示例性实施方式中,如图1和2所示,第二结构32可以包括多个子层结构,例如包括三个子层结构:依次叠设在衬底基板10上的第一子层321、第二子层322和第三子层323。
在示例性实施方式中,如图1和2所示,第二子层322的厚度可以大于第一子层321的厚度,且大于第三子层323的厚度。
在示例性实施方式中,如图1和2所示,第一子层321远离衬底基板10的表面在衬底基板10上的正投影覆盖第二子层322在衬底基板10上的正投影,第二子层322靠近衬底基板10的表面在衬底基板10上的正投影覆盖第二子层322远离衬底基板10的表面在衬底基板10上的正投影,第二子层322远离衬底基板10的表面覆盖第三子层323在衬底基板10上的正投影,即第一子层321的横截面积大于第二子层322的横截面积,第二子层322的横截面积大于第三子层323的横截面积。
在示例性实施方式中,如图1和2所示,第一子层321和第三子层323的纵截面的形状可以为矩形或梯形。
在示例性实施方式中,如图1和2所示,第一子层321的侧壁和第三子层323的侧壁呈坡状,第一子层321的侧壁和第三子层323的侧壁与衬底基板10之间的夹角为锐角,示例性地,可以大于或者等于50度,且小于90度。
在示例性实施方式中,如图1和2所示,第一子层321的侧壁与衬底基板10之间的夹角可以大于或者等于第三子层323的侧壁与衬底基板10之间的夹角。
在示例性实施方式中,第一子层321可以包括:钛,第二子层322可以包括铝,第三子层323可以包括:钛。
在示例性实施方式中,如图1和2所示,第二子层322的侧壁呈台阶状、第二子层322的侧壁包括:第一斜面S1、台阶面T和第二斜面S2。其中,台阶面T与衬底基板10平行,第一斜面S1位于台阶面T远离衬底基板10的一侧,第二斜面S2位于台阶面T靠近衬底基板10的一侧,台阶面T连接第一斜面S1和第二斜面S2。
在示例性实施方式中,如图1和2所示,像素定义层20可以包括:叠设在衬底基板10上的第一无机层21和第二无机层22,第一无机层21可以位于第二无机层22靠近衬底基板10的一侧。第二无机层22在衬底基板10上的正投影覆盖第一无机层21在衬底基板10上的正投影。
在示例性实施方式中,如图1和2所示,第一无机层21可以包括:第一过孔V1,第二无机层22可以包括:第二过孔V2,开口D1包括:第一过孔V1和第二过孔V2。
在示例性实施方式中,如图1和2所示,第一过孔V1和第二过孔V2的侧壁垂直于衬底基板10,且第一过孔V1在衬底基板10上的正投影覆盖第二过孔V2在衬底基板10上的正投影。本公开中第一过孔V1在衬底基板10上的正投影覆盖第二过孔V2在衬底基板10上的正投影可以包括第一过孔V1的横截面积大于第二过孔V2的横截面积,此时,第一过孔V1和第二过孔V2的过孔组合的侧壁为底切结构,可以使得发光结构层断裂,无法传输横向漏电流,可以提升显示基板的可靠性,或者,还可以包括第一过孔V1的横截面积等于第二过孔V2的横截面积,第一过孔V1和第二过孔V2的过孔组合为侧壁平整的通孔
在示例性实施方式中,如图1和2所示,第一无机层21在衬底基板10上的正投影与第二子层322的台阶面T在衬底基板10上的正投影至少部分交叠,且与第二子层322的第一斜面S1在衬底基板10上的正投影不交叠,即第一无机层21仅部分覆盖第二子层。
在示例性实施方式中,如图1和2所示,第一过孔V1和第二过孔V2的中心线重合,且垂直于衬底基板10。第一过孔V1的中心线C2与第一电极30的中心线C1重合,或者可以不重合。图1和图2是以第一过孔V1的中心线C2与第一电极30的中心线C1重合为例进行说明的。
在示例性实施方式中,如图1和2所示,第一无机层21靠近第一电极30的侧壁与第一电极30的中心线C1之间的距离大于或者等于第二无机层22靠近第一电极30的侧壁与第一电极30的中心线C1之间的距离。图1是以第一无机层21靠近第一电极30的侧壁与第一电极30的中心线C1之间的距离大于第二无机层22靠近第一电极30的侧壁与第一电极30的中心线C1之间的距离的距离为例进行说明的,图2是以第一无机层21靠近第一电极30的侧壁与第一电极30的中心线C1之间的距离等于第二无机层22靠近第一电极30的侧壁与第一电极30的中心线C1之间的距离为例进行说明的。
在示例性实施方式中,如图1所示,第一无机层21靠近第一电极30的侧壁与第一电极30的中心线C1之间的距离大于第二无机层22靠近第一电极30的侧壁与第一电极30的中心线C1之间的距离时,第二无机层22在衬底基板10上的正投影还与第二子层322的第一斜面S1在衬底基板10上的正投影部分交叠,且与第一子层321在衬底基板10上的正投影不交叠。
在示例性实施方式中,如图1和图2所示,像素定义层20还可以包括:第三无机层23和第四无机层24。其中,第三无机层23可以位于第一无机层21靠近衬底基板10的一侧,第四无机层24可以位于第三无机层23靠近衬底基板10的一侧。
在示例性实施方式中,第四无机层24覆盖第一电极30的侧壁。
在示例性实施方式中,如图1和图2所示,第三无机层23在衬底基板10上的正投影与第一结构31在衬底基板10上的正投影部分交叠。
在示例性实施方式中,如图1和图2所示,第四无机层24在衬底基板10上的正投影与第二结构32的第一子层321在衬底基板10上的正投影至少部分交叠。
在示例性实施方式中,如图1和图2所示,第三无机层23和第四无机层24在衬底基板10上的正投影与第一电极30远离衬底基板10的表面在衬底基板10的正投影不交叠。
在示例性实施方式中,如图1和图2所示,第三无机层23和第四无机层24完全覆盖第一电极30的侧壁。
在示例性实施方式中,如图1和图2所示,第三无机层23开设有第三过孔V3,第四无机层24开设有第四过孔V4。其中,开口D1可以包括:第一过孔V1、第二过孔V2、第三过孔V3和第四过孔V4。
在示例性实施方式中,如图1和图2所示,第二过孔V2在衬底基板10上的正投影覆盖第三过孔V3在衬底基板10上的正投影,且覆盖第四过孔V4在衬底基板10上的正投影。
在示例性实施方式中,如图1和图2所示,像素定义层20还包括:第一凹槽D2,第一凹槽D2的侧壁呈底切结构。本公开通过设置呈底切结构的第一凹槽可以使得有机发光层在第一凹槽处断裂,避免了横向漏电流的传输。
在示例性实施方式中,如图1和图2所示,第一凹槽D2在衬底基板10上的正投影与第一电极30在衬底基板10上的正投影不交叠。
在示例性实施方式中,第一凹槽的横截面可以为方形、圆形或者椭圆形等任意形状,本公开对此不做任何限定。
在示例性实施方式中,位于平坦部上的第一无机层远离基底的表面平坦。位于平坦部上的第二无机层远离基底的表面平坦,也就是说,与不同第一电极相邻的底切结构的高度相同,可以保证显示基板的显示效果,提升显示基板的可靠性。
在示例性实施方式中,如图1和图2所示,第三无机层23包括:弯折部231和平坦部232;弯折部231覆盖在第一电极30的侧壁,且呈台阶状,平坦部232平行于衬底基板10。
在示例性实施方式中,如图1和图2所示,第一无机层21还包括:第五过孔V5,第二无机层22还包括:第六过孔V6,第五过孔V5暴露出第三无机层23,第一凹槽D2包括第五过孔V5和第六过孔V6。
在示例性实施方式中,如图1和图2所示,第五过孔V5的中心线和第六过孔V6的中心线重合,且垂直于衬底基板10。
在示例性实施方式中,如图1和图2所示,平坦部232远离第五过孔V5的中心线的侧壁与第五过孔V5的中心线C3之间的距离大于第五过孔V5的侧壁与第五过孔V5的中心线C3之间的距离。
在示例性实施方式中,图6为一种示例性实施方式提供的显示基板的结构示意图一,图7为一种示例性实施方式提供的显示基板的结构示意图二。图6是以第一过孔的横截面积大于第二过孔的横截面积为例进行说明的,图7是以第一过孔的横截面积等于第二过孔的横截面积为例进行说明的。如图6和图7所示,显示基板还可以包括:设置在第一凹槽D2内的填充结构40,填充结构40的侧壁包括多个第二凹槽D3。
在示例性实施方式中,如图6和图7所示,填充结构40远离衬底基板10的表面与衬底基板10之间的距离H1小于第二无机层22靠近衬底基板10的表面与衬底基板10之间的最小距离H2。
在示例性实施方式中,如图6和图7所示,填充结构40可以包括:叠设的多个第一填充层41和多个第二填充层42,多个第一填充层41中的其中一个与第三无机层23接触,且多个第一填充层41和多个第二填充层42交叠设置。
在示例性实施方式中,如图6和图7所示,第一填充层41和第二填充层42的数量相等。图6和图7是以第一填充层41和第二填充层42的数量为3为例进行说明的。本公开对此不做任何限定。
在示例性实施方式中,如图6和图7所示,第一填充层41的侧壁与第五过孔V5的中心线C3之间的距离小于第二填充层42的侧壁与第五过孔V5的中心线C3之间的距离,即第二凹槽D3的侧壁呈底切结构。本公开通过设置包括底切结构的填充结构可以使得有机发光层在第一凹槽处断裂,避免了横向漏电流的传输。
在示例性实施方式中,第一填充层41的制作材料可以与第一无机层的制作材料相同。
在示例性实施方式中,第二填充层42的制作材料可以与第二无机层的制作材料相同。
在示例性实施方式中,如图1、图2、图6和图7所示,第一无机层21的厚度可以大于第二无机层22、第三无机层23和第四无机层24中任一膜层的厚度;第二无机层22和第三无机层23的厚度可以大于第四无机层24的厚度。
在示例性实施方式中,第一无机层21可以包括:氮化硅。
在示例性实施方式中,第二无机层22和第四无机层24可以包括:氧化硅。
在示例性实施方式中,第三无机层23包括:氧化铝;
在示例性实施方式中,如图6和图7所示,第一填充层41的厚度可以大于或者等于第二填充层42的厚度。
在示例性实施方式中,第一填充层41可以包括氮化硅。
在示例性实施方式中,第二填充层42可以包括氧化硅。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”,对于金属材料、无机材料或透明导电材料,包括涂覆光刻胶、掩模曝光、显影、刻蚀、去除光刻胶等处理,对于有机材料,包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种,涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种,刻蚀可以采用干刻和湿刻中的任意一种或多种,本公开在此不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺,则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺,则在图案化工艺前称为“薄膜”,图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指,A和B通过同一次图案化工艺同时形成,膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施方式中,“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指,B的正投影的边界落入A的正投影的边界范围内,或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中,以图1提供的显示基板为例,显示基板的制备过程可以包括如下操作。
(1)形成衬底基板10。在示例性实施方式中,形成衬底基板10可以包括:提供一基底11,在基底上沉积第一绝缘薄膜,通过图案化工艺对第一绝缘薄膜进行图案化,形成第一绝缘层16,在形成前述图案的基础上沉积金属导电薄膜,通过图案化工艺对第一导电薄膜进行图案化,形成第一导电柱13,在形成前述图案的基础上沉积反射薄膜,通过图案化工艺对反射薄膜进行图案化,形成连接电极14,在形成前述图案的基础上沉积第二绝缘薄膜,通过图案化工艺对第二绝缘薄膜进行图案化,形成第二绝缘层17,在形成前述图案的基础上沉积第二导电薄膜,通过图案化工艺对第二导电薄膜进行图案化,形成第二导电柱15,如图8所示。图8为形成衬底基板后的示意图。
在示例性实施方式中,基底11可以包括晶体管12。
在示例性实施方式中,第一绝缘层16设置有暴露出晶体管的第一极或第二极的过孔。第一导电柱13设置在第一绝缘层16的过孔内。
在示例性实施方式中,第二绝缘层17设置有暴露出连接电极14的过孔。第二导电柱15设置在第二绝缘层17的过孔内。
(2)形成第一原始电极。在示例性实施方式中,形成第一原始电极包括:在形成前述图案的基础上依次沉积第一子薄膜、第二子薄膜、第三子薄膜和第一结构薄膜,通过图案化工艺对第一子薄膜、第二子薄膜、第三子薄膜和第一结构薄膜图案化,形成第一原始电极50。图9为形成第一原始电极后的示意图。
在示例性实施方式中,第一原始电极50的侧壁为坡状。
(3)形成第一电极。在示例性实施方式中,形成第一电极包括:通过图案化工艺对第一原始电极图案化,形成第一电极30。图10为形成第一电极后的示意图。
在示例性实施方式中,如图10所示,第一电极30包括:叠设的第一结构31和第二结构32。第二结构32包括:第一子层321、第二子层322和第三子层323。
在示例性实施方式中,如图10所示,第一结构31、第一子层321和第三子层323的侧壁为坡状。第二子层322的侧壁为台阶状。
(4)形成第三无机层。在示例性实施方式中,形成第三无机层包括:在形成前述图案的基础上依次沉积第四无机薄膜和第三无机薄膜,通过图案化工艺对第四无机薄膜和第三无机薄膜图案化,形成第四无机层24和第三无机层23。图11为形成第三无机层后的示意图。
在示例性实施方式中,如图11所示,第三无机层23设置有暴露出第一电极30的第三过孔V3。第三过孔V3暴露出第一电极30的远离衬底基板10的上表面。
在示例性实施方式中,如图11所示,第四无机层24设置有暴露出第一电极30的第四过孔V4。第四过孔V4暴露出第一电极30的远离衬底基板10的上表面。
(5)形成第二无机层。在示例性实施方式中,形成第二无机层包括:在形成前述图案的基础上依次沉积第一无机薄膜和第二无机薄膜,通过图案化工艺对第一无机薄膜和第二无机薄膜图案化,形成第一无机层21和第二无机层22。图12为图1提供的显示基板形成第二无机层后的示意图。
在示例性实施方式中,如图12所示,第一无机层21设置有第一过孔V1和第五过孔V5。第一过孔V1暴露出第一电极30的远离衬底基板10的上表面,第五过孔V5暴露出第三无机层。
在示例性实施方式中,如图12所示,第二无机层22设置有第二过孔V2和第六过孔V6。第二过孔V2暴露出第一过孔V1,第六过孔V6暴露出第五过孔V5。
在形成第二无机层之后,显示基板的制备方法还可以包括:在形成前述图案的基础上,涂覆有机发光薄膜,通过图案化工艺对有机发光薄膜进行图案化,形成有机发光层,在形成前述图案的基础上,沉积阴极薄膜,通过图案化工艺对阴极薄膜进行图案化,形成第二电极。
后续工艺可以包括:在第二电极上依次形成封装层、彩膜层、平坦层和盖板。
图6提供的显示基板与图1提供的显示基板在形成第三无机层之前的步骤以及形成第二无机层之后的步骤相同,不同之处在于第三无机层之后的步骤,图6提供的显示基板形成第三无机层之前的步骤不再赘述。在形成第三无机层之后,显示基板的制备方法可以包括:
(6)形成填充结构。在示例性实施方式中,形成填充结构包括:在形成前述图案的基础上沉积多个第一填充薄膜和多个第二填充薄膜,通过图案化工艺对多个第一填充薄膜和多个第二填充薄膜图案化,形成包括多个第一填充层41和多个第二填充层42的填充结构40。图13为形成填充结构后的示意图。
(7)形成保护层。在示例性实施方式中,形成保护层包括:在形成前述图案的基础上涂覆保护薄膜,通过图案化工艺对保护薄膜进行处理,形成包围填充结构的保护层60。图14为形成保护层后的示意图。
在示例性实施方式中,保护薄膜包括光刻胶。
(8)形成第二无机层。在示例性实施方式中,形成第二无机层包括:在形成前述图案的基础上依次沉积第一无机薄膜和第二无机薄膜,通过图案化工艺对第一无机薄膜和第二无机薄膜图案化,形成第一无机层21和第二无机层22,并去除保护层,以形成像素定义层20。图15为图6提供的显示基板形成第二无机层后的示意图。
在示例性实施方式中,保护层可以在图案化工艺过程中的显影工艺去除。
本公开实施例还提供了一种显示基板的制备方法,被配置为制备显示基板,方法包括:
步骤100、在衬底基板上形成第一电极。
在示例性实施方式中,第一电极的侧壁呈台阶状;
步骤200、在第一电极上形成像素定义层。
在示例性实施方式中,像素定义层包括:开口,开口暴露出第一电极;像素定义层至少覆盖第一电极的部分侧壁,第一电极远离衬底基板的表面在衬底基板上正投影位于所述开口在衬底基板上的正投影之内。
显示基板为前述任一个实施例提供的显示基板,实现原理和实现效果类似,在此不再赘述。
在示例性实施方式中,步骤100可以包括:
在衬底基板上依次沉积第一子薄膜、第二子薄膜、第三子薄膜和第一结构薄膜,通过图案化工艺对第一子薄膜、是第二子薄膜、第三子薄膜和第一结构薄膜图案化,形成侧壁为坡状的第一原始电极;
通过图案化工艺对第一原始电极进行图案化,形成第一电极。
在示例性实施方式中,步骤200可以包括:
在第一电极上依次沉积第四无机薄膜和第三无机薄膜,通过图案化工艺对第四无机薄膜和第三无机薄膜图案化,形成像素定义层的第四无机层和第三无机层;在第三无机层上依次沉积第一无机薄膜和第二无机薄膜,通过图案化工艺对第一无机薄膜和第二无机薄膜图案化,形成像素定义层的第一无机层和第二无机层。
在示例性实施方式中,步骤200可以包括:
在第一电极上依次沉积第四无机薄膜和第三无机薄膜,通过图案化工艺对第四无机薄膜和第三无机薄膜图案化,形成像素定义层的第四无机层和第三无机层;在第三无机层上依次沉积多个第一填充薄膜和多个第二填充薄膜,通过图案化工艺对多个第一填充薄膜和多个第二填充薄膜图案化,形成包括多个第一填充层和多个第二填充层的填充结构;在第三无机层上涂覆保护薄膜,通过图案化工艺对保护薄膜进行处理,形成包围填充结构的保护层,保护薄膜包括光刻胶;在第三无机层上涂覆第一无机薄膜和第二无机薄膜,通过图案化工艺对第一无机薄膜和第二无机薄膜图案化,形成像素定义层的第一无机层和第二无机层,并去除保护层。
本公开实施例还提供了一种显示装置,包括:显示基板。
显示基板为前述任一个实施例提供的显示基板,实现原理和实现效果类似,在此不再赘述。
在示例性实施方式中,显示装置包括:VR设备或者AR设备。
本公开中的附图只涉及本公开实施例涉及到的结构,其他结构可参考通常设计。
为了清晰起见,在用于描述本公开的实施例的附图中,层或微结构的厚度和尺寸被放大。可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
虽然本公开所揭露的实施方式如上,但所述的内容仅为便于理解本公开而采用的实施方式,并非用以限定本公开。任何本公开所属领域内的技术人员,在不脱离本公开所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本公开的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (15)
1.一种显示基板,其特征在于,包括:衬底基板以及设置在所述衬底基板上的像素定义层和第一电极,所述像素定义层包括:开口,所述第一电极的侧壁呈台阶状,所述开口暴露出所述第一电极;
所述像素定义层至少覆盖所述第一电极的部分侧壁,所述第一电极远离所述衬底基板的表面在所述衬底基板上正投影位于所述开口在所述衬底基板上的正投影之内。
2.根据权利要求1所述的显示基板,其特征在于,所述第一电极包括:第一结构和第二结构,所述第一结构位于所述第二结构远离所述衬底基板的一侧;
所述第二结构远离所述衬底基板的表面在所述衬底基板上的正投影覆盖所述第一结构在所述衬底基板上的正投影,且所述第二结构的厚度大于所述第一结构的厚度;
所述第二结构的侧壁呈台阶状。
3.根据权利要求2所述的显示基板,其特征在于,所述第二结构包括:依次叠设在所述衬底基板上的第一子层、第二子层和第三子层;所述第二子层的厚度大于所述第一子层的厚度,且大于所述第三子层的厚度;
所述第一子层远离所述衬底基板的表面在所述衬底基板上的正投影覆盖所述第二子层在所述衬底基板上的正投影,所述第二子层靠近所述衬底基板的表面在所述衬底基板上的正投影覆盖所述第二子层远离所述衬底基板的表面在所述衬底基板上的正投影,所述第二子层远离所述衬底基板的表面覆盖所述第三子层在衬底基板上的正投影;
所述第二子层的侧壁呈台阶状;
所述第二子层的侧壁包括:第一斜面、台阶面和第二斜面;
所述台阶面与所述衬底基板平行,所述第一斜面位于所述台阶面远离所述衬底基板的一侧,所述第二斜面位于所述台阶面靠近所述衬底基板的一侧,所述台阶面连接所述第一斜面和所述第二斜面。
4.根据权利要求3所述的显示基板,其特征在于,所述像素定义层包括:叠设在所述衬底基板上的第一无机层和第二无机层,所述第一无机层位于所述第二无机层靠近所述衬底基板的一侧,且所述第二无机层在所述衬底基板上的正投影覆盖所述第一无机层在所述衬底基板上的正投影;
所述第一无机层包括:第一过孔,所述第二无机层包括:第二过孔,所述开口包括:所述第一过孔和所述第二过孔;其中,所述第一过孔在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
5.根据权利要求4所述的显示基板,其特征在于,所述第一无机层在所述衬底基板上的正投影与所述第二子层的所述台阶面在所述衬底基板上的正投影至少部分交叠,且与所述第二子层的所述第一斜面在所述衬底基板上的正投影不交叠。
6.根据权利要求5所述的显示基板,其特征在于,所述第一过孔和所述第二过孔的中心线重合,且垂直于所述衬底基板;
所述第一无机层靠近所述第一电极的侧壁与所述第一电极的中心线之间的距离大于或者等于所述第二无机层靠近所述第一电极的侧壁与所述第一电极的中心线之间的距离。
7.根据权利要求6所述的显示基板,其特征在于,所述第一无机层靠近所述第一电极的侧壁与所述第一电极的中心线之间的距离大于所述第二无机层靠近所述第一电极的侧壁与所述第一电极的中心线之间的距离时,所述第二无机层在所述衬底基板上的正投影还与所述第二子层的第一斜面在所述衬底基板上的正投影部分交叠,且与所述第一子层在所述衬底基板上的正投影不交叠。
8.根据权利要求4至7任一项所述的显示基板,其特征在于,所述像素定义层还包括:第三无机层和第四无机层,所述第三无机层位于所述第一无机层靠近所述衬底基板的一侧,所述第四无机层位于所述第三无机层靠近所述衬底基板的一侧;
所述第三无机层在所述衬底基板上的正投影与所述第一结构在衬底基板上的正投影部分交叠;所述第四无机层在所述衬底基板上的正投影与所述第二结构的第一子层在所述衬底基板上的正投影至少部分交叠,所述第三无机层和所述第四无机层在所述衬底基板上的正投影与所述第一电极远离所述衬底基板的表面在所述衬底基板的正投影不交叠;
所述第三无机层开设有第三过孔,所述第四无机层开设有第四过孔;所述开口包括:所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔;
所述第二过孔在所述衬底基板上的正投影覆盖所述第三过孔在所述衬底基板上的正投影,且覆盖所述第四过孔在所述衬底基板上的正投影。
9.根据权利要求8所述的显示基板,其特征在于,所述像素定义层还包括:第一凹槽,所述第一凹槽的侧壁呈底切结构;
所述第一凹槽在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影不交叠。
10.根据权利要求9所述的显示基板,其特征在于,所述第三无机层包括:弯折部和平坦部;所述弯折部覆盖在所述第一电极的侧壁,且呈台阶状,所述平坦部平行于所述衬底基板;
所述第一无机层还包括:第五过孔,所述第二无机层还包括:第六过孔,所述第五过孔暴露出所述第三无机层,所述第一凹槽包括所述第五过孔和所述第六过孔,所述第五过孔的中心线和所述第六过孔的中心线重合,且垂直于所述衬底基板;
所述平坦部远离所述第五过孔的中心线的侧壁与所述第五过孔的中心线之间的距离大于所述第五过孔的侧壁与所述第五过孔的中心线之间的距离;
位于所述平坦部上的所述第一无机层远离所述衬底基板的表面平坦,位于所述平坦部上的所述第二无机层远离所述衬底基板的表面平坦。
11.根据权利要求9或10所述的显示基板,其特征在于,还包括:设置在所述第一凹槽内的填充结构,所述填充结构的侧壁包括多个第二凹槽;
所述填充结构远离所述衬底基板的表面与所述衬底基板之间的距离小于所述第二无机层靠近所述衬底基板的表面与所述衬底基板之间的最小距离。
12.根据权利要求11所述的显示基板,其特征在于,所述填充结构包括:叠设的多个第一填充层和多个第二填充层,所述多个第一填充层中的其中一个与所述第三无机层接触,且所述多个第一填充层和所述多个第二填充层交叠设置;
所述第一填充层的侧壁与所述第五过孔的中心线之间的距离小于所述第二填充层的侧壁与所述第五过孔的中心线之间的距离。
13.根据权利要求12所述的显示基板,其特征在于,所述第一无机层的厚度大于所述第二无机层、所述第三无机层和所述第四无机层中任一膜层的厚度;所述第二无机层和所述第三无机层的厚度大于所述第四无机层的厚度;
所述第一无机层包括:氮化硅,所述第二无机层和所述第四无机层包括:氧化硅,所述第三无机层包括:氧化铝;
所述第一填充层的厚度大于或者等于所述第二填充层的厚度;
所述第一填充层包括氮化硅,所述第二填充层包括氧化硅。
14.一种显示装置,其特征在于,包括:如权利要求1至13任一项所述的显示基板。
15.一种显示基板的制备方法,其特征在于,被配置为制备如权利要求1至13任一项所述的显示基板,所述方法包括:
在衬底基板上形成第一电极,所述第一电极的侧壁呈台阶状;
在所述第一电极上形成像素定义层,所述像素定义层包括:开口,所述开口暴露出第一电极;
所述像素定义层至少覆盖所述第一电极的部分侧壁,所述第一电极远离所述衬底基板的表面在所述衬底基板上正投影位于所述开口在所述衬底基板上的正投影之内;
所述在衬底基板上形成第一电极包括:
在所述衬底基板上依次沉积第一子薄膜、第二子薄膜、第三子薄膜和第一结构薄膜,通过图案化工艺对所述第一子薄膜、是第二子薄膜、所述第三子薄膜和所述第一结构薄膜图案化,形成侧壁为坡状的第一原始电极;
通过图案化工艺对所述第一原始电极进行图案化,形成所述第一电极;
所述在所述第一电极上形成像素定义层包括:
在所述第一电极上依次沉积第四无机薄膜和第三无机薄膜,通过图案化工艺对所述第四无机薄膜和所述第三无机薄膜图案化,形成所述像素定义层的第四无机层和第三无机层;在所述第三无机层上依次沉积第一无机薄膜和第二无机薄膜,通过图案化工艺对所述第一无机薄膜和所述第二无机薄膜图案化,形成所述像素定义层的第一无机层和第二无机层;
或者,在所述第一电极上依次沉积第四无机薄膜和第三无机薄膜,通过图案化工艺对所述第四无机薄膜和所述第三无机薄膜图案化,形成所述像素定义层的第四无机层和第三无机层;在所述第三无机层上依次沉积多个第一填充薄膜和多个第二填充薄膜,通过图案化工艺对所述多个第一填充薄膜和所述多个第二填充薄膜图案化,形成包括多个第一填充层和多个第二填充层的填充结构;在所述第三无机层上涂覆保护薄膜,通过图案化工艺对所述保护薄膜进行处理,形成包围所述填充结构的保护层,所述保护薄膜包括光刻胶;在所述第三无机层上涂覆第一无机薄膜和第二无机薄膜,通过图案化工艺对所述第一无机薄膜和所述第二无机薄膜图案化,形成所述像素定义层的第一无机层和第二无机层,并去除所述保护层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310215173.4A CN116156957A (zh) | 2023-02-28 | 2023-02-28 | 显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310215173.4A CN116156957A (zh) | 2023-02-28 | 2023-02-28 | 显示基板及其制备方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116156957A true CN116156957A (zh) | 2023-05-23 |
Family
ID=86361810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310215173.4A Pending CN116156957A (zh) | 2023-02-28 | 2023-02-28 | 显示基板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116156957A (zh) |
-
2023
- 2023-02-28 CN CN202310215173.4A patent/CN116156957A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111564481B (zh) | 显示基板及其制作方法、显示装置 | |
CN111863929B (zh) | 显示基板及其制备方法、显示装置 | |
CN113748518B (zh) | 显示基板及其制作方法、显示装置 | |
JP7343614B2 (ja) | 表示基板及びその製造方法、表示装置 | |
WO2021189483A1 (zh) | 显示基板及其制备方法、显示装置 | |
EP4131396A1 (en) | Display panel, method for manufacturing same and electronic device | |
US20220223652A1 (en) | Display Substrate and Preparation Method Thereof, and Display Apparatus | |
CN113748534B (zh) | 显示基板及其制作方法、显示装置 | |
CN113748452B (zh) | 显示基板及显示方法、显示装置 | |
WO2021189480A1 (zh) | 显示基板及其制备方法、显示装置 | |
CN215988833U (zh) | 显示基板和显示装置 | |
US20220416202A1 (en) | Display substrate, preparation method therefor, and display apparatus | |
CN213042915U (zh) | 显示基板和显示装置 | |
CN116156957A (zh) | 显示基板及其制备方法、显示装置 | |
CN117063627A (zh) | 显示基板及其制备方法、显示装置 | |
CN113748528B (zh) | 显示基板及其制备方法、显示装置 | |
US11495775B2 (en) | Light-emitting device including encapsulation layers having different refractive indexes, method of manufacturing the same and electronic apparatus | |
CN117652226A (zh) | 显示基板及其制备方法、显示装置 | |
CN115843194A (zh) | 显示基板及其制备方法、显示装置 | |
CN114093920A (zh) | 显示基板及其制备方法、显示装置 | |
CN117916869A (zh) | 显示基板及其制备方法、显示装置 | |
CN116887635A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |