CN215988833U - 显示基板和显示装置 - Google Patents

Abstract

本公开提供了一种显示基板和显示装置。所述显示基板包括显示区域和边缘区域，边缘区域包括基底、边缘结构层以及边缘封装层，边缘封装层包括叠设的第一封装层、第二封装层和第三封装层；第二封装层包括平直段和过渡段，平直段的第二封装层具有第一厚度，过渡段的第二封装层的厚度从第一厚度减少到0；所述过渡段的长度小于或等于100μm，所述长度为远离所述显示区域方向的尺寸。本公开通过形成包括平直段和过渡段的第二封装层，过渡段的长度小于或等于100μm，使得边缘区域不需要设置较长距离的有机材料爬坡，且可以取消隔离坝，不仅可以避免短路不良，而且可以最大限度地减小边框的宽度，实现边框窄化设计。

Description

显示基板和显示装置

技术领域

本公开涉及但不限于显示技术领域，尤指一种显示基板和显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

随着显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在显示产品设计中越来越受到重视。经本申请发明人研究发现，现有封装结构层的制备工艺在很大程度上制约了边框的窄化设计。

实用新型内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开所要解决的技术问题是，提供一种显示基板和显示装置，以克服现有封装结构制约边框窄化的问题。

一方面，本公开提供了一种显示基板，包括显示区域和位于所述显示区域至少一侧的边缘区域；在垂直于所述显示基板的平面内，所述边缘区域包括基底、设置在所述基底上的边缘结构层以及设置在所述边缘结构层远离所述基底一侧的边缘封装层，所述边缘封装层包括叠设的无机材料的第一封装层、有机材料的第二封装层和无机材料的第三封装层；所述第二封装层包括靠近所述显示区域一侧的平直段和远离所述显示区域一侧的过渡段，所述平直段的第二封装层具有第一厚度，所述过渡段的第二封装层的厚度从所述第一厚度减少到0；所述过渡段的长度小于或等于100μm，所述长度为远离所述显示区域方向的尺寸。

在示例性实施方式中，所述过渡段的长度小于或等于50μm。

在示例性实施方式中，所述平直段中，所述第二封装层的最大厚度与所述第二封装层的最小厚度之差小于或等于所述第一厚度的10％。

在示例性实施方式中，所述过渡段远离所述显示区域的端部为通过图案化工艺形成的坡面结构。

在示例性实施方式中，所述过渡段远离所述显示区域的端部为通过图案化工艺形成的台阶结构。

在示例性实施方式中，所述台阶结构至少包括第一台阶和第二台阶，所述第一台阶位于所述过渡段远离所述显示区域的一侧，所述第二台阶位于所述第一台阶靠近所述显示区域的一侧，所述第一台阶远离所述基底的表面与所述基底之间的距离小于所述第二台阶远离所述基底的表面与所述基底之间的距离。

在示例性实施方式中，所述第一厚度为4μm到8μm，所述第一台阶的厚度为2μm到4μm，所述第二台阶的厚度为2μm到4μm。

在示例性实施方式中，所述边缘区域包括沿着远离所述显示区域方向依次设置的封装区和密封区；所述第一封装层设置在所述边缘结构层远离所述基底的一侧，所述第一封装层包括第一包覆段和第一密封段，所述第一包覆段位于所述封装区，所述第一密封段位于所述密封区；所述第二封装层设置在所述第一包覆段远离所述基底的一侧；所述第三封装层包括第二包覆段和第二密封段，所述第二包覆段设置在所述第二封装层远离所述基底的一侧，所述第二密封段设置在所述第一密封段远离所述基底的一侧。

在示例性实施方式中，所述第一密封段远离所述显示区域一侧的端部与所述第二密封段远离所述显示区域一侧的端部平齐。

在示例性实施方式中，所述第一密封段和第二密封段远离所述基底一侧的表面为平坦表面。

在示例性实施方式中，所述边缘结构层包括设置在所述基底上的复合绝缘层和设置在所述复合绝缘层远离所述基底一侧的平坦层，所述平坦层上设置有暴露出所述复合绝缘层的隔断结构槽，所述第一封装层覆盖所述隔断结构槽的侧壁和槽底。

在示例性实施方式中，所述平坦层包括设置在所述复合绝缘层远离所述基底一侧的第一平坦层和设置在所述第一平坦层远离所述基底一侧的第二平坦层，所述第一平坦层上设置有暴露出所述复合绝缘层的第一隔断槽，所述第二平坦层上设置有暴露出所述第一隔断槽的第二隔断槽，所述第一隔断槽和第二隔断槽构成台阶状的隔断结构槽。

另一方面，本公开还提供了一种显示装置，包括前述的显示基板。

本公开提供了一种显示基板和显示装置，通过形成包括平直段和过渡段的第二封装层，过渡段的长度小于或等于100μm，使得边缘区域不需要设置较长距离的有机材料爬坡，且可以取消隔离坝，不仅可以避免短路不良，而且可以最大限度地减小边框的宽度，实现边框窄化设计。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一种显示装置的结构示意图；

图2为一种显示基板的结构示意图；

图3为一种显示基板的平面结构示意图；

图4为一种像素驱动电路的等效电路示意图；

图5为一种像素驱动电路的工作时序图；

图6为一种显示基板中边缘区域的结构示意图；

图7为一种显示基板的剖面结构示意图；

图8为本公开示例性实施例一种显示基板的剖面结构示意图；

图9为本公开示例性实施例形成基底后的示意图；

图10为本公开示例性实施例形成电路结构层图案后的示意图；

图11为本公开示例性实施例形成弯折区图案后的示意图；

图12为本公开示例性实施例形成第一平坦层图案后的示意图；

图13为本公开示例性实施例形成第四导电层图案后的示意图；

图14为本公开示例性实施例形成第二平坦层图案后的示意图；

图15为本公开示例性实施例形成阳极图案后的示意图；

图16为本公开示例性实施例形成像素定义层、有机发光层和阴极图案后的示意图；

图17为本公开示例性实施例形成第一封装层图案后的示意图；

图18为本公开示例性实施例形成第二封装层图案后的示意图；

图19为本公开示例性实施例一种坡面结构的示意图；

图20为本公开示例性实施例一种台阶结构的示意图；

图21为本公开示例性实施例形成第三封装层图案后的示意图；

图22为本公开示例性实施例形成触控结构层和触控引线层图案后的示意图。

附图标记说明:

1-玻璃载板； 10-基底； 11-第一绝缘层；

13-第二绝缘层； 13-第三绝缘层； 14-第四绝缘层；

15-第一平坦层； 16-第二平坦层； 21-阳极；

22-像素定义层； 23-有机发光层； 24-阴极；

31-第一封装层； 32-第二封装层； 33-第三封装层；

41-第一金属层； 42-触控绝缘层； 43-第二金属层；

44-触控保护层； 51-第一连接电极； 52-第二连接电极；

53-第三连接电极； 54-第四连接电极； 55-连接线；

60-阳极连接电极； 61-第一电源线； 62-第二电源线；

71-第一凹槽； 72-第二凹槽； 73-第一隔断槽；

74-第二隔断槽； 80-触控汇聚线； 81-第一触控引线；

82-第一触控引线； 100-显示区域； 101-驱动结构层；

102-发光结构层； 103-封装结构层； 104-触控结构层；

200-绑定区域； 201-第一扇出区； 202-弯折区；

203-第二扇出区； 204-防静电区； 205-驱动芯片区；

206-绑定引脚区； 210-第一隔离坝； 220-第二隔离坝；

300-边框区域； 400-边缘区域； 401-平直段；

402-过渡段； 410-封装区； 420-密封区。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100和位于显示区域100周边的边缘区域，边缘区域可以包括位于显示区域100一侧的绑定区域200和位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以包括以矩阵方式排布的多个子像素，子像素可以包括像素驱动电路和发光器件，绑定区域200可以至少包括隔离坝和将多个子像素的信号线连接至外部驱动装置的绑定电路，边框区域300可以至少包括隔离坝、栅极驱动电路和向多个子像素传输电压信号的电源线，绑定区域200和边框区域300的隔离坝形成环绕显示区域100的环形结构。

图3为一种显示基板的平面结构示意图。如图3所示，显示基板可以包括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，第一子像素P1、第二子像素P2和第三子像素P3均包括像素驱动电路和发光器件。第一子像素P1、第二子像素P2和第三子像素P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所述发光器件输出相应的电流。第一子像素P1、第二子像素P2和第三子像素P3中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，第一子像素P1可以是红色(R)子像素，第二子像素P2可以是绿色(G)子像素，第三子像素P3可以是蓝色(B)子像素。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字方式排列。在一些可能的示例性实施方式中，像素单元可以包括四个子像素，四个子像素可以采用水平并列、竖直并列、正方形(Square)或钻石形(Diamond)等方式排列，本公开在此不做限定。

在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。图4为一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路可以与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始化电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第一扫描信号线S1连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一扫描信号线S1、第二扫描信号线S2、发光信号线E和初始信号线INIT沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线D沿竖直方向延伸。

在示例性实施方式中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。

图5为一种像素驱动电路的工作时序图。下面通过图4示例的像素驱动电路的工作过程说明本公开示例性实施例，图4中的像素驱动电路包括7个晶体管(第一晶体管T1到第六晶体管T7)和1个存储电容C，7个晶体管均为P型晶体管。

在示例性实施方式中，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[(Vdd-Vd]²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

图6为一种显示基板中边缘区域的结构示意图。如图6所示，在平行于显示基板的平面内，边缘区域可以包括位于显示区域100一侧的绑定区域200和位于显示区域100其它侧的边框区域300。在示例性实施方式中，绑定区域200可以位于显示区域100的一侧，绑定区域200可以包括沿着远离显示区域100的方向依次设置的第一扇出区201、弯折区202、第二扇出区203、防静电区204、驱动芯片区205和绑定引脚区206。其中，第一扇出区201可以至少包括多条数据连接线、多条触控引线、第一电源线和第二电源线，多条数据连接线被配置为以扇出(Fanout)走线方式连接显示区域100的数据线(Data Line)，多条触控引线被配置为连接显示区域100的触控电极，第一电源线被配置为连接显示区域100的高电压电源线(VDD)，第二电源线被配置为连接边框区域300的低电压电源线(VSS)。弯折区202包括设置有凹槽的复合绝缘层，被配置为使绑定区域200弯折到显示区域100的背面。第二扇出区203包括扇出走线方式引出的多条数据连接线。防静电区204包括防静电电路，被配置为通过消除静电防止显示基板的静电损伤。驱动芯片区205包括集成电路(Integrated Circuit，简称IC)，被配置为与多条数据连接线连接。绑定引脚区206包括多个绑定焊盘(BondingPad)，被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。

在示例性实施方式中，第一隔离坝210和第二隔离坝220可以设置在第一扇出区201，第一隔离坝210和第二隔离坝220可以沿着平行于第一显示区域边缘的方向延伸，第一隔离坝210与第一显示区域边缘的距离小于第二隔离坝220与第一显示区域边缘的距离，第一显示区域边缘是指显示区域100靠近绑定区域200一侧的边缘。第一隔离坝210和第二隔离坝220被配置为对封装层中的有机层进行阻挡，以防止有机层流向弯折区。

如图6所示，在示例性实施方式中，在平行于显示基板的平面内，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、隔离坝区和裂缝坝区。其中，电路区可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的第一扫描信号线和第二扫描信号线连接。隔离坝区可以至少包括第二电源线、第一隔离坝210和第二隔离坝220，第二电源线可以沿着平行于第二显示区域边缘的方向延伸，与显示区域100中像素驱动电路的第二电源线VSS连接，第一隔离坝210和第二隔离坝220可以沿着平行于第二显示区域边缘的方向延伸，第二显示区域边缘是指显示区域100靠近边框区域300一侧的边缘。在示例性实施方式中，边框区域300的第一隔离坝和第二隔离坝与绑定区域200的第一隔离坝和第二隔离坝可以为一体结构，且通过相同的图案化工艺同步制备，形成环绕显示区域100的环形结构。裂缝坝区可以包括在复合绝缘层上设置的多个裂缝以及覆盖多个裂缝的裂缝坝，多个裂缝配置为在切割过程中减小显示区域和电路区的受力，截断裂纹向显示区域和电路区方向传递，避免影响显示区域和电路区的膜层结构。

图7为一种显示基板的剖面结构示意图，为图6中A-A向的剖视图，示意了显示区域和绑定区域的剖面结构。在平行于显示基板的平面方向，显示基板可以包括显示区域100和绑定区域200，绑定区域200可以位于显示区域100的一侧，至少包括第一扇出区201，第一扇出区201可以包括封装区201A和隔离区201B，隔离区201B可以位于封装区201A远离显示区域100的一侧，封装区201A设置有边缘封装层，隔离区201B设置有第一隔离坝210和第二隔离坝220。

在示例性实施方式中，显示区域100可以包括：基底10，设置在基底10上的驱动结构层101，设置在驱动结构层101远离基底10一侧的发光结构层102，设置在发光结构层102远离基底10一侧的封装结构层103，以及设置在封装结构层103远离基底10一侧的触控结构层104。

在示例性实施方式中，显示区域100的驱动结构层101可以包括构成像素驱动电路的多个晶体管和存储电容，图7中仅以一个晶体管101A和存储电容101B为例进行示意。在示例性实施方式中，驱动结构层101可以包括：设置在基底10上的第一绝缘层11，设置在第一绝缘层11上的半导体层，覆盖半导体层的第二绝缘层12，设置在第二绝缘层12上的第一导电层，覆盖第一导电层的第三绝缘层13，设置在第三绝缘层13上的第二导电层，覆盖第二导电层的第四绝缘层14，设置在第四绝缘层14上的第三导电层，以及覆盖第三导电层的第一平坦层15。其中，半导体层可以至少包括多个晶体管的有源层，第一导电层可以至少包括多个晶体管的栅电极和存储电容的第一极板，第二导电层可以至少包括存储电容的第二极板，第三导电层可以至少包括多个晶体管的第一极和第二极。

在示例性实施方式中，显示区域100的发光结构层102可以设置在第一平坦层15上。发光结构层102可以包括阳极21、像素定义层22、有机发光层23和阴极24，阳极21通过第一平坦层15上开设的过孔与晶体管101A的第二极连接，像素定义层22上设置有暴露出阳极21的像素开口，有机发光层23通过像素开口与阳极21连接，阴极24与有机发光层23连接，有机发光层23在阳极21和阴极24驱动下出射相应颜色的光线。此外，发光结构层102可以包括多个间隔设置的隔垫柱，隔垫柱可以设置在像素定义层22上。

在示例性实施方式中，显示区域100的封装结构层103可以包括叠设的第一封装层31、第二封装层32和第三封装层33，第一封装层31和第三封装层33可以采用无机材料，第二封装层32可以采用有机材料，第二封装层32设置在第一封装层31和第三封装层33之间，可以保证外界水汽无法进入发光结构层103。在示例性实施方式中，无机材料的第一封装层31和第三封装层33可以采用开放式掩膜板(Open Mask)的沉积工艺进行制备，有机材料的第二封装层32可以采用喷墨打印(IJP)工艺进行制备。

在示例性实施方式中，显示区域100的触控结构层104可以包括：设置在第三封装层33上的第一金属层41，覆盖第一金属层41的触控绝缘层42，设置在触控绝缘层42上的第二金属层43，以及覆盖第二金属层43的触控保护层44。

在示例性实施方式中，在垂直于显示基板的平面方向，绑定区域200中的封装区201A可以包括：基底10，设置在基底10上的边缘结构层，设置在边缘结构层远离基底一侧的边缘封装层，以及设置在边缘封装层远离基底一侧的触控引线层。其中，边缘结构层可以包括由多个无机绝缘层组成的复合绝缘层、设置在复合绝缘层上的第一电源线61，以及覆盖第一电源线61的第一平坦层15。边缘封装层可以包括叠设的第一封装层31、第二封装层32和第三封装层33，有机材料的第二封装层32为厚度变化的爬坡结构，随着远离显示区域，第二封装层32的厚度逐渐减小，使得第三封装层33形成与基底距离逐渐变化的弧形表面，随着远离显示区域，第三封装层33与基底10之间的距离逐渐减小。触控引线层可以设置在第三封装层33上，触控引线层可以包括多个触控汇聚线80，多个触控汇聚线80沿着远离显示区域的方向间隔设置。

在示例性实施方式中，在垂直于显示基板的平面方向，绑定区域200中的隔离区201B可以包括：基底10，设置在基底10上的隔离结构层，设置在隔离结构层上的第一隔离坝210和第二隔离坝220，以及包覆第一隔离坝210和第二隔离坝220的无机封装层。其中，隔离结构层可以包括由多个无机绝缘层组成的复合绝缘层和设置在复合绝缘层上的第二电源线62。第一隔离坝210和第二隔离坝220可以设置在第二电源线62上，第一隔离坝210可以包括叠设的像素定义层和隔垫层，第二隔离坝220可以包括叠设的第一平坦层、像素定义层和隔垫层。无机封装层可以包括叠设的第一封装层31和第三封装层33，第一封装层31和第三封装层33包裹第一隔离坝210和第二隔离坝220。

在示例性实施方式中，复合绝缘层可以包括在基底10上叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14，上述绝缘层均为无机绝缘层，第一电源线61和第二电源线62可以设置在第四绝缘层14上。

经本申请发明人研究发现，现有封装结构层的制备工艺在很大程度上制约了边框的窄化设计。现有封装结构层中的第一封装层和第三封装层(无机层)通常采用开口掩膜板的沉积工艺制备，第二封装层(有机层)通常采用喷墨打印的工艺制备，为了防止喷墨打印的有机材料流向弯折区，边缘区域需要设置两个隔离坝对有机材料的流动进行阻拦，为了减小封装结构层的段差，需要设置较长距离的有机材料爬坡。经本申请发明人进一步研究发现，由于开口掩膜板的遮罩(Shadow)偏差较大，多个触控汇聚线设置在具有段差的封装结构层上，会导致相邻触控汇聚线之间出现短路(short)不良。为了避免触控汇聚线的短路不良，需要增大触控汇聚线与第一隔离坝之间的最小距离，通常触控汇聚线与第一隔离坝之间的最小距离需要大于200μm。由于上述因素，增加了边框窄化的难度，严重制约了边框的窄化。

为了解决现有封装结构制约边框窄化的问题，本公开提供了一种显示基板。在示例性实施方式中，显示基板可以包括显示区域和位于所述显示区域至少一侧的边缘区域；在垂直于所述显示基板的平面内，所述边缘区域包括基底、设置在所述基底上的边缘结构层以及设置在所述边缘结构层远离所述基底一侧的边缘封装层，所述边缘封装层包括叠设的无机材料的第一封装层、有机材料的第二封装层和无机材料的第三封装层；所述第二封装层包括靠近所述显示区域一侧的平直段和远离所述显示区域一侧的过渡段，所述平直段的第二封装层具有第一厚度，所述过渡段的第二封装层的厚度从所述第一厚度减少到0；所述过渡段的长度小于或等于100μm，所述长度为远离所述显示区域方向的尺寸。

图8为本公开示例性实施例一种显示基板的剖面结构示意图，示意了显示区域和边缘区域的剖面结构。在平行于显示基板的平面方向，显示基板可以包括显示区域100和边缘区域400，边缘区域400可以位于显示区域100的至少一侧，可以是绑定区域，或者是边框区域。在垂直于所述显示基板的平面内，显示区域100可以包括：基底10，设置在基底10上的驱动结构层101，设置在驱动结构层101远离基底10一侧的发光结构层102，设置在发光结构层102远离基底10一侧的封装结构层103，以及设置在封装结构层103远离基底10一侧的触控结构层104。边缘区域400(绑定区域或者边框区域)可以包括：基底10，设置在基底10上的边缘结构层，设置在边缘结构层远离基底一侧的边缘封装层，以及设置在边缘封装层远离基底一侧的多个触控汇聚线80。

在示例性实施方式中，边缘结构层可以包括由多个无机绝缘层组成的复合绝缘层、设置在复合绝缘层上的第一电源线和第二电源线，以及覆盖第一电源线和第二电源线的平坦层。边缘封装层可以包括叠设的第一封装层31、第二封装层32和第三封装层33，第一封装层31和第三封装层33采用无机材料，第二封装层32采用有机材料。

在示例性实施方式中，边缘区域400中的第二封装层32可以包括靠近显示区域100一侧的平直段401和远离显示区域100一侧的过渡段402。其中，平直段401是指，该区域的第二封装层32的厚度基本上相同，该区域的第二封装层32远离基底一侧的表面是平坦的，平坦的表面与基底平面基本上平行。过渡段402是指，该区域的第二封装层32的厚度是不断变化的，沿着远离显示区域的方向，第二封装层32的厚度逐渐减小，该区域的第二封装层32远离基底一侧的至少部分表面相对于基底平面是倾斜的。

在示例性实施方式中，平直段401中第二封装层32可以具有第一厚度H，第一厚度H可以是显示区域100中第二封装层32的厚度。在示例性实施方式中，沿着远离显示区域100的方向，过渡段402中第二封装层32的厚度从第一厚度H减少到0，过渡段402的长度L可以小于或等于100μm，长度L为远离显示区域100方向的尺寸。

在示例性实施方式中，过渡段402的长度L可以小于或等于50μm。

在示例性实施方式中，第二封装层32可以采用图案化工艺形成，图案化工艺可以包括掩膜曝光和显影等处理。

在一种示例性实施方式中，过渡段402中远离显示区域100一侧的端部可以是采用普通掩膜板图案化工艺形成的坡面结构，坡面结构的母线可以是斜线，或者可以是弧线。

在另一种示例性实施方式中，过渡段402中远离显示区域100一侧的端部可以是采用半色调或灰色调掩膜板图案化工艺形成的台阶结构。

在示例性实施方式中，台阶结构可以至少包括第一台阶和第二台阶，第一台阶可以位于过渡段402远离显示区域100的一侧，第二台阶可以位于第一台阶靠近显示区域100的一侧，第一台阶远离基底的表面与基底之间的距离可以小于第二台阶远离基底的表面与基底之间的距离。

在示例性实施方式中，第一台阶远离显示区域100一侧的端部可以是坡面，或者，第二台阶远离显示区域100一侧的端部可以是坡面，或者，第一台阶和第二台阶远离显示区域100一侧的端部可以是坡面。

在示例性实施方式中，由于第二封装层32采用图案化工艺形成，不仅不存在有机材料流动的情况，边缘区域不需要设置阻隔有机材料的第一隔离坝和第二隔离坝，而且可以通过图案化工艺控制第二封装层的位置、形貌和段差，不需要设置较长距离的有机材料爬坡，因而可以最大限度地减小边框的宽度，实现边框窄化设计。

在示例性实施方式中，由于第三封装层33设置在第二封装层32远离基底的一侧，因而第三封装层33也包括平直段和过渡段，第三封装层33的平直段的位置与第二封装层32的平直段401的位置相对应，第三封装层33的过渡段与第二封装层32的过渡段的位置相对应。

在示例性实施方式中，由于多个触控汇聚线80设置在第三封装层33的平直段远离基底的一侧，即多个触控汇聚线80设置在没有段差的平坦的表面上，因而可以有效避免了相邻触控汇聚线出现短路缺陷，不需要设置触控汇聚线与有机层之间的的安全距离，可以进一步减小边框的宽度，实现边框窄化设计。

在示例性实施方式中，边缘区域400可以包括沿着远离显示区域100依次设置的封装区410和密封区420，封装区410靠近显示区域100，密封区420设置在封装区410远离显示区域100的一侧。

在示例性实施方式中，第一封装层31可以采用图案化工艺形成，或者，第三封装层33可以采用图案化工艺形成，或者，第一封装层31和第三封装层33可以采用图案化工艺形成。图案化工艺可以包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理。

在示例性实施方式中，第一封装层31可以设置在边缘结构层远离基底的一侧，第一封装层31可以包括第一包覆段和第一密封段，第一包覆段位于封装区410，第一密封段位于密封区420。第二封装层32可以设置在第一封装层31中第一包覆段远离基底的一侧，即第二封装层32可以设置在封装区410。第三封装层33可以包括第二包覆段和第二密封段，第二包覆段位于在封装区410，第二密封段位于密封区420，即第二包覆段设置在第二封装层32远离基底的一侧，第二密封段设置在第一封装层31中第一密封段远离基底的一侧。这样，边缘封装层可以包括位于封装区410的复合封装结构和位于密封区420的无机封装结构，复合封装结构包括叠设的第一封装层31、第二封装层32和第三封装层33，无机封装结构包括叠设的第一封装层31和第三封装层33。

在示例性实施方式中，第一封装层31的第一密封段远离显示区域100一侧的端部和第三封装层33的第二密封段远离显示区域100一侧的端部可以平齐。

在示例性实施方式中，第一封装层31的第一密封段远离基底一侧的表面为平坦表面，或者，第三封装层33的第二密封段远离基底一侧的表面为平坦表面，或者，第一封装层31的第一密封段和第三封装层33的第二密封段远离基底一侧的表面为平坦表面。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，在平行于显示基板的平面方向，显示基板可以包括显示区域100和位于显示区域100一侧的绑定区域200，绑定区域200可以包括沿着远离显示区域边缘110的方向依次设置的第一扇出区201、弯折区202和第二扇出区203，第一扇出区201可以包括沿着远离显示区域的方向依次设置的封装区410和密封区420。以显示区域100和绑定区域200为例，本公开示例性实施例显示基板的制备可以包括如下步骤。

(1)在玻璃载板1上制备基底10。在示例性实施方式中，基底10可以包括在玻璃载板1上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一、第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一、第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，第一、第二无机材料层可以可以称为阻挡(Barrier)层，半导体层的材料可以采用非晶硅(a-si)。在示例性实施方式中，以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程可以包括：先在玻璃载板1上涂布一层聚酰亚胺，固化成膜后形成第一柔性(PI1)层；随后在第一柔性层上沉积一层阻挡薄膜，形成覆盖第一柔性层的第一阻挡(Barrier1)层；然后在第一阻挡层上沉积一层非晶硅薄膜，形成覆盖第一阻挡层的非晶硅(a-si)层；然后在非晶硅层上再涂布一层聚酰亚胺，固化成膜后形成第二柔性(PI2)层；然后在第二柔性层上沉积一层阻挡薄膜，形成覆盖第二柔性层的第二阻挡(Barrier2)层，完成基底10的制备，如图9所示。本次工艺后，显示区域100和绑定区域200均包括基底10。

(2)在基底10上制备电路结构层图案。在示例性实施方式中，制备电路结构层图案可以包括：

在基底10上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖整个基底10的第一绝缘层11，以及设置在第一绝缘层11上的半导体层图案，半导体层图案至少包括第一有源层。本次图案化工艺后，绑定区域200可以包括设置在基底10上的第一绝缘层11。

随后，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层12，以及设置在第二绝缘层12上的第一导电层图案，第一导电层图案至少包括第一栅电极和第一极板。本次图案化工艺后，绑定区域200可以包括在基底10叠设的第一绝缘层11和第二绝缘层12。

随后，依次沉积第三绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层13，以及设置在第三绝缘层13上的第二导电层图案，第二导电层图案至少包括第二极板，第二极板在基底上的正投影与第一极板在基底上的正投影至少部分交叠。本次图案化工艺后，绑定区域200可以包括在基底10叠设的第一绝缘层11、第二绝缘层12和第三绝缘层13。

随后，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层14图案，第四绝缘层14上开设有至少两个有源过孔，两个有源过孔内的第四绝缘层14、第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出第一有源层的表面。本次图案化工艺后，绑定区域200可以包括在基底10上叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14。

随后，沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第四绝缘层14上形成第三导电层图案，第三导电层至少包括位于显示区域100的第一源电极和第一漏电极以及位于弯折区202的第一连接电极51和第二连接电极52，第一源电极和第一漏电极分别通过有源过孔与第一有源层连接，第一连接电极51位于弯折区202靠近显示区域100的一侧，第二连接电极52位于弯折区202远离靠近显示区域100的一侧。

至此，在基底10上制备完成电路结构层图案，如图10所示。显示区域100的电路结构层可以包括构成像素驱动电路的第一晶体管101A和存储电容101B，第一晶体管101A可以包括第一有源层、第一栅电极、第一源电极和第一漏电极，存储电容101B可以包括第一极板和第二极板。绑定区域200的电路结构层可以包括设置在基底10上的复合绝缘层以及设置在复合绝缘层上的第一连接电极51和第二连接电极52，复合绝缘层可以包括叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14。在示例性实施方式中，第一晶体管101A可以是像素驱动电路中的驱动晶体管，驱动晶体管可以是薄膜晶体管(Thin FilmTransistor，简称TFT)。

(3)形成弯折区图案。在示例性实施方式中，形成弯折区图案可以包括：先采用第一掩膜版(Etch Bending A MASK，简称EBA MASK)的图案化工艺去除弯折区202的第四绝缘层14、第三绝缘层13和第二绝缘层12，在弯折区202形成第二凹槽72，第二凹槽72内的第四绝缘层14、第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出第一绝缘层11的表面。然后采用第二次掩膜版(Etch Bending B MASK，简称EBB MASK)的图案化工艺去除第二凹槽72内的第一绝缘层11，在第二凹槽72内形成第一凹槽71，第一凹槽71内的第一绝缘层11被刻蚀掉，暴露出基底10的表面，如图11所示。

在示例性实施方式中，弯折区202形成的第一凹槽71和第二凹槽72构成台阶状的凹槽结构，台阶状的凹槽结构可以位于第一连接电极51和第二连接电极52之间，第二凹槽72暴露出第一凹槽71，第一凹槽71暴露出基底10。后续描述中，第一凹槽71和第二凹槽72可以统称为弯折槽。

在示例性实施方式中，EBA MASK和EBB MASK工艺是对显示基板的弯折区进行挖槽的图案化工艺，可以减少弯折区的厚度。本次工艺中可以在显示基板的边框区域同时形成裂缝坝结构，裂缝坝结构可以包括多个间隔设置的裂缝，裂缝暴露出第一绝缘层的表面。EBB MASK工艺中，可以刻蚀掉基底的部分厚度，例如刻蚀掉基底的第二阻挡层，本公开在此不做限定。

(4)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成覆盖前述图案的第一平坦层15，如图12所示。

在示例性实施方式中，显示区域100的第一平坦层15上形成有连接过孔，连接过孔内的第一平坦层15被去掉，暴露出第一晶体管101A的第一漏电极的表面，连接过孔被配置为使后续形成的阳极连接电极通过该过孔与第一晶体管101A的第一漏电极连接。

在示例性实施方式中，第一扇出区201的第一平坦层15上形成有第一隔断槽73。第一隔断槽73可以位于第一扇出区201中的封装区410，第一隔断槽73内的第一平坦层15被去掉，暴露出第四绝缘层14的表面，第一隔断槽73被配置为使后续形成的第一封装层在第一隔断槽73中直接接触第四绝缘层14，保证封装效果和工艺质量。

在示例性实施方式中，第一平坦层15覆盖弯折区202的弯折槽以及第一连接电极51和第二连接电极52，具有平坦的表面，弯折区202的第一平坦层20远离基底10一侧的表面为平齐状，弯折区202的第一平坦层20可以与第一扇出区201的第一平坦层15和第二扇出区203的第一平坦层15表面平齐，以保证后续形成的跨过弯折区202的连接线的平坦性，提高连接可靠性。

在示例性实施方式中，弯折区202的第一平坦层15上形成有第一过孔K1、第二过孔K2、第三过孔K3和第四过孔K4。

在示例性实施方式中，第一过孔K1和第二过孔K2可以位于弯折槽靠近显示区域100的一侧，第一过孔K1可以位于第二过孔K2远离弯折槽的一侧。第一过孔K1和第二过孔K2内的第一平坦层15被去掉，分别暴露出第一连接电极51远离弯折槽的一端和靠近弯折槽的一端，第一过孔K1被配置为使后续形成的第三连接电极通过该过孔与第一连接电极51连接，第二过孔K2被配置为使后续形成的连接线通过该过孔与第一连接电极51连接。

在示例性实施方式中，第三过孔K3和第四过孔K4可以位于弯折槽远离显示区域100的一侧，第四过孔K4可以位于第三过孔K3远离弯折槽的一侧。第三过孔K3和第四过孔K4内的第一平坦层15被去掉，暴露出第二连接电极52靠近弯折槽的一端和远离弯折槽的一端，第三过孔K3被配置为使后续形成的连接线通过该过孔与第二连接电极52连接，第四过孔K4被配置为使后续形成的第四连接电极通过该过孔与第二连接电极52连接。

在示例性实施方式中，本次工艺可以是先形成无机材料的第五绝缘层图案，然后在第五绝缘层上形成有机材料的第一平坦层图案，本公开在此不做限定。

(5)形成第四导电层图案。在示例性实施方式中，形成第四导电层图案可以包括：在形成前述图案的基底上沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，在第一平坦层15上形成第四导电层图案，如图13所示。

在示例性实施方式中，显示区域100的第四导电层可以包括阳极连接电极60，阳极连接电极60通过连接过孔与第一晶体管101A的第一漏电极连接，阳极连接电极60被配置为与后续形成的阳极连接。

在示例性实施方式中，第一扇出区201的第四导电层可以包括第一电源线61和第二电源线62。第一电源线61和第二电源线62可以位于封装区410中第一隔断槽73靠近显示区域100的一侧，第二电源线62可以位于第一电源线61远离显示区域100的一侧。在示例性实施方式中，第一电源线61被配置为连接显示区域100的高电压电源线(VDD)，第二电源线62被配置为连接边框区域300的低电压电源线(VSS)。

在示例性实施方式中，第三连接电极53可以位于密封区420，

在示例性实施方式中，弯折区202的第四导电层可以包括第三连接电极53、第四连接电极54和连接线55。第三连接电极53可以位于弯折槽靠近显示区域100的一侧，通过第一过孔K1与第一连接电极51远离弯折槽的一端连接，第三连接电极53被配置为与后续形成的第一触控引线连接，第一触控引线是位于第一扇出区201的触控引线。第四连接电极54可以位于弯折槽远离显示区域100的一侧，通过第四过孔K4与第二连接电极52远离弯折槽的一端连接，第四连接电极54被配置为与后续形成的第二触控引线连接，第二触控引线是位于第二扇出区203的触控引线。连接线55可以位于弯折槽所在区域，连接线55靠近显示区域100的一端通过第二过孔K2与第一连接电极51靠近弯折槽的一端连接，连接线55远离显示区域100的一端通过第三过孔K3与第二连接电极52靠近弯折槽的一端连接。

在示例性实施方式中，后续形成的位于第一扇出区201的第一触控引线和位于第二扇出区203的第二触控引线，可以通过第三连接电极53、第一连接电极51、连接线55、第二连接电极52和第四连接电极54连接起来，实现触控引线跨过弯折区202的连接。

(6)形成第二平坦层图案。在示例性实施方式中，形成第二平坦层图案可以包括：在形成前述图案的基底上涂覆第二平坦薄膜，通过图案化工艺对第二平坦薄膜进行图案化，形成覆盖第四导电层图案的第二平坦层16，如图14所示。

在示例性实施方式中，显示区域100的第二平坦层16上形成有阳极过孔K5，阳极过孔K5内的第二平坦层16被去掉，暴露出阳极连接电极60的表面，阳极过孔K5被配置为使后续形成的阳极通过该过孔与阳极连接电极60连接。

在示例性实施方式中，第一扇出区201的第二平坦层16上形成有第二隔断槽74，第二隔断槽74内的第二平坦层16被去掉，暴露出第一隔断槽73，且第二隔断槽74与第一隔断槽73连通，相互连通的第一隔断槽73和第二隔断槽74构成台阶状的隔断结构槽，隔断结构槽被配置为使后续形成的第一封装层直接接触第四绝缘层14，并提高第一封装层与第一平坦层15和第二平坦层16的接触强度，保证封装效果和工艺质量。

在示例性实施方式中，隔断结构槽可以采用一次图案化工艺形成。在形成第一平坦层图案中，第一扇出区201的第一平坦层15可以不形成第一隔断槽，而是在形成第二平坦层图案中形成隔断结构槽，隔断结构槽内的第二平坦层16和第一平坦层15被去掉，暴露出第四绝缘层14的表面。在示例性实施方式中，隔断结构槽可以释放平坦工艺中的气体，提高平坦工艺的质量。

在示例性实施方式中，弯折区202的第二平坦层16可以完全覆盖第三连接电极53、第四连接电极54和连接线55。

(7)形成阳极图案。在示例性实施方式中，形成阳极图案可以包括：在形成前述图案的基底上沉积第五导电薄膜，通过图案化工艺对第五导电薄膜进行图案化，在显示区域100的第二平坦层16上形成阳极21图案，阳极21通过阳极过孔K5与阳极连接电极60连接，如图15所示。

(8)形成像素定义层、有机发光层和阴极图案。在示例性实施方式中，形成像素定义层、有机发光层和阴极图案可以包括：

在形成前述图案的基底上涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，在显示区域100形成像素定义层22，像素定义层22上开设有像素开口，像素开口内的像素定义薄膜被去掉，暴露出阳极21的表面。在示例性实施方式中，可以采用半色调或灰色调掩膜板同时形成像素定义层和隔垫柱图案，本公开在此不做限定。

随后，在形成前述图案的基底上，通过蒸镀工艺或喷墨打印工艺形成有机发光层23，有机发光层23通过像素开口与阳极21连接。在示例性实施方式中，有机发光层可以包括叠设的空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、发光层(EML)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有子像素的空穴注入层、电子注入层、空穴传输层、电子传输层和空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，相邻子像素的电子阻挡层可以有少量的交叠，或者可以是隔离的。

随后，在形成前述图案的基底上，通过蒸镀工艺或采用开放式掩膜板的沉积工艺形成阴极24，阴极24的一部分可以形成在显示区域100，与有机发光层23连接，阴极24的另一部分可以形成在第一扇出区201，设置在第二平坦层16上，如图16所示。由于有机发光层23设置在阳极21与阴极24之间，且分别与阳极21和阴极24连接，阳极23通过阳极连接电极60与第一晶体管101A的第一漏电极连接，因而实现了有机发光层23的发光控制。

(9)形成第一封装层图案。在示例性实施方式中，形成第一封装层图案可以包括：在形成前述图案的基底上，沉积第一封装薄膜，通过图案化工艺对第一封装薄膜进行图案化，在显示区域100和第一扇出区201形成第一封装层31图案，如图17所示。

在示例性实施方式中，显示区域100的第一封装层31覆盖阴极24，保护发光材料，防止水汽入侵。第一扇出区201中靠近显示区域100一侧的第一封装层31覆盖阴极24，第一扇出区201中远离显示区域100一侧的第一封装层31覆盖隔断结构槽，并延伸到密封区420，密封区420的第一封装层31设置在第二平坦层16远离基底是一侧。第一封装层31覆盖隔断结构槽是指覆盖隔断结构槽的槽底和台阶结构的槽壁。

在示例性实施方式中，密封区420的第一封装层31远离基底一侧的表面可以是平坦的表面。

在示例性实施方式中，第一封装层31的材料可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以采用化学气相沉积(CVD)或原子层沉积(ALD)等方式沉积。由于隔断结构槽为阶梯状，因而所形成的第一封装层31也为阶梯状，第一封装层31在不同的台阶上与第四绝缘层14、第一平坦层15和第二平坦层16接触，保证了第一封装层31与隔断结构槽的可靠连接。由于第四绝缘层14和第一封装层31均为无机材料，因而提高了第一封装层31的封装质量和效果。

(10)形成第二封装层图案。在示例性实施方式中，形成第二封装层图案可以包括：在形成前述图案的基底上，涂覆第二封装薄膜，通过图案化工艺对第二封装薄膜进行图案化，在显示区域100和第一扇出区201的封装区410形成第二封装层32图案，如图18所示。

在示例性实施方式中，第二封装层32形成在显示区域100的第一封装层31上，以及形成在封装区410的第一封装层31上，即密封区420以及密封区420远离显示区域100以外区域的第二封装薄膜被去除。

在示例性实施方式中，第二封装层32的材料可以采用有机材料，可以采用普通掩膜板或者半色调调掩膜板的图案化工艺，一方面去掉密封区420、弯折区202和第二扇出区203的第二封装薄膜，另一方面在第二封装层32远离显示区域的端部形成坡面结构或者台阶结构，以避免较厚的第二封装层32产生较大的段差。

图19为本公开示例性实施例一种坡面结构的示意图。如图19所示，通过采用普通掩膜板的图案化工艺，所形成的第一扇出区201中的第二封装层32可以包括靠近显示区域一侧的平直段401和远离显示区域一侧的过渡段402。其中，平直段401是指，该区域的第二封装层32的厚度基本上相同，该区域的第二封装层32远离第一封装层31一侧的表面是平坦的。过渡段402是指，该区域的第二封装层32的厚度是不断变化的，沿着远离显示区域的方向，第二封装层32的厚度连续性减小，直至厚度为0。

在示例性实施方式中，平直段401中第二封装层32可以具有第一厚度H，沿着远离显示区域的方向，过渡段402中第二封装层32的厚度从第一厚度H逐渐减少到0。

在示例性实施方式中，厚度基本上相同是指，在平直段401，第二封装层32的最大厚度与第二封装层32的最小厚度之差可以小于或等于第一厚度H的10％。

在示例性实施方式中，过渡段402的长度L可以小于或等于100μm。

在示例性实施方式中，过渡段402的长度L可以小于或等于50μm。

在示例性实施方式中，过渡段402中远离显示区域一侧端部的坡面结构可以是坡面，坡面的母线可以是斜线，或者可以是弧线。

在示例性实施方式中，斜线与水平面(基底平面)之间的夹角可以约为10°至80°。例如，斜线与基底平面之间的夹角可以约为30°至60°。

图20为本公开示例性实施例一种台阶结构的示意图。如图20所示，通过采用半色调或灰色调掩膜板的图案化工艺，所形成的第一扇出区201中的第二封装层32可以包括靠近显示区域一侧的平直段401和远离显示区域一侧的台阶段403。其中，平直段401是指，该区域的第二封装层32的厚度基本上相同，该区域的第二封装层32远离第一封装层31一侧的表面是平坦的。台阶段403是指，该区域的第二封装层32的厚度是间断变化的，沿着远离显示区域的方向，第二封装层32的厚度间断性减小，直至厚度为0。

在示例性实施方式中，平直段401中第二封装层32可以具有第一厚度H，沿着远离显示区域的方向，台阶段403中第二封装层32的厚度从第一厚度H间断性减少到0。

在示例性实施方式中，台阶段403的长度L可以小于或等于100μm。

在示例性实施方式中，台阶段403的长度L可以小于或等于50μm。

在示例性实施方式中，台阶段403的台阶结构可以至少包括第一台阶403A和第二台阶403B。第一台阶403A可以位于台阶段403远离显示区域一侧的端部，第二台阶403B可以位于第一台阶403A靠近显示区域100的一侧，第一台阶403A远离第一封装层31的表面与第一封装层31之间的距离小于第二台阶403B远离第一封装层31的表面与第一封装层31之间的距离。

在示例性实施方式中，第一台阶403A的厚度h1可以大于第二台阶403B的厚度h2，或者第一台阶403A的厚度h1可以小于第二台阶403B的厚度h2，或者第一台阶403A的厚度h1可以等于第二台阶403B的厚度h2。

在示例性实施方式中，第二封装层32的厚度可以约为4μm到8μm，第一台阶403A的厚度h1可以约为2μm到4μm，第二台阶403B的厚度h2可以约为2μm到4μm。

在示例性实施方式中，第一台阶403A和第二台阶403B远离显示区域一侧的端部可以为坡面，坡面的母线可以是斜线，或者可以是弧线。

本公开示例性实施例通过采用图案化工艺形成第二封装层，不仅不存在有机材料流动的情况，边缘区域不需要设置隔离坝阻隔有机材料，而且可以通过图案化工艺控制第二封装层的位置、形貌和段差，不需要设置较长距离的有机材料爬坡，因而可以最大限度地减小边框的宽度，实现边框窄化设计。本公开示例性实施例通过采用普通掩膜板或者半色调调掩膜板的图案化工艺，在边缘区域所形成的第二封装层包括平直段和过渡段，过渡段可以是斜坡结构或者台阶结构，不仅可以保证边缘区域中第二封装层远离基底一侧表面的平坦性，使得后续形成的触控汇聚线设置在平坦的表面上，避免了触控汇聚线出现短路不良，而且可以避免第二封装层端部的较大段差，可以保证后续形成的第三封装层与第二封装层两者较好的表面接触，提高封装质量和效果。

(11)形成第三封装层图案。在示例性实施方式中，形成第三封装层图案可以包括：在形成前述图案的基底上，沉积第三封装薄膜，通过图案化工艺对第三封装薄膜进行图案化，在显示区域100和第一扇出区201形成第三封装层33，如图21所示。

在示例性实施方式中，显示区域100的第三封装层33覆盖第二封装层32，第一扇出区201中封装区410的第三封装层33覆盖第二封装层32，第一扇出区201中密封区420的第三封装层33覆盖第一封装层31。

在示例性实施方式中，密封区420的第三封装层33远离基底一侧的表面可以是平坦的表面。

在示例性实施方式中，密封区420的第一封装层31和第三封装层33远离显示区域一侧的端面可以是平齐的。

在示例性实施方式中，第三封装层33的材料可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以采用化学气相沉积(CVD)或原子层沉积(ALD)等方式沉积。由于第二封装层32远离显示区域100的端部为阶梯状的台阶结构，因而台阶结构所在区域所形成的第三封装层33也为阶梯状，第三封装层33在不同的台阶上与第一封装层31和第二封装层32接触，保证了封装质量和效果。

(12)形成触控结构层和触控引线层图案。在示例性实施方式中，形成触控结构层和触控引线层图案可以包括：在形成前述图案的基底上沉积第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，在显示区域的封装结构层上形成第一金属层41图案，第一金属层41可以称为桥接层。随后，在形成前述图案的基底上沉积或涂覆触控绝缘薄膜，通过图案化工艺对触控绝缘薄膜进行图案化，在显示区域形成覆盖第一金属层41的触控绝缘层42图案。随后，在形成前述图案的基底上沉积第二金属薄膜，通过图案化工艺对第二金属薄膜进行图案化，形成第二金属层43图案，第二金属层43可以包括位于显示区域触控绝缘层上的触控电极层和位于第一扇出区和第二扇出区的触控引线层。随后，在形成前述图案的基底上沉积或涂覆触控保护薄膜，形成覆盖触控电极层和触控引线层的触控保护层44图案，如图22所示。

在示例性实施方式中，位于第一扇出区201的触控引线层可以包括触控汇聚线80和第一触控引线81，触控汇聚线80位于第一扇出区201靠近显示区域100的一侧，设置在平坦的第三封装层33上，第一触控引线81位于第一扇出区201靠近弯折区202的一侧，通过过孔与第三连接电极53连接。位于第二扇出区203的触控引线层可以包括第二触控引线82，第二触控引线82位于第二扇出区203靠近弯折区202的一侧，通过过孔与第四连接电极54连接。由于第三连接电极53和第四连接电极54通过第一连接电极51、连接线55和第二连接电极52连接，因而实现了第一触控引线81和第二触控引线82跨过弯折区202的连接。

后续工艺可以包括：将显示基板从玻璃载板上剥离的剥离工艺，在显示基板背面贴附背膜的附膜工艺，以及切割工艺等，本公开在此不做限定。

通过本公开示例性实施例显示基板的结构以及制备过程可以看出，本公开通过采用图案化工艺形成封装结构层，不仅不存在有机材料流动的情况，边缘区域不需要设置隔离坝阻隔有机材料，而且可以通过图案化工艺控制封装结构层的位置、形貌和段差，不需要设置较长距离的有机材料爬坡，因而可以最大限度地减小边框的宽度，实现边框窄化设计。本公开示例性实施例通过采用普通掩膜板或者半色调调掩膜板的图案化工艺，在边缘区域所形成的第二封装层包括平直段和过渡段，过渡段可以是斜坡结构或者台阶结构，不仅可以保证边缘区域中第二封装层远离基底一侧表面的平坦性，使得后续形成的触控汇聚线位于平坦的表面上，保证触控汇聚线在封装结构层上各个位置的高度保持一致，有利于布线设计，避免了触控引线出现短路不良，而且可以避免第二封装层端部的较大段差，可以保证后续形成的第三封装层与第二封装层两者较好的表面接触，提高封装质量和效果。本公开通过采用图案化工艺形成封装结构层，可以取消边缘区域的隔离坝，可以为阴极的设计提供了优化空间。本公开通过采用图案化工艺形成封装结构层，可以实现较小的工艺偏差，无机材料的第一封装层和第三封装层的工艺偏差为小于0.8μm，有机材料的第二封装层的工艺偏差为小于1.0μm，远远小于采用开口掩膜板和喷墨打印的工艺偏差。本公开的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

本公开示例性实施例显示基板的结构及其制备过程仅仅是一种示例性说明。在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少图案化工艺，本公开在此不做限定。

在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如OLED、量子点显示(QLED)、发光二极管显示(Micro LED或Mini LED)或量子点发光二极管显示(QDLED)等，本公开在此不做限定。

本公开还提供了一种显示基板的制备方法，以制备前述的显示基板。在示例性实施方式中，所述显示基板包括显示区域和位于所述显示区域至少一侧的边缘区域；所述制备方法可以包括：

在基底上形成边缘结构层；

在所述边缘结构层上形成边缘封装层；所述边缘封装层包括叠设的无机材料的第一封装层、有机材料的第二封装层和无机材料的第三封装层；所述第二封装层包括靠近所述显示区域一侧的平直段和远离所述显示区域一侧的过渡段，所述平直段的第二封装层具有第一厚度，所述过渡段的第二封装层的厚度从所述第一厚度减少到0；所述过渡段的长度小于或等于100μm，所述长度为远离所述显示区域方向的尺寸。

在示例性实施方式中，所述边缘区域可以包括沿着远离所述显示区域方向依次设置的封装区和密封区；在所述边缘结构层上形成边缘封装层，可以包括：

形成第一封装层，所述第一封装层包括第一包覆段和第一密封段，所述第一包覆段位于所述封装区，所述第一密封段位于所述密封区；

采用图案化工艺形成第二封装层，所述第二封装层设置在所述第一包覆段远离所述基底的一侧；

形成第三封装层，所述第三封装层包括第二包覆段和第二密封段，所述第二包覆段设置在所述第二封装层远离所述基底的一侧，所述第二密封段设置在所述第一密封段远离所述基底的一侧。

在示例性实施方式中，采用图案化工艺形成第二封装层，可以包括：

涂覆无机薄膜；

采用普通掩膜板的图案化工艺对所述无机薄膜进行图案化，在所述第一封装层的第一包覆段上形成第二封装层，所述第二封装层远离所述显示区域的端部为坡面结构。

在示例性实施方式中，采用图案化工艺形成第二封装层，可以包括：

涂覆无机薄膜；

采用半色调掩膜板或灰色调掩膜板的图案化工艺对所述无机薄膜进行图案化，在所述第一封装层的第一包覆段上形成第二封装层，所述第二封装层远离所述显示区域的端部为通过图案化工艺形成的台阶结构。

在示例性实施方式中，形成第一封装层，可以包括：采用图案化工艺形成第一封装层。

在示例性实施方式中，形成第三封装层，可以包括：采用图案化工艺形成第三封装层。

本公开还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本实用新型的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (13)

1.一种显示基板，其特征在于，包括显示区域和位于所述显示区域至少一侧的边缘区域；在垂直于所述显示基板的平面内，所述边缘区域包括基底、设置在所述基底上的边缘结构层以及设置在所述边缘结构层远离所述基底一侧的边缘封装层，所述边缘封装层包括叠设的无机材料的第一封装层、有机材料的第二封装层和无机材料的第三封装层；所述第二封装层包括靠近所述显示区域一侧的平直段和远离所述显示区域一侧的过渡段，所述平直段的第二封装层具有第一厚度，所述过渡段的第二封装层的厚度从所述第一厚度减少到0；所述过渡段的长度小于或等于100μm，所述长度为远离所述显示区域方向的尺寸。

2.根据权利要求1所述的显示基板，其特征在于，所述过渡段的长度小于或等于50μm。

3.根据权利要求1所述的显示基板，其特征在于，所述平直段中，所述第二封装层的最大厚度与所述第二封装层的最小厚度之差小于或等于所述第一厚度的10％。

4.根据权利要求1所述的显示基板，其特征在于，所述过渡段远离所述显示区域的端部为通过图案化工艺形成的坡面结构。

5.根据权利要求1所述的显示基板，其特征在于，所述过渡段远离所述显示区域的端部为通过图案化工艺形成的台阶结构。

6.根据权利要求5所述的显示基板，其特征在于，所述台阶结构至少包括第一台阶和第二台阶，所述第一台阶位于所述过渡段远离所述显示区域的一侧，所述第二台阶位于所述第一台阶靠近所述显示区域的一侧，所述第一台阶远离所述基底的表面与所述基底之间的距离小于所述第二台阶远离所述基底的表面与所述基底之间的距离。

7.根据权利要求6所述的显示基板，其特征在于，所述第一厚度为4μm到8μm，所述第一台阶的厚度为2μm到4μm，所述第二台阶的厚度为2μm到4μm。

8.根据权利要求1至7任一项所述的显示基板，其特征在于，所述边缘区域包括沿着远离所述显示区域方向依次设置的封装区和密封区；所述第一封装层设置在所述边缘结构层远离所述基底的一侧，所述第一封装层包括第一包覆段和第一密封段，所述第一包覆段位于所述封装区，所述第一密封段位于所述密封区；所述第二封装层设置在所述第一包覆段远离所述基底的一侧；所述第三封装层包括第二包覆段和第二密封段，所述第二包覆段设置在所述第二封装层远离所述基底的一侧，所述第二密封段设置在所述第一密封段远离所述基底的一侧。

9.根据权利要求8所述的显示基板，其特征在于，所述第一密封段远离所述显示区域一侧的端部与所述第二密封段远离所述显示区域一侧的端部平齐。

10.根据权利要求8所述的显示基板，其特征在于，所述第一密封段和第二密封段远离所述基底一侧的表面为平坦表面。

11.根据权利要求1至7任一项所述的显示基板，其特征在于，所述边缘结构层包括设置在所述基底上的复合绝缘层和设置在所述复合绝缘层远离所述基底一侧的平坦层，所述平坦层上设置有暴露出所述复合绝缘层的隔断结构槽，所述第一封装层覆盖所述隔断结构槽的侧壁和槽底。

12.根据权利要求11所述的显示基板，其特征在于，所述平坦层包括设置在所述复合绝缘层远离所述基底一侧的第一平坦层和设置在所述第一平坦层远离所述基底一侧的第二平坦层，所述第一平坦层上设置有暴露出所述复合绝缘层的第一隔断槽，所述第二平坦层上设置有暴露出所述第一隔断槽的第二隔断槽，所述第一隔断槽和第二隔断槽构成台阶状的隔断结构槽。

13.一种显示装置，其特征在于，包括如权利要求1～12中任一项所述的显示基板。

Images