CN117913056A - 中间芯片和芯片堆叠封装的加工方法 - Google Patents
中间芯片和芯片堆叠封装的加工方法 Download PDFInfo
- Publication number
- CN117913056A CN117913056A CN202211241517.0A CN202211241517A CN117913056A CN 117913056 A CN117913056 A CN 117913056A CN 202211241517 A CN202211241517 A CN 202211241517A CN 117913056 A CN117913056 A CN 117913056A
- Authority
- CN
- China
- Prior art keywords
- chip
- bump
- back surface
- chips
- correspondingly connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 21
- 239000004033 plastic Substances 0.000 claims description 11
- 229920003023 plastic Polymers 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 8
- 238000003466 welding Methods 0.000 abstract description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004886 process control Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- DMFGNRRURHSENX-UHFFFAOYSA-N beryllium copper Chemical compound [Be].[Cu] DMFGNRRURHSENX-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- 229920006380 polyphenylene oxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供一种中间芯片。该中间芯片的正面具有第一凸点，背面具有第二凸点，从而中间芯片能够与其两侧的芯片进行凸点对凸点的连接，增加中间芯片与其侧边的芯片之间的连接处的焊料量，且凸点和凸点连接时不容易出现焊料偏移，进而能够有效地降低由于芯片翘曲导致的凸点虚焊或未焊接等缺陷，有利于提高对芯片翘曲的控制能力，降低芯片翘曲对封装产品良率的影响。本发明还提供一种芯片堆叠封装的加工方法。该加工方法中，提供的底层芯片的背面具有第三凸点，将中间芯片设置在底层芯片的背面上，中间芯片的正面具有第一凸点且具有第二凸点，中间芯片正面的第一凸点与底层芯片背面的第三凸点对应连接。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种中间芯片和芯片堆叠封装的加工方法。
背景技术
在多层芯片(如3DS/HBM芯片)堆叠技术中，回流焊接(Mass reflow，MR)+模塑底部填充(MUF)是一款成熟的堆叠封装技术。但是使用MR+MUF技术时，对芯片的翘曲(warpage)、凸点(bump)的高低均匀性、以及芯片在不同温度下翘曲的一致性有很高的要求，例如，要求芯片的翘曲需要控制到10微米以下，凸点的焊料量要多且凸点的高度要均匀，回流焊(reflow)温区设置要匹配芯片翘曲。如果芯片的翘曲和凸点的高度均匀性控制不好，在进行晶圆级(wafer level)回流焊时，因为芯片的翘曲不一致导致凸点焊接出现虚焊或者未焊接的现象，导致产品不良，影响产品良率。
发明内容
本发明的目的是提供一种中间芯片和一种芯片堆叠封装的加工方法，能够降低芯片翘曲对芯片堆叠封装产品良率的影响，提高芯片堆叠封装产品的良率。
为了实现上述目的，本发明一方面提供一种中间芯片。所述中间芯片具有相对的正面和背面，所述中间芯片的正面具有第一凸点，所述中间芯片的背面具有第二凸点。
可选的，所述中间芯片设置在底层芯片的背面上，所述底层芯片的背面具有第三凸点，所述第一凸点与所述第三凸点对应连接。
可选的，所述中间芯片的上方设置有顶层芯片，所述顶层芯片的正面具有第四凸点，所述第四凸点与所述中间芯片背面的第二凸点对应连接。
可选的，对应连接的所述第一凸点和所述第三凸点的高度相同且宽度相同，对应连接的所述第二凸点和所述第四凸点的高度相同且宽度相同。
可选的，所述第一凸点、所述第二凸点、所述第三凸点和所述第四凸点均包括第一焊盘和位于所述第一焊盘上的微凸结构。
可选的，同一个凸点中，所述第一焊盘的宽度为L，所述微凸结构的高度为H，其中，0.5L<H<0.8L。
可选的，所述第一焊盘为单层结构；所述微凸结构为凸块、焊球或焊块。
可选的，所述中间芯片的数量为多个，多个所述中间芯片自下而上依次堆叠在所述底层芯片的背面上，所述顶层芯片设置在多个所述中间芯片的上方；多个所述中间芯片中，靠近所述底层芯片的中间芯片的正面的第一凸点与所述底层芯片的背面的第三凸点对应连接，靠近所述顶层芯片的中间芯片的背面的第二凸点与所述顶层芯片的正面的第四凸点对应连接；相邻两个所述中间芯片中，上层的中间芯片正面的第一凸点与下层的中间芯片背面的第二凸点对应连接。
可选的，每个所述中间芯片中具有硅穿孔，所述中间芯片的第一凸点和第二凸点分别位于所述硅穿孔的两端。
本发明的另一方面提供一种芯片堆叠封装的加工方法。所述加工方法包括：提供底层芯片，所述底层芯片的背面具有第三凸点；将中间芯片设置在所述底层芯片的背面上，所述中间芯片的正面具有第一凸点，所述中间芯片的背面具有第二凸点，所述第一凸点与所述第三凸点对应连接。
可选的，所述加工方法包括：所述将所述中间芯片设置在所述底层芯片的背面上之后，将顶层芯片设置在所述中间芯片上方，所述顶层芯片的正面具有第四凸点，所述第四凸点与所述中间芯片背面的第二凸点对应连接。
可选的，所述将所述中间芯片设置在所述底层芯片的背面上的方法包括：在所述底层芯片的背面上自下而上依次堆叠多个所述中间芯片；其中，每个所述中间芯片的正面具有所述第一凸点且背面具有所述第二凸点；多个所述中间芯片中，靠近所述底层芯片的中间芯片的正面的第一凸点与所述底层芯片的背面的第三凸点对应连接，靠近所述顶层芯片的中间芯片的背面的第二凸点与所述顶层芯片的正面的第四凸点对应连接；相邻两个所述中间芯片中，上层的中间芯片正面的第一凸点与下层的中间芯片背面的第二凸点对应连接。
可选的，所述提供底层芯片的方法包括：提供基板，将多个所述底层芯片正面朝下的设置在所述基板上；其中，所述将多个所述底层芯片设置在基板上之后，在每个所述底层芯片的背面上依次设置所述中间芯片和所述顶层芯片。
可选的，所述加工方法包括：所述将顶层芯片设置在所述中间芯片上方之后，在所述基板上形成塑封体，所述塑封体至少包覆所述底层芯片的侧面、所述中间芯片的侧面和所述顶层芯片的侧面；以及执行切割工艺，切割所述基板和所述塑封体，获得多个单颗封装体。
本发明提供的中间芯片具有相对的正面和背面，所述中间芯片的正面具有第一凸点，所述中间芯片的背面具有第二凸点，从而中间芯片能够与其两侧的芯片进行凸点对凸点的连接，增加中间芯片与其侧边的芯片之间的连接处的焊料量，且凸点和凸点连接时不容易出现焊料偏移，进而能够有效地降低由于芯片翘曲导致的凸点虚焊或未焊接等缺陷，有利于提高对芯片翘曲的控制能力，降低芯片翘曲对封装产品良率的影响，提高芯片堆叠封装产品的良率。
进一步的，所述中间芯片设置在底层芯片的背面上，所述底层芯片的背面具有第三凸点，所述中间芯片正面的第一凸点与所述第三凸点对应连接，所述中间芯片的上方设置有顶层芯片，所述顶层芯片的正面具有第四凸点，所述第四凸点与所述中间芯片背面的第二凸点对应连接，所述第一凸点、所述第二凸点、所述第三凸点和所述第四凸点均包括第一焊盘和位于所述第一焊盘上的微凸结构，即对应连接的双边凸点的结构一致，如此可以降低产品过程控制的成本。此外，对应连接的凸点的焊盘表面均覆盖有微凸结构，从而凸点中焊盘的表面不需要形成银层或金层等贵金属层以防止焊盘氧化，有助于降低制作成本。
本发明提供的芯片堆叠封装的加工方法中，提供的底层芯片的背面具有第三凸点，将中间芯片设置在底层芯片的背面上，且中间芯片正面的第一凸点与底层芯片背面的第三凸点对应连接，即中间芯片与底层芯片之间为凸点对凸点的连接，如此可以增加中间芯片与底层芯片之间的连接处的焊料量，且凸点和凸点连接时不容易出现焊料偏移，进而能够有效地降低由于芯片翘曲导致的凸点虚焊或未焊接等缺陷，有利于提高对芯片翘曲的控制能力，降低芯片翘曲对封装产品良率的影响，提高芯片堆叠封装产品的良率。
附图说明
图1为两个芯片的堆叠示意图。
图2为本发明一实施例的中间芯片的剖面示意图。
图3为本发明一实施例中中间芯片与底层芯片和顶层芯片堆叠的示意图。
附图标记说明：
(图1)10-第一芯片；11-焊盘；11a-镍层；11b-金层；12-第二芯片；13-凸点；
(图2至图3)100-底层芯片；101-第二硅穿孔；200-中间芯片；201-第一硅穿孔；300-顶层芯片；40-第一焊盘；41-微凸结构；43-第二焊盘；401-第一凸点；402-第二凸点；403-第三凸点；404-第四凸点；405-第五凸点。
具体实施方式
图1为两个芯片的堆叠示意图。现有的芯片堆叠结构中，如图1所示，第一芯片10上的焊盘11与第二芯片12上的凸点13对应连接。发明人研究发现，若为了降低翘曲的影响而单边增加凸点13中焊料的尺寸，容易导致焊料偏移(solder shift)，无法有效地降低翘曲对产品良率的影响。而且，为了防止焊盘11的氧化，需要在焊盘11中的镍层11a的表面形成金层11b，如此增加了成本。
为了有效地降低芯片翘曲对产品良率的影响，本发明提供一种中间芯片、一种芯片堆叠封装的加工方法以及一种封装体。
以下结合附图和具体实施例对本发明提出的中间芯片、芯片堆叠封装的加工方法、以及封装体作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例的中间芯片的剖面示意图。如图2所示，所述中间芯片200具有相对的正面和背面，所述中间芯片200的正面具有第一凸点401，所述中间芯片200的背面具有第二凸点402。如此，中间芯片200能够与其两侧的芯片进行凸点对凸点的连接，增加中间芯片与其侧边的芯片之间的连接处的焊料量，且不容易出现焊料偏移，进而能够有效地降低由于芯片翘曲导致的凸点虚焊或未焊接等缺陷，有利于提高对芯片翘曲的控制能力，降低芯片翘曲对封装产品良率的影响，提高芯片堆叠封装产品的良率。
本实施例中，所述中间芯片200设置在芯片与芯片之间，但不限于此。在其它实施例中，中间芯片还可以设置在芯片与基板之间，或者设置在基板与基板之间。
如图2所示，中间芯片200的第一凸点401和第二凸点402均可以包括第一焊盘40和位于第一焊盘40上的微凸结构41。所述第一焊盘40的材料可以包括铜、镍、不锈钢或铍铜，但不限于此。所述微凸结构41的材料可以包括锡(Sn)或以锡为主的合金，例如以锡为主的合金为SnAg，但不限于此。
如图2所示，所述中间芯片200中具有的第一硅穿孔201，所述中间芯片200的第一凸点401和第二凸点402分别位于第一硅穿孔201的两端。中间芯片200中可以形成有多个第一硅穿孔201，每个第一硅穿孔201的两端分别形成第一凸点401和第二凸点402。第一硅穿孔201与其两端的第一凸点401和第二凸点402构成中间芯片200的互联通道，中间芯片200可以通过第一凸点401和第一硅穿孔201与中间芯片200下方的芯片互联，中间芯片200可以通过第二凸点402和第一硅穿孔201与中间芯片200上方的芯片互联。
硅穿孔201可以包括布线金属层和围绕布线金属层的阻挡金属层。布线金属层可以包括例如Cu或W。例如，布线金属层可以包括Cu、CuSn、CuMg、CuNi、CuZn、CuPd、CuAu、CuRe、CuW和/或W，但是不限于此。例如，布线金属层还可以包括Al、Au、Be、Bi、Co、Cu、Hf、In、Mn、Mo、Ni、Pb、Pd、Pt、Rh、Re、Ru、Ta、Te、Ti、W、Zn和/或Zr，可以具有单堆叠结构或者包括两个或更多个堆叠元件的结构。阻挡金属层可以包括W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni和/或NiB，可以具有单层结构或多层结构。然而，硅穿孔201的材料不限于以上材料。
图3为本发明一实施例中中间芯片与底层芯片和顶层芯片堆叠的示意图。如图3所示，所述中间芯片200设置在底层芯片100的背面上，所述底层芯片100的背面具有第三凸点403，中间芯片200正面的第一凸点401与所述第三凸点403对应连接。
其中，第三凸点403包括第一焊盘40和位于第一焊盘40上的微凸结构41。一个中间芯片200正面的第一凸点401的数量可以为多个，与该中间芯片200的正面连接的底部芯片100的背面的第三凸点403的数量可以为多个，多个所述第一凸点401可以与多个所述第三凸点403一一对应并连接。
如图3所示，所述底层芯片100的正面可以形成有第五凸点405。所述底层芯片100的第五凸点405可以按照Jedec标准进行设计。具体的，第五凸点405可以包括第二焊盘43和位于第二焊盘43上的微凸结构41。第二焊盘43可以为不同材料层层叠的多层结构。例如，第二焊盘43包括在底层芯片100的正面上依次层叠的铜层、镍层和铜层，但不限于此。
所述底层芯片100可以设置在基板(图中未示出)上，所述第五凸点405可以与基板连接。基板可以是例如印刷电路板(PCB)基板、陶瓷基板或者中介层(interposer)。当基板是PCB时，基板可以包括基底基体以及可以分别形成在基底基体的上表面和下表面上的上焊盘和下焊盘。上焊盘和下焊盘可以被覆盖基底基体的上表面和下表面的阻焊层暴露。底层芯片100的第五凸点405可以与基板的上焊盘或下焊盘连接。基底基体可以包括酚树脂、环氧树脂和/或聚酰亚胺。例如，基底基体可以包括FR4、四官能环氧树脂、聚苯醚、环氧/聚苯撑醚、双马来酰亚胺三嗪(BT)、聚酰胺短纤席材(thermount)、氰酸酯、聚酰亚胺和/或液晶聚合物。
如图3所示，底层芯片100中可以形成有第二硅穿孔101，第三凸点403和第五凸点405可以分别位于第二硅穿孔101的两端。底层芯片100中可以形成有多个第二硅穿孔101，每个第二硅穿孔101的两端分别可以形成有第三凸点403和第五凸点405。
如图3所示，所述中间芯片200的上方可以设置有顶层芯片300，所述顶层芯片300的正面可以具有第四凸点404，所述第四凸点404与所述中间芯片200背面的第二凸点402对应连接。中间芯片200背面的第二凸点402的数量可以为多个，顶层芯片300正面的第四凸点404的数量可以为多个，多个第二凸点402与多个第四凸点404可以一一对应并连接。
本实施例中，第一凸点401与对应连接的第三凸点403的结构可以相同，第二凸点402与对应连接的第四凸点404的结构可以相同，即本实施例中，对应连接的双边凸点的结构一致，如此可以降低产品过程控制的成本。进一步的，所述第一凸点401、所述第二凸点402、所述第三凸点403和所述第四凸点404均可以包括第一焊盘40和位于所述第一焊盘40上的微凸结构41，如此中间芯片200正背面的凸点、底层芯片100背面的凸点以及顶层芯片300正面的凸点的结构相同，有助于进一步降低产品过程控制的成本。
所述第一焊盘40可以为单层结构，例如包括单一的镍层。所述微凸结构41可以为凸块、焊球或焊块，但不限于此。微凸结构41的材料包括锡或锡的合金。锡的合金可以为锡银，但不限于此。
对应连接的第一凸点401和第三凸点403均包括第一焊盘40和位于所述第一焊盘40上的微凸结构41，对应连接的第二凸点402和第四凸点404均包括第一焊盘40和位于所述第一焊盘40上的微凸结构41，如此对应连接的凸点的焊盘表面均覆盖有微凸结构，从而凸点中焊盘的表面不需要形成银层或金层等贵金属层以防止焊盘氧化，有助于降低制作成本。
对应连接的第一凸点401和第三凸点403的高度可以相同且宽度可以相同，对应连接的第二凸点402和第四凸点404的高度可以相同且宽度可以相同。例如，第一凸点401、第二凸点402、第三凸点403和第四凸点404的高度均相同且宽度均相同，即中间芯片200正背面的凸点、底层芯片100背面的凸点以及顶层芯片300正面的凸点的尺寸相同，如此可以降低产品过程控制的成本。
本实施例中，同一个凸点中，例如第一凸点401、第二凸点402、第三凸点403和第四凸点404中，第一焊盘40的宽度为L，所述微凸结构41的高度为H，其中，0.5L<H<0.8L，如此中间芯片200与其侧面的芯片进行凸点对凸点的连接时，能够有效地降低芯片翘曲导致的凸点虚焊或未焊接等缺陷，降低芯片翘曲对封装产品良率的影响。
本实施例中，底层芯片100、中间芯片200和顶层芯片300均可以为3DS芯片或HBM芯片，但不限于此。
需要说明的是，虽然图3示出的堆叠结构中仅示出了一个中间芯片200，但不限于此。在其它实施例中，中间芯片200的数量为可以多个，多个中间芯片200自下而上依次堆叠在底层芯片100的背面上，所述顶层芯片300设置在多个所述中间芯片200的上方。
多个所述中间芯片200中，靠近所述底层芯片100的中间芯片200的正面的第一凸点401与所述底层芯片100的背面的第三凸点403对应连接，靠近所述顶层芯片300的中间芯片200的背面的第二凸点402与所述顶层芯片300的正面的第四凸点404对应连接。相邻两个所述中间芯片200中，上层的中间芯片正面的第一凸点401与下层的中间芯片背面的第二凸点402对应连接，对应连接的第一凸点401和第二凸点402的结构和尺寸(例如高度和宽度)可以相同。
本实施例的中间芯片200具有相对的正面和背面，所述中间芯片200的正面具有第一凸点401，所述中间芯片200的背面具有第二凸点402，从而中间芯片200能够与其两侧的芯片进行凸点对凸点的连接，增加中间芯片200与其侧边的芯片之间的连接处的焊料量，且凸点和凸点连接时不容易出现焊料偏移，进而能够有效地降低芯片翘曲导致的凸点虚焊或未焊接等缺陷，有利于提高对芯片翘曲的控制能力，降低芯片翘曲对封装产品良率的影响，提高芯片堆叠封装产品的良率。
本实施例还提供一种芯片堆叠封装的加工方法。所述加工方法包括：参考图3所示，提供底层芯片100，所述底层芯片100的背面具有第三凸点403；将中间芯片200设置在所述底层芯片100的背面上；所述中间芯片200的正面具有第一凸点401，所述中间芯片200的背面具有第二凸点402，所述第一凸点401与所述第三凸点403对应连接。
所述加工方法中，中间芯片200正面的第一凸点401与底层芯片100背面的第三凸点403对应连接，即中间芯片200与底层芯片100之间为凸点对凸点的连接，如此可以增加中间芯片200与底层芯片100之间的连接处的焊料量，且凸点和凸点连接时不容易出现焊料偏移，进而能够有效地降低由于芯片翘曲导致的凸点虚焊或未焊接等缺陷，有利于提高对芯片翘曲的控制能力，降低芯片翘曲对封装产品良率的影响，提高芯片堆叠封装产品的良率。
具体的，本实施例中，提供底层芯片100的方法可以包括：提供基板(图中未示出)，将多个所述底层芯片100正面朝下的设置在所述基板上。在基板上同时设置多个底层芯片100，如此有助于提高封装效率。需要说明的是，将多个所述底层芯片100设置在基板上之后，后续可以在每个所述底层芯片100的背面上依次设置所述中间芯片200和所述顶层芯片300，即多个底层芯片100上芯片的堆叠情况相同。在其它实施例中，也可以在基板上仅设置一个底层芯片100。
为了便于说明，以下以在一个底层芯片100上堆叠芯片为例进行说明。
将底层芯片100设置在基板上之后，将中间芯片200设置在所述底层芯片100的背面上。所述中间芯片200的正面朝向所述底层芯片100，中间芯片200正面的第一凸点401与底层芯片300背面的第三凸点403对应连接。
接着，将顶层芯片300设置在所述中间芯片200上方，所述顶层芯片300的正面具有第四凸点404，所述第四凸点404与所述中间芯片200背面的第二凸点402对应连接。本实施例中，顶层芯片300与中间芯片200之间也为凸点对凸点的连接，有利于降低芯片翘曲对封装产品良率的影响。
本实施例中，第一凸点401与对应连接的第三凸点403的结构可以相同，第二凸点402与对应连接的第四凸点404的结构可以相同，即本实施例中，对应连接的双边凸点的结构一致，如此可以降低产品过程控制的成本。进一步的，所述第一凸点401、所述第二凸点402、所述第三凸点403和所述第四凸点404均可以包括第一焊盘40和位于所述第一焊盘40上的微凸结构41，如此中间芯片200正背面的凸点、底层芯片100背面的凸点以及顶层芯片300正面的凸点的结构相同，有助于进一步降低产品过程控制的成本。
本实施例中，所述第一焊盘40的材料可以包括铜、镍、不锈钢或铍铜，但不限于此。所述微凸结构41的材料可以包括锡(Sn)或以锡为主的合金，例如以锡为主的合金为SnAg，但不限于此。
在将中间芯片200和顶层芯片300依次堆叠在底层芯片100的上方之后，可以通过一次回流焊工艺，使得第一凸点401、第二凸点402、第三凸点403和第四凸点404的微凸结构41熔融，以使得第一凸点401与第三凸点403连接、第二凸点402和第四凸点404连接，如此可以通过一次回流焊工艺使得所有相对应的凸点连接，且中间芯片200的两面的凸点同时与对应的凸点连接，从而中间芯片200一面的凸点与对应凸点连接时不会影响另一面的凸点的状况(例如形状)，有利于提高中间芯片200与其两侧的芯片连接的可靠性，但不限于此。在将中间芯片200设置在底层芯片100上之后，可以通过第一回流焊工艺使得第一凸点401与第三凸点403连接；在将顶层芯片300设置在中间芯片200的上方后，可以通过第二回流焊工艺使得第二凸点402与第四凸点404连接。
对应连接的第一凸点401和第三凸点403的高度可以相同且宽度可以相同，对应连接的第二凸点402和第四凸点404的高度可以相同且宽度可以相同。例如，第一凸点401、第二凸点402、第三凸点403和第四凸点404的高度均相同且宽度均相同，即中间芯片200正背面的凸点、底层芯片100背面的凸点以及顶层芯片300正面的凸点的尺寸相同，如此可以降低产品过程控制的成本。
需要说明的是，图3中，底层芯片100上仅设置了一个中间芯片200，但不限于此。在其它实施例中，底层芯片100上可以堆叠设置多个中间芯片200。将所述中间芯片200设置在所述底层芯片100的背面上的方法可以包括：在所述底层芯片100的背面上自下而上依次堆叠多个所述中间芯片200。
此时，每个所述中间芯片200的正面具有第一凸点401且背面具有第二凸点402；多个所述中间芯片200中，靠近所述底层芯片100的中间芯片200的正面的第一凸点401与所述底层芯片100的背面的第三凸点403对应连接，靠近所述顶层芯片300的中间芯片200的背面的第二凸点402与所述顶层芯片300的正面的第四凸点404对应连接；相邻两个所述中间芯片200中，上层的中间芯片正面的第一凸点401与下层的中间芯片背面的第二凸点402对应连接。需要强调的是，本实施例中，相邻两个中间芯片200之间也为凸点对凸点的连接，有利于降低芯片翘曲对封装产品良率的影响。
本实施例中，将顶层芯片300设置在所述中间芯片200上方之后，可以在所述基板上形成塑封体(图中未示出)，所述塑封体至少包覆所述底层芯片100的侧面、所述中间芯片200的侧面和所述顶层芯片300的侧面。接着，执行切割工艺，切割所述基板和所述塑封体，获得多个单颗封装体。
本实施例还提供一种封装体，所述封装体可以利用上述的芯片堆叠封装的加工方法制作得到，所述封装体可以是切割前的封装体，也可以是切割后的单颗封装体。
参考图3，所述封装体包括中间芯片200，所述中间芯片200具有相对的正面和背面，所述中间芯片200的正面具有第一凸点401，所述中间芯片200的背面具有第二凸点402。
所述封装体可以包括底层芯片100，所述底层芯片100的背面具有第三凸点403。所述中间芯片200设置在底层芯片100的背面上，中间芯片200正面的第一凸点401与底层芯片200背面的第三凸点403对应连接。所述底层芯片100可以设置在基板(图中未示出)上。
所述封装体可以包括顶层芯片300，所述顶层芯片300的正面具有第四凸点404。所述顶层芯片300设置在所述中间芯片200的上方，所述顶层芯片300正面的第四凸点404与所述中间芯片200背面的第二凸点402对应连接。
其中，所述顶层芯片300和所述底层芯片100之间可以设置有多个中间芯片200，多个中间芯片200自下而上堆叠在所述底层芯片100的背面上，相邻两个所述中间芯片200中，上层的中间芯片200正面的第一凸点401与下层的中间芯片200背面的第二凸点402对应连接。
本实施例中，所述封装体还可以包括多个底部填充填角(图中未示出)，底部填充填角填充在芯片与芯片之间，或者填充在芯片与基板之间。作为示例，底层芯片100与基板之间、中间芯片200与底层芯片100之间、中间芯片200与中间芯片200之间、以及中间芯片200与顶层芯片300之间均可以形成有底部填充填角。
本实施例中，所述基板上可以形成有塑封体(图中未示出)，所述塑封体包覆底层芯片100、中间芯片200、顶层芯片300以及底部填充填角。
本实施例的封装体中，中间芯片200与底层芯片100之间、中间芯片200与顶层芯片300之间、以及中间芯片200与中间芯片200中间均可以是凸点对凸点的连接，如此可以增加堆叠的芯片之间的连接处的焊料量，且凸点和凸点连接时不容易出现焊料偏移，进而能够有效地降低由于芯片翘曲导致的凸点虚焊或未焊接等缺陷，有利于提高对芯片翘曲的控制能力，降低芯片翘曲对封装产品良率的影响，提高芯片堆叠封装产品的良率。
应当理解的是，说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
需要说明的是，本说明书采用递进的方式描述，在后描述的芯片堆叠封装的加工方法和封装体重点说明的都是与在前描述中间芯片的不同之处，各个部分之间相同和相似的地方互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (14)
1.一种中间芯片，其特征在于，所述中间芯片具有相对的正面和背面，所述中间芯片的正面具有第一凸点，所述中间芯片的背面具有第二凸点。
2.如权利要求1所述的中间芯片，其特征在于，所述中间芯片设置在底层芯片的背面上，所述底层芯片的背面具有第三凸点，所述第一凸点与所述第三凸点对应连接。
3.如权利要求2所述的中间芯片，其特征在于，所述中间芯片的上方设置有顶层芯片，所述顶层芯片的正面具有第四凸点，所述第四凸点与所述中间芯片背面的第二凸点对应连接。
4.如权利要求3所述的中间芯片，其特征在于，对应连接的所述第一凸点和所述第三凸点的高度相同且宽度相同，对应连接的所述第二凸点和所述第四凸点的高度相同且宽度相同。
5.如权利要求3所述的中间芯片，其特征在于，所述第一凸点、所述第二凸点、所述第三凸点和所述第四凸点均包括第一焊盘和位于所述第一焊盘上的微凸结构。
6.如权利要求5所述的中间芯片，其特征在于，同一个凸点中，所述第一焊盘的宽度为L，所述微凸结构的高度为H，其中，0.5L<H<0.8L。
7.如权利要求5所述的中间芯片，其特征在于，所述第一焊盘为单层结构；所述微凸结构为凸块、焊球或焊块。
8.权利要求3所述的中间芯片，其特征在于，所述中间芯片的数量为多个，多个所述中间芯片自下而上依次堆叠在所述底层芯片的背面上，所述顶层芯片设置在多个所述中间芯片的上方；多个所述中间芯片中，靠近所述底层芯片的中间芯片的正面的第一凸点与所述底层芯片的背面的第三凸点对应连接，靠近所述顶层芯片的中间芯片的背面的第二凸点与所述顶层芯片的正面的第四凸点对应连接；相邻两个所述中间芯片中，上层的中间芯片正面的第一凸点与下层的中间芯片背面的第二凸点对应连接。
9.如权利要求1至8任一项所述的中间芯片，其特征在于，每个所述中间芯片中具有硅穿孔，所述中间芯片的第一凸点和第二凸点分别位于所述硅穿孔的两端。
10.一种芯片堆叠封装的加工方法，其特征在于，所述加工方法包括：
提供底层芯片，所述底层芯片的背面具有第三凸点；以及
将中间芯片设置在所述底层芯片的背面上；所述中间芯片的正面具有第一凸点，所述中间芯片的背面具有第二凸点，所述第一凸点与所述第三凸点对应连接。
11.如权利要求10所述的加工方法，其特征在于，所述加工方法包括：
所述将所述中间芯片设置在所述底层芯片的背面上之后，将顶层芯片设置在所述中间芯片上方，所述顶层芯片的正面具有第四凸点，所述第四凸点与所述中间芯片背面的第二凸点对应连接。
12.如权利要求11所述的加工方法，其特征在于，所述将所述中间芯片设置在所述底层芯片的背面上的方法包括：在所述底层芯片的背面上自下而上依次堆叠多个所述中间芯片；
其中，每个所述中间芯片的正面具有所述第一凸点且背面具有所述第二凸点；多个所述中间芯片中，靠近所述底层芯片的中间芯片的正面的第一凸点与所述底层芯片的背面的第三凸点对应连接，靠近所述顶层芯片的中间芯片的背面的第二凸点与所述顶层芯片的正面的第四凸点对应连接；相邻两个所述中间芯片中，上层的中间芯片正面的第一凸点与下层的中间芯片背面的第二凸点对应连接。
13.如权利要求11所述的加工方法，其特征在于，所述提供底层芯片的方法包括：提供基板，将多个所述底层芯片正面朝下的设置在所述基板上；
其中，所述将多个所述底层芯片设置在基板上之后，在每个所述底层芯片的背面上依次设置所述中间芯片和所述顶层芯片。
14.如权利要求13所述的加工方法，其特征在于，所述加工方法包括：
所述将顶层芯片设置在所述中间芯片上方之后，在所述基板上形成塑封体，所述塑封体至少包覆所述底层芯片的侧面、所述中间芯片的侧面和所述顶层芯片的侧面；以及
执行切割工艺，切割所述基板和所述塑封体，获得多个单颗封装体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211241517.0A CN117913056A (zh) | 2022-10-11 | 2022-10-11 | 中间芯片和芯片堆叠封装的加工方法 |
| PCT/CN2023/073083 WO2024077811A1 (zh) | 2022-10-11 | 2023-01-19 | 中间芯片和芯片堆叠封装的加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211241517.0A CN117913056A (zh) | 2022-10-11 | 2022-10-11 | 中间芯片和芯片堆叠封装的加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117913056A true CN117913056A (zh) | 2024-04-19 |
Family
ID=90668653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211241517.0A Pending CN117913056A (zh) | 2022-10-11 | 2022-10-11 | 中间芯片和芯片堆叠封装的加工方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117913056A (zh) |
| WO (1) | WO2024077811A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327855A (ja) * | 2003-04-25 | 2004-11-18 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2011146519A (ja) * | 2010-01-14 | 2011-07-28 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2012069903A (ja) * | 2010-08-27 | 2012-04-05 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN103165479B (zh) * | 2013-03-04 | 2015-10-14 | 华进半导体封装先导技术研发中心有限公司 | 多芯片系统级封装结构的制作方法 |
| JP2015177007A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| CN113113397A (zh) * | 2020-02-07 | 2021-07-13 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| CN114171505A (zh) * | 2021-12-08 | 2022-03-11 | 通富微电子股份有限公司 | 多层堆叠高宽带存储器封装结构及封装方法 |
| CN114400213A (zh) * | 2022-01-20 | 2022-04-26 | 长鑫存储技术有限公司 | 一种半导体封装结构及其形成方法 |
-
2022
- 2022-10-11 CN CN202211241517.0A patent/CN117913056A/zh active Pending
-
2023
- 2023-01-19 WO PCT/CN2023/073083 patent/WO2024077811A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024077811A1 (zh) | 2024-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI529851B (zh) | Manufacturing method of semiconductor device | |
| US9082763B2 (en) | Joint structure for substrates and methods of forming | |
| JP5420505B2 (ja) | 半導体装置の製造方法 | |
| CN101335262B (zh) | 叠层封装及其制造方法 | |
| US7420814B2 (en) | Package stack and manufacturing method thereof | |
| US20180114786A1 (en) | Method of forming package-on-package structure | |
| TWI565014B (zh) | 半導體裝置及其製造方法 | |
| US20090045523A1 (en) | Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking | |
| KR20140130395A (ko) | 반도체 디바이스 제조 방법 | |
| US20090091026A1 (en) | Stackable semiconductor package having plural pillars per pad | |
| CN106463427B (zh) | 半导体装置及其制造方法 | |
| CN112038305A (zh) | 一种多芯片超薄扇出型封装结构及其封装方法 | |
| CN114497019A (zh) | 一种多芯片立体集成结构及制作方法 | |
| CN112768437B (zh) | 多层堆叠封装结构和多层堆叠封装结构的制备方法 | |
| KR20210024866A (ko) | 반도체 패키지 | |
| US20220352130A1 (en) | Semiconductor package and method of fabricating same | |
| CN117913056A (zh) | 中间芯片和芯片堆叠封装的加工方法 | |
| KR20190136459A (ko) | 반도체 다이들을 스택하는 방법 및 반도체 패키지 | |
| CN114551415A (zh) | 半导体封装 | |
| JP2004047537A (ja) | 半導体装置及びその製造方法 | |
| US9589877B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH11126852A (ja) | 半導体装置、その製造方法及び導電性ボールの実装方法 | |
| US20170084562A1 (en) | Package structure, chip structure and fabrication method thereof | |
| US11817411B2 (en) | Semiconductor package and method of fabricating the same | |
| CN219917164U (zh) | 半导体封装装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |