CN117912959A - 一种半导体器件及其制备方法和电子装置 - Google Patents
一种半导体器件及其制备方法和电子装置 Download PDFInfo
- Publication number
- CN117912959A CN117912959A CN202410317045.5A CN202410317045A CN117912959A CN 117912959 A CN117912959 A CN 117912959A CN 202410317045 A CN202410317045 A CN 202410317045A CN 117912959 A CN117912959 A CN 117912959A
- Authority
- CN
- China
- Prior art keywords
- region
- well region
- semiconductor device
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 230000001413 cellular effect Effects 0.000 claims abstract description 12
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 238000001039 wet etching Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 210000000746 body region Anatomy 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件及其制备方法和电子装置，方法包括：提供衬底，所述衬底包括元胞区和终端区；在所述衬底中形成第一阱区；在所述元胞区的所述第一阱区内形成第二阱区；在所述衬底中形成多个贯穿所述第二阱区和第一阱区并且彼此间隔设置的栅沟槽结构；在所述衬底的表面形成阻挡层，以及在所述阻挡层上形成层间介质层；去除所述元胞区上的所述层间介质层和所述阻挡层；蚀刻形成贯穿所述第二阱区且底部位于所述第一阱区的接触孔；对所述元胞区进行第一离子注入。本发明的方法可以保护终端区无第一离子注入，避免在退火后形成三极管，制备得到的半导体器件的终端区可以对元胞区形成有效的保护。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方法和电子装置。
背景技术
互补自对准工艺（CSP）是晶体管形成后，通过反转型晶体管来对准另一种晶体管，例如可以是先形成p型晶体管，然后在其上形成n型反转型晶体管，使得p型晶体管的侧壁和反转型晶体管的侧壁对准，从而实现互补自对准。
在CSP自对准设计中，为了弥补源区注入不足，在通过湿法刻蚀的方式形成贯穿源区且与体区连接的接触孔（Contact，简称为CT）刻蚀之后，增加离子注入（implantation，简称为IMP）过程。
但是，由于湿法刻蚀会向侧边侵蚀，去除终端区（Terminal）上部分的层间介电层（Inter-Layer Dielectric，简称为ILD），进而导致终端区的硅出现暴露，在后续对元胞区执行离子注入时，离子会在终端区进行注入，在退火后形成三极管，导致制备得到的半导体器件的终端区对元胞区（Cell，也可以称为有源区）无法形成保护。
鉴于上述技术问题的存在，本发明提供一种新的半导体器件及其制备方法和电子装置。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对目前存在的问题，本发明一方面提供一种半导体器件的制备方法，包括：
提供衬底，所述衬底包括元胞区和终端区；
在所述衬底中形成第一阱区；
在所述元胞区的所述第一阱区内形成第二阱区；
在所述衬底中形成多个贯穿所述第二阱区和第一阱区并且彼此间隔设置的栅沟槽结构；
在所述衬底的表面形成阻挡层，以及在所述阻挡层上形成层间介质层；
去除所述元胞区上的所述层间介质层和所述阻挡层；
蚀刻形成贯穿所述第二阱区且底部位于所述第一阱区的接触孔；
对所述元胞区进行第一离子注入。
示例性地，所述阻挡层包括氮化硅。
示例性地，所述第一阱区包括第一导电类型的掺杂离子，所述第二阱区包括第二导电类型的掺杂离子，所述第一离子包括第二导电类型的掺杂离子。
示例性地，所述蚀刻包括湿法蚀刻。
示例性地，所述元胞区的栅沟槽结构之间的所述第二阱区形成源区，所述元胞区的栅沟槽结构之间的所述第一阱区形成体区。
示例性地，所述衬底包括外延层，其中所述第一阱区、第二阱区和所述栅沟槽结构均形成于所述外延层中。
示例性地，所述在所述衬底中形成多个彼此间隔设置的栅沟槽结构，包括：
在所述衬底中形成多个间隔设置的栅沟槽；
氧化所述栅沟槽的侧壁，以形成氧化层；
沉积栅极材料，使得所述栅极材料填充满所述栅沟槽。
本发明再一方面提供一种半导体器件，由前述的任意一项半导体器件的制备方法所制造。
本发明再一方面还提供一种电子装置，所述电子装置包括前述的半导体器件。
本发明的半导体器件的制备方法，通过在终端区上形成阻挡层，在通过湿法刻蚀形成接触孔的过程中，终端区上的阻挡层可以对终端区进行保护，避免终端区的硅出现暴露，使得对元胞区执行第一离子注入时可以保护终端区无第一离子注入，避免在退火后形成三极管，制备得到的半导体器件的终端区可以对元胞区形成有效的保护。
而且，本申请的方法相比于相关技术中的湿法刻蚀并没有增加新的掩膜，对器件参数没有影响。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。附图中：
图1示出了相关技术中CSP自对准设计过程对接触孔执行离子注入后制备得到的半导体器件的剖面示意图；
图2示出了本发明一个具体实施方式的半导体器件的制备方法的流程图；
图3A至图3F示出了本发明一个具体实施方式的半导体器件的制备方法依次实施所获得结构的剖面示意图；
图4示出了本发明一个具体实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细步骤和结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
相关技术中，在CSP自对准设计中，为了弥补源区注入不足，在通过湿法刻蚀的方式形成贯穿源区且与体区连接的接触孔（Contact，简称为CT）刻蚀之后，增加离子注入（implantation，简称为IMP）过程。
但是，如图1所示，半导体器件的衬底包括终端区（Terminal）和元胞区（Cell，也可以称为有源区），衬底上生长有外延层（epitaxy，简称为EPI），外延层可以是低浓度N型掺杂（N-），终端区的外延层中形成有P型阱区（PW），P型阱区中形成有间隔设置的栅沟槽结构（栅沟槽内填充有多晶硅Poly）。由于湿法刻蚀会向侧边侵蚀，去除终端区上部分的层间介电层（Inter-Layer Dielectric，简称为ILD），进而导致终端区的硅出现暴露，在后续对元胞区执行离子注入时，离子会在终端区进行注入，在退火后形成三极管，此处N+（高浓度N型掺杂）无法与元胞区连接，导致制备得到的半导体器件的终端区对元胞区无法形成保护。
因此，鉴于前述技术问题的存在，本发明提出一种半导体器件的制备方法，如图2所示，包括：
步骤S1，提供衬底，所述衬底包括元胞区和终端区；
步骤S2，在所述衬底中形成第一阱区；
步骤S3，在所述元胞区的所述第一阱区内形成第二阱区；
步骤S4，在所述衬底中形成多个贯穿所述第二阱区和第一阱区并且彼此间隔设置的栅沟槽结构；
步骤S5，在所述衬底的表面形成阻挡层，以及在所述阻挡层上形成层间介质层；
步骤S6，去除所述元胞区上的所述层间介质层和所述阻挡层；
步骤S7，蚀刻形成贯穿所述第二阱区且底部位于所述第一阱区的接触孔；
步骤S8，对所述元胞区进行第一离子注入。
本发明的半导体器件的制备方法，通过在终端区上形成阻挡层，在通过湿法刻蚀形成接触孔的过程中，终端区上的阻挡层可以对终端区进行保护，避免终端区的硅出现暴露，使得对元胞区执行第一离子注入时可以保护终端区无第一离子注入，避免在退火后形成三极管，制备得到的半导体器件的终端区可以对元胞区形成有效的保护。
而且，本申请的方法相比于相关技术中的湿法刻蚀并没有增加新的掩膜，对器件参数没有影响。
实施例（一）
下面，参考图3A至图3F对本发明的半导体器件的制备方法做详细描述，其中，图3A至图3F示出了本发明一个具体实施方式的制备方法依次实施所获得的半导体器件的剖面示意图。
示例性地，本发明的半导体器件的制备方法包括以下步骤：
首先，执行步骤一，提供衬底，衬底包括元胞区101和终端区102。
衬底可以为任意合适的半导体衬底，例如体硅衬底，其还可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI），或者还可以为双面抛光硅片（Double Side Polished Wafers ，DSP），也可为氧化铝等的陶瓷衬底、石英或玻璃衬底等。
在衬底上，可以通过外延生长工艺例如气相外延、液相外延和分子束外延等形成外延层111。外延层111的材质与衬底的材质可以相同，也可以不同。示例性地，外延层111的选材为多晶硅等任意合适的材料。
可选地，衬底具有相对高的掺杂浓度，而外延层111具有相对低的掺杂浓度；换言之，衬底的掺杂浓度高于外延层111。外延层111可以作为器件的漂移区。
进一步地，本实施例中将衬底划分为元胞区101和终端区102，其中，元胞区101也可以称为有源区，主要作为芯片的通流区域，终端区102环绕整体元胞区101布置，且作为耐压结构。
接着，执行步骤二，如图3A所示，在衬底中形成第一阱区112。
具体来说，可以对衬底执行离子注入，从而在衬底中形成第一阱区112，所形成的第一阱区112可以包括第一导电类型的掺杂离子。
示例性地，第一导电类型可以是P型，相应地，第一阱区112可以是P型阱区，第一导电类型的掺杂离子可以是P型离子。
另外，在衬底包括外延层111时，第一阱区112可以形成于外延层111中。
接着，执行步骤三，如图3B所示，在元胞区101的第一阱区112内形成第二阱区113。
具体来说，可以利用相关的掩膜遮挡终端区102，然后对元胞区101执行离子注入，以在元胞区101的第一阱区112内形成第二阱区113，所形成的第二阱区113可以包括第二导电类型的掺杂离子。
示例性地，第二导电类型可以是N型，相应地，第二阱区113可以是N型阱区，第二导电类型的掺杂离子可以是N型离子。
另外，在衬底包括外延层111时，第二阱区113可以形成于外延层111中。
接着，执行步骤四，如图3C所示，在衬底中形成多个贯穿第二阱区113和第一阱区112并且彼此间隔设置的栅沟槽结构。
本实施例中，在衬底中形成多个彼此间隔设置的栅沟槽结构可以包括如下的步骤S401~步骤S403：
步骤S401，在衬底中形成多个间隔设置的栅沟槽。
在实际制备中，该步骤可以通过光刻工艺实现。具体地，可以在衬底上形成光刻胶掩膜层，通过曝光、显影等工序，对光刻胶掩膜层进行图案化，形成用于定义待形成多个间隔设置的栅沟槽的图案化掩膜层；然后，以图案化掩膜层对衬底进行刻蚀，以形成多个间隔设置的栅沟槽。其中，栅沟槽的底部约呈圆弧状。
步骤S4202，氧化栅沟槽的侧壁，以形成氧化层115。
具体来说，可以通过热氧化工艺进行氧化，使得至少栅沟槽的侧壁被氧化形成氧化层115。氧化层115的材质可以是通过氧化形成的二氧化硅，可以与后续形成的层间介质层119的材质相同。
步骤S403，沉积栅极材料，使得栅极材料填充满栅沟槽。
其中，栅极材料可以采取为源多晶硅等，对此不进行限定。栅极材料可以通过包括但不限于物理气相沉积方法、化学气相沉积方法或磁控溅射的沉积方法实现沉积。对于衬底表面上沉积的多余的栅极材料，可以通过刻蚀或者化学机械研磨等方式实现去除，以在栅沟槽中形成控制栅极114。
另外，在衬底包括外延层111时，栅沟槽结构可以形成于外延层111中。
此外，在形成栅沟槽结构后，对于元胞区101的栅沟槽结构之间的第二阱区113，可以形成源区117，对于元胞区的栅沟槽结构之间的第一阱区112，可以形成体区116。
接着，执行步骤五，如图3D所示，在衬底的表面形成阻挡层118，以及在阻挡层118上形成层间介质层119。
在一些实施例中，阻挡层118可以包括氮化硅。本实施例中，可以先在衬底的表面沉积氮化硅，以形成阻挡层118，然后在阻挡层118上沉积介质层材料，以在挡层上形成层间介质层119。
其中，阻挡层118和层间介质层119可以采取化学气相沉积方法、物理气相沉积方法等本领域技术人员熟知的任何现有技术沉积得到。介质层材料可以为氧化物（例如二氧化硅等）等，对此不进行限定。
接着，执行步骤六，如图3E所示，去除元胞区101上的层间介质层119和阻挡层118。
具体来说，在阻挡层118包括氮化硅时，可以先去除元胞区101中阻挡层118上的层间介质层119，然后再去除元胞区101上的阻挡层118。
其中，元胞区101上的层间介质层119和阻挡层118可以通过干法刻蚀等方式实现去除，对此不进行限定。
接着，执行步骤七，如图3F所示，蚀刻形成贯穿第二阱区113且底部位于第一阱区112的接触孔120。
具体来说，形成接触孔120的步骤可以通过湿法刻蚀工艺实现。具体地，可以在元胞区101上形成光刻胶掩膜层，通过曝光、显影等工序，对光刻胶掩膜层进行图案化，形成用于定义待形成接触孔120的图案化掩膜层；然后，以图案化掩膜层对第二阱区113进行湿法刻蚀，以形成贯穿第二阱区113且底部位于第一阱区112的接触孔101。
另外，在元胞区101的栅沟槽结构之间的第二阱区113形成源区117，元胞区的栅沟槽结构之间的第一阱区112形成体区116时，蚀刻形成的接触孔101贯穿源区117且底部位于体区116中。
接着，执行步骤八，如图3F所示，对元胞区101进行第一离子注入。
具体来说，对元胞区101执行第一离子注入，以弥补源区117注入不足。其中，第一离子的导电类型可以与源区117的导电类型一致，例如第一离子可以是N型离子。
需要说明的是，由于步骤六中仅去除了元胞区101上的阻挡层118，并未去除终端区102上的阻挡层118，因此，本实施例中在通过湿法刻蚀形成接触孔120的过程中，终端区102上的阻挡层118可以对终端区102进行保护，避免终端区102的硅出现暴露，使得对接触孔120执行第一离子注入时可以保护终端区102无第一离子注入，避免在退火后形成三极管，制备得到的半导体器件的终端区102可以对元胞区101形成有效地保护。
而且，本申请的方法相比于相关技术中的湿法刻蚀并没有增加新的掩膜，对器件参数没有影响。
具体来说，在阻挡层118具体包括氮化硅时，如图3D所示，在通过湿法刻蚀形成接触孔120的过程中，虽然湿法刻蚀可以发生侧边侵蚀去除掉终端区102上部分的层间介质层119，但是终端区102上的氮化硅不受湿法刻蚀的影响，可以对终端区102进行保护，避免终端区102的硅出现暴露，使得对接触孔120执行第一离子注入时可以保护终端区102无第一离子注入，避免在退火后形成三极管，制备得到的半导体器件的终端区102可以对元胞区101形成有效地保护。
此外，在步骤五之后，还有金属层等其他半导体结构层的制造步骤，这些步骤都属于半导体器件制造领域常规的制程，这里不再赘述。
值得一提的是，上述步骤的顺序仅作为示例，在不冲突的前提下，上述步骤的顺序还可以进行调换或者交替进行等。
至此完成了对本发明的半导体器件的关键制备方法的介绍，对于完整的器件的制作还需其他前序步骤、中间步骤或者后续步骤，在此不做赘述。
综上，本发明的半导体器件的制备方法，通过在终端区102上形成阻挡层118，在通过湿法刻蚀形成接触孔120的过程中，终端区102上的阻挡层118可以对终端区102进行保护，避免终端区102的硅出现暴露，使得对元胞区101执行第一离子注入时可以保护终端区102无第一离子注入，避免在退火后形成三极管，制备得到的半导体器件的终端区102可以对元胞区101形成有效的保护。
而且，本申请的方法相比于相关技术中的湿法刻蚀并没有增加新的掩膜，对器件参数没有影响。
实施例（二）
本发明还提供一种半导体器件，该半导体器件可以由前述实施例一中的方法制备获得。
下面，参考图3F对本发明的半导体器件做详细介绍和说明，值得一提的是，为了避免重复，对于与前述实施例一中相同的部件和结构仅做简单说明，其具体的解释和说明可参考实施例一中的描述。
具体地，如图3F所示，本发明的半导体器件包括衬底，衬底包括元胞区101和终端区102，其中，在衬底中形成有第一阱区112，在元胞区101的第一阱区112内形成有第二阱区113，且在衬底中形成多个贯穿第二阱区113和第一阱区112并且彼此间隔设置的栅沟槽结构，在终端区102的表面形成有阻挡层118，以及在阻挡层118上形成有层间介质层119，以及形成有贯穿第二阱区113且底部位于第一阱区112的接触孔120，并对元胞区101执行有第一离子注入。
在一个示例中，阻挡层118包括氮化硅。
在一个示例中，第一阱区112包括第一导电类型的掺杂离子，第二阱区113包括第二导电类型的掺杂离子，第一离子包括第二导电类型的掺杂离子。
在一个示例中，元胞区101的栅沟槽结构之间的第二阱区113形成源区117，元胞区101的栅沟槽结构之间的第一阱区112形成体区116。
在一个示例中，衬底包括外延层111，其中第一阱区112、第二阱区113和栅沟槽结构均形成于外延层111中。
根据本发明的半导体器件，采取实施例一中的方法制备获得，通过在终端区102上形成阻挡层118，在通过湿法刻蚀形成接触孔120的过程中，终端区102上的阻挡层118可以对终端区102进行保护，避免终端区102的硅出现暴露，使得对元胞区101执行第一离子注入时可以保护终端区102无第一离子注入，避免在退火后形成三极管，制备得到的半导体器件的终端区102可以对元胞区101形成有效的保护。
而且，本申请相比于相关技术中的湿法刻蚀并没有增加新的掩膜，对器件参数没有影响。
实施例（三）
本发明另一实施例中还提供了一种电子装置，包括前述的半导体器件，所述半导体器件根据前述的方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图4示出移动电话手机的示例。移动电话手机400 被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406 等。
其中，所述移动电话手机包括实施例二中所述的半导体器件，有关半导体器件的介绍可以参考实施例二中的描述，此处不再赘述。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底包括元胞区和终端区；
在所述衬底中形成第一阱区；
在所述元胞区的所述第一阱区内形成第二阱区；
在所述衬底中形成多个贯穿所述第二阱区和第一阱区并且彼此间隔设置的栅沟槽结构；
在所述衬底的表面形成阻挡层，以及在所述阻挡层上形成层间介质层；
去除所述元胞区上的所述层间介质层和所述阻挡层；
蚀刻形成贯穿所述第二阱区且底部位于所述第一阱区的接触孔；
对所述元胞区进行第一离子注入。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述阻挡层包括氮化硅。
3.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一阱区包括第一导电类型的掺杂离子，所述第二阱区包括第二导电类型的掺杂离子，所述第一离子包括第二导电类型的掺杂离子。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述蚀刻包括湿法蚀刻。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，所述元胞区的栅沟槽结构之间的所述第二阱区形成源区，所述元胞区的栅沟槽结构之间的所述第一阱区形成体区。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，所述衬底包括外延层，其中所述第一阱区、第二阱区和所述栅沟槽结构均形成于所述外延层中。
7.如权利要求1所述的半导体器件的制备方法，其特征在于，所述在所述衬底中形成多个彼此间隔设置的栅沟槽结构，包括：
在所述衬底中形成多个间隔设置的栅沟槽；
氧化所述栅沟槽的侧壁，以形成氧化层；
沉积栅极材料，使得所述栅极材料填充满所述栅沟槽。
8.一种半导体器件，其特征在于，由权利要求1~7中任意一项所述的半导体器件的制备方法所制备。
9.一种电子装置，其特征在于，所述电子装置包括如权利要求8所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410317045.5A CN117912959B (zh) | 2024-03-20 | 2024-03-20 | 一种半导体器件及其制备方法和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410317045.5A CN117912959B (zh) | 2024-03-20 | 2024-03-20 | 一种半导体器件及其制备方法和电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117912959A true CN117912959A (zh) | 2024-04-19 |
| CN117912959B CN117912959B (zh) | 2024-05-28 |
Family
ID=90692673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410317045.5A Active CN117912959B (zh) | 2024-03-20 | 2024-03-20 | 一种半导体器件及其制备方法和电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117912959B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258329A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | ワイドバンドギャップ半導体素子 |
| CN103633068A (zh) * | 2012-08-26 | 2014-03-12 | 万国半导体股份有限公司 | 在sgt mosfet中灵活调节crss以平滑波形避免直流-直流器件中电磁干扰 |
| CN105431949A (zh) * | 2014-07-11 | 2016-03-23 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| US20180294258A1 (en) * | 2017-04-06 | 2018-10-11 | Mitsubishi Electric Corporation | Semiconductor device, semiconductor device manufacturing method, and power conversion apparatus |
| CN110047758A (zh) * | 2019-04-24 | 2019-07-23 | 贵州芯长征科技有限公司 | 一种低成本沟槽型功率半导体器件的制备工艺 |
| US20220140073A1 (en) * | 2020-10-30 | 2022-05-05 | Invinci Semiconductor Corporation | Power semiconductor device and manufacturing method thereof |
| CN114843191A (zh) * | 2022-04-24 | 2022-08-02 | 北京燕东微电子科技有限公司 | 沟槽栅mosfet的制造方法 |
| CN114864403A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的Trench MOSFET的制作工艺 |
| KR20220118742A (ko) * | 2021-02-19 | 2022-08-26 | 삼성전자주식회사 | 반도체 장치 |
| CN115206807A (zh) * | 2022-09-16 | 2022-10-18 | 华羿微电子股份有限公司 | 一种中压屏蔽栅极沟槽mosfet器件的制备方法 |
| CN116013776A (zh) * | 2023-03-02 | 2023-04-25 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管 |
| CN116110793A (zh) * | 2023-02-28 | 2023-05-12 | 绍兴中芯集成电路制造股份有限公司 | 一种半导体器件及其制造方法 |
| CN117096022A (zh) * | 2023-08-25 | 2023-11-21 | 上海华力集成电路制造有限公司 | 基于高K金属栅平台的poly电阻形成方法 |
| CN220604695U (zh) * | 2023-08-03 | 2024-03-15 | 上海祎丰环保科技有限公司 | 一种半导体终端保护结构 |
-
2024
- 2024-03-20 CN CN202410317045.5A patent/CN117912959B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258329A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | ワイドバンドギャップ半導体素子 |
| CN103633068A (zh) * | 2012-08-26 | 2014-03-12 | 万国半导体股份有限公司 | 在sgt mosfet中灵活调节crss以平滑波形避免直流-直流器件中电磁干扰 |
| CN105431949A (zh) * | 2014-07-11 | 2016-03-23 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| US20180294258A1 (en) * | 2017-04-06 | 2018-10-11 | Mitsubishi Electric Corporation | Semiconductor device, semiconductor device manufacturing method, and power conversion apparatus |
| CN110047758A (zh) * | 2019-04-24 | 2019-07-23 | 贵州芯长征科技有限公司 | 一种低成本沟槽型功率半导体器件的制备工艺 |
| US20220140073A1 (en) * | 2020-10-30 | 2022-05-05 | Invinci Semiconductor Corporation | Power semiconductor device and manufacturing method thereof |
| KR20220118742A (ko) * | 2021-02-19 | 2022-08-26 | 삼성전자주식회사 | 반도체 장치 |
| CN114864403A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的Trench MOSFET的制作工艺 |
| CN114843191A (zh) * | 2022-04-24 | 2022-08-02 | 北京燕东微电子科技有限公司 | 沟槽栅mosfet的制造方法 |
| CN115206807A (zh) * | 2022-09-16 | 2022-10-18 | 华羿微电子股份有限公司 | 一种中压屏蔽栅极沟槽mosfet器件的制备方法 |
| CN116110793A (zh) * | 2023-02-28 | 2023-05-12 | 绍兴中芯集成电路制造股份有限公司 | 一种半导体器件及其制造方法 |
| CN116013776A (zh) * | 2023-03-02 | 2023-04-25 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅沟槽型晶体管的制备方法及屏蔽栅沟槽型晶体管 |
| CN220604695U (zh) * | 2023-08-03 | 2024-03-15 | 上海祎丰环保科技有限公司 | 一种半导体终端保护结构 |
| CN117096022A (zh) * | 2023-08-25 | 2023-11-21 | 上海华力集成电路制造有限公司 | 基于高K金属栅平台的poly电阻形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117912959B (zh) | 2024-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000196103A (ja) | Ｓｏｉ素子及びその製造方法 | |
| US10804260B2 (en) | Semiconductor structure with doped layers on fins and fabrication method thereof | |
| TW202013598A (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
| KR20070063585A (ko) | 콘택트 포스트와 절연 트렌치의 형성 방법, ｓｏｉ 기판을포함하는 집적 회로 및 그 제조 방법 | |
| CN113990917B (zh) | 具有在体衬底中的嵌入的隔离层的晶体管 | |
| JPS58115859A (ja) | 半導体装置の製造方法 | |
| CN117912959B (zh) | 一种半导体器件及其制备方法和电子装置 | |
| CN110729190B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| WO2020082406A1 (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| US11637106B2 (en) | Capacitive element comprising a monolithic conductive region having one part covering a front surface of a substrate and at least one part extending into an active region perpendicularly to the front surface | |
| JP2000031269A (ja) | Ｓｏｉ素子及びその素子分離方法 | |
| KR100319615B1 (ko) | 반도체 장치에서의 소자격리방법 | |
| KR100240113B1 (ko) | 반도체장치의 제조방법 | |
| CN111162044B (zh) | 一种半导体器件的制造方法、半导体器件和电子装置 | |
| US10074650B2 (en) | Deep trench isolation for RF devices on SOI | |
| US6887761B1 (en) | Vertical semiconductor devices | |
| US9349748B2 (en) | Method for forming deep trench isolation for RF devices on SOI | |
| CN107403754B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US6998324B2 (en) | Methods of fabricating silicon on insulator substrates for use in semiconductor devices | |
| US20190027607A1 (en) | Method for forming semiconductor structure | |
| US7972921B2 (en) | Integrated circuit isolation system | |
| KR100279262B1 (ko) | 에스오아이 반도체 소자 및 그 제조방법 | |
| US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN109727865B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| KR100532942B1 (ko) | 수직 구조형 트랜지스터를 갖는 반도체 메모리 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |