CN117881990A - 用于光子集成电路的应力减轻结构 - Google Patents
用于光子集成电路的应力减轻结构 Download PDFInfo
- Publication number
- CN117881990A CN117881990A CN202280058543.1A CN202280058543A CN117881990A CN 117881990 A CN117881990 A CN 117881990A CN 202280058543 A CN202280058543 A CN 202280058543A CN 117881990 A CN117881990 A CN 117881990A
- Authority
- CN
- China
- Prior art keywords
- layer
- photonic
- series
- notch
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000007373 indentation Methods 0.000 claims description 32
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 239000010408 film Substances 0.000 description 9
- 230000002265 prevention Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12002—Three-dimensional structures
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12038—Glass (SiO2 based materials)
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12061—Silicon
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optical Integrated Circuits (AREA)
- Dicing (AREA)
Abstract
本发明提出了一种用于减轻机械应力的结构。该结构包括:衬底;缺口,该缺口形成在衬底中;以及光子层,该光子层形成在衬底上。
Description
技术领域
本说明书涉及光子集成电路的制造。
背景技术
光子级氮化硅膜通常具有大的面内机械应力,这限制了其在小衬底和低密度光子电路中的应用。为了在任何衬底尺寸上制造高密度的光子集成电路,在衬底中引入了附加的结构来减轻面内机械应力。
发明内容
根据本发明的一方面,提供了一种用于减轻机械应力的结构。该结构包括:衬底;缺口,该缺口形成在衬底中;以及光子层,该光子层形成在衬底上。
在一些实施方式中,缺口的深度等于或大于光子层的厚度。缺口的宽度小于光子层的厚度的两倍。
在一些实施方式中,光子层包括具有第一厚度的连续层和具有第二厚度的不连续层。不连续层形成在衬底上和缺口内,并且连续层形成在不连续层上。
在一些实施方式中,连续层和不连续层包括相同的材料。
在一些实施方式中,缺口的宽度是第二厚度的两倍。
在一些实施方式中,第一厚度小于0.5微米。
在一些实施方式中,深度等于或大于1.2微米,并且宽度等于或大于0.9微米。
在一些实施方式中,缺口的长度等于或大于20微米。长度被限定在法向于缺口的深度和宽度的方向的方向上。
在一些实施方式中,缺口的长度等于或大于100微米。长度被限定在法向于缺口的深度和宽度的方向的方向上。
在一些实施方式中,提供了一种切割线,该切割线包括上文限定的第一系列结构。每个结构在第一方向上延伸至第一长度。多个结构以第一周期在沿第一方向延伸的直线上对准。
在一些实施方式中,该切割线包括第一系列结构中的两个或更多个结构。第一系列中的两个或更多个结构沿其对准的直线是彼此平行的。第一系列中的两个或更多个结构相对于彼此交错。
在一些实施方式中,该切割线还包括上文限定的第二多个结构。每个结构在第一方向上延伸至第二长度。多个结构以第二周期在沿第一方向延伸的直线上对准。
在一些实施方式中,该切割线还包括上文限定的第二多个结构。每个结构在与第一方向正交的第二方向上延伸至第二长度。多个结构以第二周期在沿第一方向延伸的直线上对准。
在一些实施方式中,第一周期和第二周期是相同的。
在一些实施方式中,提供了一种包括光子集成电路的晶圆。光子集成电路包括上文限定的切割线。光子集成电路制造在光子层上,并且切割线围封光子层内的区域。
在一些实施方式中,由切割线围封的区域大于1cm×1cm。
在一些实施方式中,提供了一种包括多级光子集成电路的晶圆。晶圆包括多个层面,每个层面包含衬底和光子层。光子集成电路制造在每个层面的光子层上。晶圆在至少一个层面上进一步包括上文限定的切割线。在平面图中,切割线围封光子层内的区域。
在一些实施方式中,由切割线围封的区域大于1cm×1cm。
在一些实施方式中,围封该区域的切割线分布在两个或更多个层面上。
附图说明
现在将参考附图通过举例的方式描述本发明的某些实施例,在附图中:
图1是用于防止裂缝的结构的示意图。
图2a示出了在其上制造光子集成电路(PIC)的晶圆的示意图。
图2b是第一切割线和第二切割线的示例性图像。
图2c示出了一系列缺口的示意图。
图3示出了切割线和阻止裂缝的光学图像。
图4是用于防止多级光子电路上的裂缝的结构的示意图。
具体实施方式
薄膜上的面内机械应力导致机械变形。当应力超过给定值时,会在膜中形成裂纹,这会使在薄膜中制造的器件的功能性劣化。在厚度范围从400nm至800nm的氮化硅(SiN)薄膜中,典型的残余应力在1GPa到2GPa的数量级,这显著小于氮化硅薄膜的杨氏模量,通常小2个数量级。然而,衬底或氮化硅膜中的任何不均匀性,或衬底的不当处理都可能导致局部应力超过杨氏模量所决定的极限。这导致薄膜应力裂缝或裂纹。
由于缺陷的高度集中,通常在衬底边缘附近观察到裂纹或裂缝的生成或引发。一种常见的对策是在衬底上形成凹口,以阻止裂缝朝向衬底中部扩展。然而,当裂缝的形成是由于衬底内存在缺陷并且仅限于使用小尺寸衬底时,这并不能防止裂缝的形成。
本说明书公开了缺口,以减少由于局部缺陷或处理不当而生成的裂缝。缺口也是为了阻止裂纹的扩展并且减轻衬底上的应力。
在制造光子集成电路时,切割或晶圆切割是将每个光子芯片从包含多个集成电路的晶圆上分离出来的过程。
每个芯片的尺寸范围可以为0.1mm至40mm,并且通常为矩形。在光子电路的功能部分之间,为切割线或划线保留了非功能空间,从而限定了每个芯片的边界。沿着切割线,每个芯片通过各种工艺(例如划线和断裂、机械锯切或激光切割)从晶圆分离。
本说明书公开了一种包括多个缺口的切割线,该切割线划分了任何衬底尺寸的光子芯片的边界。
图1是用于防止裂缝的结构的示意图。
光子集成电路形成在沉积在衬底101上的光子层105内。例如,衬底101可以是二氧化硅,并且光子层105可以是氮化硅。诸如波导的光子结构可以在光子层105上被图案化。
防裂缝结构100形成在光子集成电路内。防裂缝结构100可以形成在光子集成电路的非功能空间上。防裂缝结构100可以在制造光子集成电路之后形成。可替代地,防裂缝结构100可以在制造光子集成电路的同时形成。
光子层105可以包括两层:第一光子层110或连续层110和第二光子层120或不连续层120。
在一些实施方式中,第一光子层110和第二光子层120可以包括相同的材料。在这种情况下,第一光子层110和第二光子层120可以在单个沉积步骤中制造。可替代地,第一光子层110和第二光子层120可以在多个沉积步骤中制造。
在一些实施方式中,第一光子层110和第二光子层120可以包括不同的材料。例如,第一光子层110可以具有与第二光子层120不同的掺杂剂浓度。又例如,第一光子层110可以具有与第二光子层120不同的微结构。
结构100包括缺口130,该缺口在z方向上具有深度131,在y方向上具有宽度132,并且在x方向上具有长度。深度被限定为在衬底101的厚度的方向上或法向于衬底101的平面。宽度被限定为平行于衬底101的平面。x方向和y方向是指衬底101的平面内的任意两个正交方向。
沉积第二光子层120或不连续层120以填充由缺口130形成的空隙。
在一些实施方式中,第一光子层110或连续层110沉积在第二光子层130上。
在一些实施方式中,当第一光子层110和第二光子层120由相同的材料制成时,第一光子层110和第二光子层120可以在一个沉积步骤中沉积。
在一些实施方式中,缺口130可以是长形通道的形式,其在x方向上延伸,在y方向上具有恒定的宽度。
如图1所示,光子层105、110、120的结构可能由于yz平面中缺口130的存在而翘曲或扭曲。当裂纹或裂缝到达缺口130的位置时,该裂纹或裂缝扩展停止。例如,当裂纹或裂缝在缺口130的左手侧开始时,裂缝在正y方向上向右的扩展被防裂缝结构100阻止。
第一光子层110具有第一厚度111,并且第二光子层120具有第二厚度121。光子层105的厚度是第一厚度111和第二厚度121的总和。
这里,第一光子层110的厚度和第二光子层120的厚度是指衬底上xy平面上基本远离缺口130的位置处的厚度,光子层110、120均匀地形成在该位置处。
可以确定缺口130的深度131和宽度132,以将阻止裂纹扩展的功效最大化,并且将光子层105的面内机械应力最小化。
特别地,衬底101中的缺口130的深度131被设定为等于或大于光子层105的厚度,或者第一厚度111和第二厚度121的总和。衬底101中的缺口130的宽度132被设定为小于光子层105的厚度的两倍,或者小于第一厚度111和第二厚度121的总和。
在一些实施方式中,缺口130的宽度132被设定为第二厚度121的两倍,以产生足够的应力不连续性。如果将第一光子层110的厚度或第一厚度111称为ct,并且将光子层105的厚度(即,总厚度115)称为ft,则该条件表示为:
wi=2x(ft-ct)。
当满足该条件时,第二光子层120上的应力可以忽略不计,并且总的面内机械应力减小到与第一层110相等。
当第一光子层110和第二光子层120是相同的材料时,第一厚度111和第二厚度121可以根据上述关系来估计。当第一光子层110和第二光子层120是相同的材料时,第一光子层110和第二光子层120在基本性质(诸如机械应力场)方面可以彼此不同。在这种情况下,第一光子层110中的应力场被认为更具张力且在平面内,而第二光子层120中的应力场被缺口130中断,从而指向平面外。例如,对于600nm厚的光子层105,当缺口130的宽度132为900nm时,连续层110的第一厚度111被估计为150nm。
在一些实施方式中,在假设第一厚度111等于或小于500nm的前提下来确定缺口130的宽度132。这是因为在化学计量氮化硅的情况下,当第一厚度111或连续膜110的厚度小于500nm时,裂缝的生成可以忽略不计。在这种情况下,宽度132满足以下条件:
wi>2x(ft-500nrn)。
例如,对于800nm厚的光子层105,需要缺口130的最小宽度132为600nm。这相对于现有技术中发现的其它缺口方案是违反直觉的,对于现有技术,wi极限被假设为ct=0nm或膜厚度的两倍。
又例如,对于厚度为1微米的光子层105,宽度132可以是1.5微米。
在一些实施方式中,衬底101中的缺口130的宽度132是光子层105的厚度或者第一厚度111和第二厚度121的总和的至少150%。在这种情况下,满足以下条件:
ft>4x ct。
在一些实施方式中,光子层105(诸如氮化硅)沉积在衬底101的正面和背面两者上。例如,这可以经由低压化学气相沉积技术来实现。
本说明书提供了缺口130的方形截面。然而,在一些实施方式中,缺口130可以具有自适应的形状,该形状可以通过数值模拟计算要在衬底上图案化的特定设计的应力场而从方形截面进行修改。这允许优化的均匀应力场分布,从而允许光子电路的高质量高产量制造。
如上所述的防裂缝结构100也可以设置在衬底101的后表面上,并且稍后将描述的切割线可以形成在衬底的正面和背面上。这使得能够进行机械衬底处理,而不会损坏在衬底101的正面和背面的光子层105上制造的光子结构。
在光子集成电路(PIC)制造中,使用机械工具(诸如排针)来提升衬底101,并且这通常导致生成裂纹和分层或移除沉积在衬底101背面上的光子层105(诸如氮化硅)。通过制备防裂缝结构100和来自防裂缝结构100的切割线,可以减轻机械处理中造成的损坏。
图2a和图2b是用作基板上的切割线的防裂缝结构的示意图。
图2a示出了在其上制造光子集成电路(PIC)的晶圆200的示意图。例如,晶圆200包括如图1中讨论的衬底101和光子层105。
晶圆200被分成由第一切割线201划分的多个PIC围封区域203。第二切割线202规避晶圆200。
在一些实施方式中,第一切割线201可以被配置为除了阻止裂缝的扩展之外还阻止或防止裂缝的生成。
在一些实施方式中,第一切割线201可以被配置为减轻面内应力,从而防止从缺陷位置(诸如衬底100上或衬底上的晶圆200上的缺陷)生成裂纹或裂缝。
在一些实施方式中,第二切割线202可以被配置为阻止从晶圆200的边缘生成的裂缝的扩展。
图2b是第一切割线201和第二切割线202的示例性图像。
图2b是图2a中标记为204的区域的放大图,其中第一切割线201和第二切割线202相交。
第一切割线201和第二切割线202包括图1中描述的多个防裂缝结构100。图2b示出了第一切割线201和第二切割线202包括多个条带或直线。彼此对准的条带或直线中的每一个表示防裂缝结构100的长形缺口130。每个条带的长度对应于缺口130在图1中x方向上的长度。由于每个条带伸长使得x方向上的长度远大于宽度132,因此每个防裂缝结构100被表示为短条带。例如,缺口130在x方向上的长度可以在10微米至200微米的范围内,通常为40微米。缺口130可以以设定的周期在长度方向上对准。该周期可以大于缺口130长度的1.5倍。
为了方便起见,形成第一切割线201和第二切割线202的每个防裂缝结构100将可互换地称为缺口130、230,在某种意义上,每个防裂缝结构100的横向尺寸由缺口130、230的几何形状限定。然而,应当理解,在衬底101内产生的缺口130、230被光子层105覆盖,并且仅缺口130、230上方的光子层105的翘曲部分或扭曲部分可以被成像为可见。
第一切割线201和第二切割线202包括具有重复图案的多个缺口130、230。
在一些实施方式中,在第一切割线201和第二切割线202的每一条中可以包括两组缺口130、230,每组缺口在两个正交方向上伸长。例如,图2b示出了当x方向和y方向如图2a中定义时,x方向上的缺口130和y方向上的缺口130、230被包括在第一切割线201和第二切割线202中。
由于裂缝的扩展大部分是线性的,方向变化缓慢,因此覆盖至少两个方向就覆盖了在所有角度扩展的裂纹或裂缝。然而,方向的数量不限于两个,并且在第一切割线201和第二切割线202中可以包括多于两个正交角度。为了方便起见,在本说明书中,切割线201、202的示例将包括指向两个正交方向的缺口,这些缺口将被称为法向缺口和平行缺口。
在本说明书中,相同长度、相同深度131、相同宽度312和相同方向的缺口130、230的周期性重复将被称为一系列缺口130、230。
图2c示出了一系列缺口的示意图。
一系列平行缺口210包括沿着单条线211纵向对准的多个缺口130、230。多个缺口130、230以周期性方式沿着单条线211对准。在本说明书中,这一系列缺口将被称为一系列平行缺口,因为每个缺口平行于单条线211。
一系列法向缺口220包括法向于单条线221对准的多个缺口130、230。多个缺口130、230以周期性方式沿着单条线211对准,但是每个缺口130、230定位成垂直于或法向于单条线221。在本说明书中,此系列缺口将被称为一系列法向缺口,因为每个缺口法向于单条线221。
系列内的缺口130、230的角度不限于沿着中心线211、221的法线方向或平行方向。
例如,图2c示出了一系列缺口240,包括沿着单条线241对准并且相对于单条线241成60度角的多个缺口130、230。然而,该角度不限于60度角。可以使用0度至90度之间的任何角度。
第一切割线201和第二切割线202可以包括多个系列的缺口,使得缺口所沿着的单条线211、221、241是彼此平行的。在一些实施方式中,第二切割线202的方向可以与单条线211、221、241重合。
第一切割线201和第二切割线202可以包括一系列缺口130、230,其中缺口130、230具有不同的角度。例如,第二切割线202可以包括一个系列的法向缺口220、一个系列的平行缺口210和一个系列的成45度角的缺口。
第一切割线201和第二切割线202内的缺口130、230的角度数量不限于两个或三个。
缺口130、230布置在第一切割线201和第二切割线202内,使得即使当裂纹的前进是弯曲的或者当裂纹改变方向时,裂纹的扩展也被阻止。
除非另有说明,在一系列平行缺口或法向缺口内,每个缺口130、230在图1中x方向上的长度和周期在整个系列中保持恒定。然而,实施方式不限于该配置。在一系列缺口130、230内,缺口130、230的长度和/或周期可以根据需要变化。
在一些实施方式中,第一切割线201和第二切割线202可以各自包括两个或更多个系列的平行缺口130、230,其中缺口130、230具有不同的长度。
在一些实施方式中,第一切割线201和第二切割线202可以各自包括两个或更多个系列的缺口130,其中缺口130、230具有不同的宽度。
如图2b所示,第二切割线202比第一切割线201包含更多数量的缺口101。
在一些实施方式中,第一切割线201和/或第二切割线202的宽度为至少20微米,并且包含至少一个系列的法向缺口130和至少一个系列的平行缺口130。在光子层105是氮化硅的情况下,通过实验发现,利用这种配置很可能阻止裂纹的扩展。
在一些实施方式中,第一切割线201和/或第二切割线202的宽度为至少20微米,并且包含至少三个系列的法向缺口130和至少三个平行缺口130。在光子层105是氮化硅的情况下,通过实验发现,利用这种配置可能防止由错误处理引发的缺陷生成裂纹。
在一些实施方式中,第一切割线201和/或第二切割线202的每个系列中的缺口130可以交错,使得在第一切割线201和/或第二切割线202的整个范围内,至少一个缺口130阻挡裂纹的扩展。
在一些实施方式中,第一缺口线201包含至少两个系列的平行缺口130、230,其中每个系列中的缺口130、230纵向对准。
在一些实施方式中,第一缺口线201包含至少两个系列的平行缺口130、230,其中每个系列中的缺口130、230纵向对准,并且至少两个系列的平行缺口130交错,使得在任何方向上的裂纹扩展覆盖第一缺口线201的整个长度。这里,两个系列的平行缺口130、230可以具有相同的周期和相同尺寸的缺口130、230。第一系列平行缺口130、230中的缺口130、230的位置可以相对于第二系列平行缺口平移地偏移。在这种情况下,第一系列的两个相邻缺口130、230之间的间隙可以被第二系列的缺口130、230中的一个重叠,使得裂纹通过第一系列的间隙的扩展被第二系列的缺口130、230阻止。
在一些实施方式中,第一缺口线201包含至少两个系列的平行缺口130、230和至少一个系列的法向缺口130、230,其中两个系列的平行缺口130、230交错。在这种情况下,两个系列的平行缺口130、230的周期可以相同,并且一系列法向缺口的周期可以不同于一系列平行缺口的周期。
在一些实施方式中,第一切割线201的宽度小于第二切割线202的宽度。
在一些实施方式中,第一切割线201的宽度为至少20微米,并且第一切割线201包含至少两个系列的法向缺口130和至少两个系列的平行缺口130,并且第二切割线202的宽度为至少100微米,并且第二切割线202包含至少三个系列的法向缺口和平行缺口。
第一切割线201可以包括尽可能多的长形缺口130。换句话说,可以通过在光子集成电路的非功能区域内放置尽可能厚的缺口130来布置第一切割线201。
通过实验发现,当将包含三个系列的法向缺口130和三个系列的平行缺口130的20微米宽的第一切割线201提供给晶圆200使得衬底101内的尺寸为4cm×4cm的区域被围封时,在该区域内不会生成裂纹。
通过实验还发现,当将包含三个系列的法向缺口130和三个系列的平行缺口130的20微米宽的第一切割线201提供给10cm×10cm的晶圆200并且沿着第一切割线201切割晶圆时,在该过程中不会生成裂纹。
形成切割线201、202的缺口图案由局部厚度不连续的衬底101组成。由于衬底101的总应变不连续,在由切割线201、202围封的区域203内部生成裂缝的可能性被最小化,从而允许在围封区内部制造高密度光子电路。
图3示出了阻止裂缝的切割线的光学图像。
图2a中所示的PIC围封区域203由包含三个系列的平行缺口130、230(第一系列201-1、第二系列201-2和第三系列201-3)的第一切割线201划分。第一系列201-1和第二系列202-2的每个缺口130、230具有相同的长度。第三系列201-3的缺口130、230比第一系列201-1和第二系列201-2的缺口短。第三系列201-3的周期小于第一系列201-1和第二系列201-2的周期。在所有三个系列的平行缺口201-1、201-2、201-3中,缺口130、230纵向对准,使得每个系列形成一条直线。由三个系列的平行缺口201-1、201-2、201-3形成的线彼此平行。第一系列201-1和第二系列201-2彼此平行但在长度方向上交错,使得第一系列201-1中的两个相邻缺口之间的间隙与第二系列201-2的缺口130、230之一重叠,反之亦然。相对于第二系列201-2,第三系列201-3放置在第一系列201-1的相对侧上。
图3示出了裂缝301的扩展被第一系列201-1的缺口130、230之一阻挡。
图4是用于防止多级光子电路上的裂缝的结构的示意图。
结构400包括三个防裂缝结构400-1、400-2、400-3。每个防裂缝结构如图1所示。
光子集成电路形成在沉积在相应衬底401-1、401-2、401-3上的三个光子层405-1、405-2、405-3上。
底部光子层405-1沉积在底部衬底401-1上。第一防裂缝结构400-1可以如图1所示形成在底部光子层405-1和底部衬底401-1上。
在形成光子电路和第一防裂缝结构400-1并且中间光子层405-2沉积在中间衬底401-2上之后,中间衬底401-2沉积在底部光子层405-1上。第二防裂缝结构400-2可以如图1所示形成在中间光子层405-2和中间衬底401-2上。中间衬底401-2的厚度使得底部光子层405-1内的光学模式不受底部光子层405-1和底部衬底401-1上的光子电路的干扰。
顶部衬底401-3沉积在中间光子层405-2上,并且顶部光子层405-3沉积在顶部衬底401-3上。第三防裂缝结构400-2可以如图1所示形成在顶部光子层405-3和顶部衬底401-3上。顶部衬底401-3的厚度使得中间光子层405-2内的光学模式不受干扰。
在图4的示例中,三个光子层405-1、405-2、405-3在彼此之上,但是光子层的数量不限于三个,并且可以实现任何数量的光子集成电路。本说明书中公开的防裂缝结构100、400-1、400-2、400-3是高度模块化的。
防裂缝结构400-1、400-2、400-3在xy平面中的横向位置可以根据包括在光子层405-1、405-2、405-3中的每个光子层中的光子集成电路来确定。
附图中所示和上文所述的本发明的实施例仅是示例性实施例,并不旨在限制本发明的范围,本发明的范围由所附根据权利要求限定。本文描述的非互斥特征的任何组合都在本发明的范围内。
Claims (19)
1.一种用于减轻机械应力的结构,所述机构包括:
衬底;
缺口,所述缺口形成在所述衬底中;以及
光子层,所述光子层形成在所述衬底上。
2.根据权利要求1所述的结构,
其中所述缺口的深度等于或大于所述光子层的厚度,以及
其中所述缺口的宽度小于所述光子层的所述厚度的两倍。
3.根据权利要求1或2所述的结构,
其中所述光子层包括:
具有第一厚度的连续层;以及
具有第二厚度的不连续层,
其中所述不连续层形成在所述衬底上和所述缺口内,以及
其中所述连续层形成在所述不连续层上。
4.根据权利要求3所述的结构,
其中所述连续层和所述不连续层包括相同的材料。
5.根据权利要求3或4所述的结构,
其中所述缺口的宽度是所述第二厚度的两倍。
6.根据权利要求3至5中任一项所述的结构,
其中所述第一厚度小于0.5微米。
7.根据任一前述权利要求所述的结构,
其中所述深度等于或大于1.2微米,并且所述宽度等于或大于0.9微米。
8.根据任一前述权利要求所述的结构,
其中所述缺口的长度等于或大于20微米,
其中所述长度被限定在法向于所述缺口的所述深度和所述宽度的方向的方向上。
9.根据任一前述权利要求所述的结构,
其中所述缺口的长度等于或大于100微米,
其中所述长度被限定在法向于所述缺口的所述深度和所述宽度的方向的方向上。
10.一种切割线,包括:
第一系列根据任一前述权利要求所述的结构,
其中每个结构在第一方向上延伸至第一长度,以及
其中所述多个结构以第一周期在沿所述第一方向延伸的直线上对准。
11.根据权利要求10所述的切割线,包括:
所述第一系列结构中的两个或更多个结构,
其中所述第一系列中的所述两个或更多个结构沿其对准的所述直线是彼此平行的,以及
其中所述第一系列中的所述两个或更多个结构相对于彼此交错。
12.根据权利要求10或11所述的切割线,进一步包括:
第二多个根据权利要求1至8中任一项所述的结构,
其中每个结构在所述第一方向上延伸至第二长度,以及
其中所述多个结构以第二周期在沿所述第一方向延伸的直线上对准。
13.根据权利要求10或11所述的切割线,进一步包括:
第二多个根据权利要求1至8中任一项所述的结构,
其中每个结构在与所述第一方向正交的第二方向上延伸至第二长度,以及
其中所述多个结构以第二周期在沿所述第一方向延伸的直线上对准。
14.根据权利要求13所述的切割线,
其中所述第一周期和所述第二周期是相同的。
15.一种包括光子集成电路的晶圆,所述晶圆包括:
根据权利要求10至14中任一项所述的切割线,
其中所述光子集成电路制造在所述光子层上,以及
其中所述切割线围封所述光子层内的区域。
16.根据权利要求15所述的晶圆,
其中由所述切割线围封的所述区域大于1cm×1cm。
17.一种包括多级光子集成电路的晶圆,所述晶圆包括:
多个层面,每个层面包含衬底和光子层,其中光子集成电路制造在每个层面的所述光子层上;以及
根据权利要求10至14中任一项所述的切割线在至少一个层面上,
其中所述切割线在平面视图中围封所述光子层内的区域。
18.根据权利要求17所述的晶圆,
其中由所述切割线围封的所述区域大于1cm×1cm。
19.根据权利要求17或18所述的晶圆,
其中围封所述区域的所述切割线分布在两个或更多个层面上。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB2111524.1 | 2021-08-11 | ||
GB2111524.1A GB2609636A (en) | 2021-08-11 | 2021-08-11 | Stress-relief structure for photonic integrated circuits |
PCT/EP2022/072530 WO2023017113A1 (en) | 2021-08-11 | 2022-08-11 | Stress-relief structure for photonic integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117881990A true CN117881990A (zh) | 2024-04-12 |
Family
ID=78049507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280058543.1A Pending CN117881990A (zh) | 2021-08-11 | 2022-08-11 | 用于光子集成电路的应力减轻结构 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN117881990A (zh) |
GB (1) | GB2609636A (zh) |
WO (1) | WO2023017113A1 (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6881610B2 (en) * | 2003-01-02 | 2005-04-19 | Intel Corporation | Method and apparatus for preparing a plurality of dice in wafers |
KR100858983B1 (ko) * | 2005-11-16 | 2008-09-17 | 가부시키가이샤 덴소 | 반도체 장치 및 반도체 기판 다이싱 방법 |
US8557681B2 (en) * | 2006-10-30 | 2013-10-15 | International Rectifier Corporation | III-nitride wafer fabrication |
KR101313232B1 (ko) * | 2009-12-08 | 2013-09-30 | 한국전자통신연구원 | 도파로 절단면 형성 방법 및 이를 채용하는 포토닉스 소자 |
JP5805306B2 (ja) * | 2011-05-06 | 2015-11-04 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 複数の構成素子支持領域を分離する溝構造を備えている構成素子支持体結合体及び複数の構成素子支持体領域の製造方法 |
US10191215B2 (en) * | 2015-05-05 | 2019-01-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Waveguide fabrication method |
SG10201900239YA (en) * | 2019-01-11 | 2020-08-28 | Advanced Micro Foundry Pte Ltd | An ultra-thin integrated chip and manufacture of the same |
CN112151439A (zh) * | 2019-06-28 | 2020-12-29 | 长鑫存储技术有限公司 | 晶圆及其制作方法、半导体器件 |
-
2021
- 2021-08-11 GB GB2111524.1A patent/GB2609636A/en active Pending
-
2022
- 2022-08-11 CN CN202280058543.1A patent/CN117881990A/zh active Pending
- 2022-08-11 WO PCT/EP2022/072530 patent/WO2023017113A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2023017113A1 (en) | 2023-02-16 |
GB2609636A (en) | 2023-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7843041B2 (en) | Thin-film circuit device having a low strength region, method for manufacturing the thin-film circuit device, and electronic apparatus | |
US8165437B2 (en) | Semiconductor integrated circuits including grating coupler for optical communication and methods of forming the same | |
JP4704792B2 (ja) | 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置 | |
US20140123486A1 (en) | Method of processing cavity of core substrate | |
KR102491874B1 (ko) | 디스플레이 장치의 제조 방법 및 그 장치 | |
JP4564929B2 (ja) | 3次元フォトニック結晶の形成方法 | |
TWI361453B (en) | Semiconductor wafer with improved crack protection | |
US20140300964A1 (en) | Wire grid polarizer with substrate channels | |
US8012256B2 (en) | Method of fabricating a quasi-substrate wafer and semiconductor body fabricated using such a quasi-substrate wafer | |
US20110135265A1 (en) | Method of forming waveguide facet and photonics device using the method | |
KR102250130B1 (ko) | 반도체 소자의 제조 방법 | |
CN117881990A (zh) | 用于光子集成电路的应力减轻结构 | |
CN109962180B (zh) | 一种显示面板的制备方法 | |
JP2005260059A (ja) | 半導体装置、半導体ウェハおよび半導体装置の製造方法 | |
JP4936530B2 (ja) | 3次元フォトニック結晶の製造方法 | |
US7254306B2 (en) | Optoelectronic component with curved waveguide with inwardly sloped sides | |
JP2009044020A (ja) | 半導体ウェハ及びその製造方法 | |
CN112670225B (zh) | 晶圆支撑结构 | |
TWI720555B (zh) | 半導體裝置 | |
US9417518B2 (en) | Photomask and method of manufacturing the same | |
JP6898066B2 (ja) | 光回路基板シートおよびそれを備えた光電気混載基板シート | |
CN108428674B (zh) | 复衬底及其制造方法 | |
JP4088299B2 (ja) | 光導波回路 | |
EP3855493A1 (en) | Methods of manufacturing ic devices on wafers, associated wafers and reticles | |
KR20020068191A (ko) | 다층배선을 갖는 반도체 장치 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |