CN1177201A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1177201A
CN1177201A CN97111904A CN97111904A CN1177201A CN 1177201 A CN1177201 A CN 1177201A CN 97111904 A CN97111904 A CN 97111904A CN 97111904 A CN97111904 A CN 97111904A CN 1177201 A CN1177201 A CN 1177201A
Authority
CN
China
Prior art keywords
ion
semiconductor device
ion implantation
implantation technology
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97111904A
Other languages
English (en)
Other versions
CN1091298C (zh
Inventor
权畅宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1177201A publication Critical patent/CN1177201A/zh
Application granted granted Critical
Publication of CN1091298C publication Critical patent/CN1091298C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

按本发明,在将杂质离子注入衬底之前,通过用其直径和质量皆小于杂质离子注入工艺所用元素的元素进行离子注入,在衬底表面上形成细小龟裂,另外,热处理期间,在杂质离子向外扩散之前,形成于衬底表面上的细小龟裂就已愈合,因而防止了杂质离子向外扩散。

Description

制造半导体器件的方法
本发明涉及一种制造半导体器件的方法,特别涉及一种在半导体器件中注入杂质离子的方法,该方法可以防止离子注入工艺后的热处理工艺期间注入到衬底中的杂质离子向外扩散。
通常在制造半导体器件时,实际上将N型或P型杂质离子注入到硅晶片中,用以形成N型或P型半导体器件。5价元素P、As和Sb离子主要用作N型杂质离子,3价元素B离子主要用作P型杂质离子。这些元素的质量和直径各不相同。在杂质离子注入过程中,很可能会损伤硅衬底表面。相应的,元素的质量和直径越大越容易损伤衬底表面。在使杂质离子和硅原子共价键合的热处理工艺期间,注入到衬底中的某些杂质离子通过受损伤的衬底表面部分向外扩散,杂质离子的这种损失引起薄层电阻变化,因而降低了器件的电特性。在使用较大质量和直径的元素进行离子注入工艺时,杂质离子发生向外扩散的可能性更大。
图1A和1B是说明把杂质离子注入到半导体器件中的常规方法的器件的剖面图。
参见图1A,利用杂质离子注入工艺向硅衬底1注入砷(As)离子3。在本领域中,砷离子3广泛用作形成N型半导体的杂质离子。由于砷原子质量和直径较大,所以离子注入工艺期间衬底1表面发生龟裂4。因而较严重地损伤了硅衬底1表面。
参见图1B,进行退火工艺,使砷离子3与随机分散于硅衬底1中的硅原子2共价键合。此时,砷离子3与硅原子2共价键合,砷离子3释放出自由电子6,硅衬底1表面的龟裂4愈合。
在砷离子3与硅原子2共价键合时,砷离子3的离子特性消失,从而砷离子变成砷原子态3A。然而,在退火工艺期间,某些砷离子3在龟裂4愈合之前就已通过龟裂4向外扩散。
如上所述,根据现有技术的离子注入方法的缺点在于,损伤硅衬底1的表面,且在退火工艺期间会损失一些砷离子3。所以,注入到衬底中的杂质离子的量与所需杂质的量之间存在差异,这样便会因薄层电阻的变化引一电特性劣化。
因此,本发明的目的在于提供一种将杂质离子注入到半导体器件中的方法,通过在杂质离子注入工艺后的热处理期间阻止注入到衬底中的杂质离子向外扩散,可以提高器件的电特性。
为了实现上述目的,注入杂质离子的方法包括以下步骤:通过第一离子注入工艺在硅衬底表面上形成细小龟裂;通过第二离子注入工艺向硅衬底注入杂质离子;及进行热处理工艺,使注入的杂质离子与分散于硅衬底中的硅原子共价键合。本发明中,第一离子注入工艺所用元素的直径和质量皆小于第二离子注入工艺所用元素。
在阅读了结合附图对实施例的详细说明后,可以理解本发明的目的和优点,各附图中:
图1A和1B是说明将杂质离子注入到半导体器件中的方法的器件剖面图;
图2A至2C是说明根据本发明将杂质离子注入到半导体器件中的方法的器件剖面图。
参见图2A,利用第一离子注入工艺,在硅衬底11中注入氩离子15。由于用20-30Kev这种很低能量的离子注入工艺,所以氩离子15只注入到硅衬底11的表面部分。在氩离子15注入到硅衬底11中时,硅衬底11的表面部分上形成了第一龟裂14A。
参见图2B,利用第二离子注入工艺,将砷(As)离子13注入到硅衬底11中。在砷离子13通过第一龟裂14A注入到硅衬底11中时,硅衬底11中形成第二龟裂14B。
与作为N型杂质元素的砷元素相比,不活泼的氩元素的直径及质量皆较小。因此,第一龟裂14A的尺寸小于第二龟裂14B。
当砷离子13通过第一龟裂14A注入到硅衬底11中时,由于砷离子13的注入造成的影响被细小的第一龟裂14A吸收。因而,减少了硅衬底中晶体损伤。
参见图2C,为使注入的砷离子13与随机分散于硅衬底11中的硅原子12共价键合,进行退火工艺。退火期间,砷离子13与硅原子12共价键合,同时砷离子13释放出自由电子16。另外,硅衬底11表面部分中的氩离子15向外扩散,第一和第二龟裂14A和14B自硅衬底11表面愈合。
同时,由于退火自硅衬底11的表面开始,所以第一细小龟裂14A迅速愈合。因而,由于砷离子13向外扩散的通道被阻断,所以防止了注入的砷离子13向外扩散。另外,在砷离子13与硅原子12共价键合时,砷离子13的离子特性消失,因而砷离子变为砷原子态13A。
虽然本发明实施例说明的制造方法是,在利用砷作5价元素的杂质离子注入工艺之前,通过用直径和质量皆较小于砷的氩进行离子注入,在硅衬底表面上形成细小的龟裂,从而制造N型半导体器件,但本发明并不限于上述实施例。
即,在利用3价元素(如硼)或5价元素(如磷、锑)进行杂质离子注入以制造N型或P型半导体之前,用其直径和质量皆小于杂质离子注入工艺所用的这些元素的元素进行离子注入,从而在衬底表面上形成细小龟裂。
在上述的本发明中,在向衬底注入杂质离子之前,先通过用其直径和质量皆小于杂质离子注入工艺所用元素的元素进行离子注入,在衬底表面上形成细小龟裂。由此,可以减少杂质离子工艺期间对硅衬底的损伤。另外,在热处理中,在杂质离子向外扩散之前,形成于衬底表面上的细小龟裂就已愈合,因而薄层电阻不发生变化,提高了器件的电特性。
尽管上面某种程度上具体说明了优选实施例,但上述说明只是对本发明原理的说明。应该明白,本发明并不限于这里所公开的这些优选实施例。因此,在不脱离本发明的范围和精神的情况下,可以做出各种变化,但所有变化皆被包含于本发明的其它实施例中。

Claims (7)

1.一种制造半导体器件的方法,该方法包括以下步骤:
通过第一离子注入工艺在硅衬底表面上形成细小龟裂;
通过第二离子注入工艺在所述硅衬底中注入杂质离子;及
进行热处理,使所述注入的杂质离子与硅原子共价键合。
2.根据权利要求1的制造半导体器件的方法,其特征在于,所述第一离子注入工艺使用氩。
3.根据权利要求1的制造半导体器件的方法,其特征在于,所述第一离子注入工艺用20-30Kev的低能量进行。
4.根据权利要求1的制造半导体器件的方法,其特征在于,所述第一离子注入工艺使用其直径和质量皆小于所述第二离子注入工艺所用元素的元素。
5.根据权利要求1的制造半导体器件的方法,其特征在于,所述第二离子注入工艺使用3价元素。
6.根据权利要求1的制造半导体器件的方法,其特征在于,所述第二离子注入工艺使用5价元素。
7.根据权利要求1的制造半导体器件的方法,其特征在于,所述第二离子注入工艺使用砷。
CN97111904A 1996-06-25 1997-06-25 制造半导体器件的方法 Expired - Fee Related CN1091298C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR23458/96 1996-06-25
KR1019960023458A KR100223268B1 (ko) 1996-06-25 1996-06-25 반도체 소자의 불순물 이온 주입방법

Publications (2)

Publication Number Publication Date
CN1177201A true CN1177201A (zh) 1998-03-25
CN1091298C CN1091298C (zh) 2002-09-18

Family

ID=19463209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97111904A Expired - Fee Related CN1091298C (zh) 1996-06-25 1997-06-25 制造半导体器件的方法

Country Status (3)

Country Link
KR (1) KR100223268B1 (zh)
CN (1) CN1091298C (zh)
TW (1) TW388074B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104781909A (zh) * 2012-11-05 2015-07-15 戴纳洛伊有限责任公司 用于形成包含砷掺杂剂的基底的溶液配方和方法
CN116387141A (zh) * 2023-06-07 2023-07-04 浙江大学杭州国际科创中心 一种低裂纹碳化硅晶圆制备方法及碳化硅晶圆

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104781909A (zh) * 2012-11-05 2015-07-15 戴纳洛伊有限责任公司 用于形成包含砷掺杂剂的基底的溶液配方和方法
CN104781909B (zh) * 2012-11-05 2019-02-05 慧盛材料美国有限责任公司 用于形成包含砷掺杂剂的基底的溶液配方和方法
CN116387141A (zh) * 2023-06-07 2023-07-04 浙江大学杭州国际科创中心 一种低裂纹碳化硅晶圆制备方法及碳化硅晶圆
CN116387141B (zh) * 2023-06-07 2023-10-13 浙江大学杭州国际科创中心 一种低裂纹碳化硅晶圆制备方法及碳化硅晶圆

Also Published As

Publication number Publication date
TW388074B (en) 2000-04-21
KR100223268B1 (ko) 1999-10-15
CN1091298C (zh) 2002-09-18
KR980005427A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
CN1041471C (zh) 半导体器件及其制造方法
US5895954A (en) Field effect transistor with impurity concentration peak under gate electrode
CN101044611A (zh) 用于制造具有蚀刻终止层的绝缘体上硅(soi)晶片的方法
JPH07114199B2 (ja) 半導体装置の製造方法
US5541137A (en) Method of forming improved contacts from polysilicon to silicon or other polysilicon layers
KR20010062106A (ko) 극히 얕은 접합 도펀트 프로파일 형성 공정과 반도체디바이스
US4717687A (en) Method for providing buried layer delineation
US8349646B2 (en) Semiconductor wafer for semiconductor components and production method
CN1091298C (zh) 制造半导体器件的方法
JP2799304B2 (ja) 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法
CN1147571A (zh) 一种制造硅片的方法
US4472210A (en) Method of making a semiconductor device to improve conductivity of amorphous silicon films
CN1315178C (zh) 半导体装置的制造方法
JPH09172176A (ja) Mosデバイス製造方法
CN1077330C (zh) 制造半导体器件中晶体管的方法
CN1165399A (zh) 利用中温氧化层去除由离子注入产生的缺陷的方法
US6057203A (en) Integrated circuit capacitor
US5759869A (en) Method to imporve metal step coverage by contact reflow
JPH05206045A (ja) 半導体装置の製造方法
CN1207765C (zh) 金氧半导体晶体管的制造工艺
CN1185660A (zh) 具有纵向型和横向型双极晶体管的半导体器件
KR100295650B1 (ko) 반도체소자의실리사이드형성방법
JPS63155720A (ja) 半導体装置の製造方法
JPH03265131A (ja) 半導体装置の製造方法
JPH06302682A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020918

Termination date: 20100625