KR100223268B1 - 반도체 소자의 불순물 이온 주입방법 - Google Patents
반도체 소자의 불순물 이온 주입방법 Download PDFInfo
- Publication number
- KR100223268B1 KR100223268B1 KR1019960023458A KR19960023458A KR100223268B1 KR 100223268 B1 KR100223268 B1 KR 100223268B1 KR 1019960023458 A KR1019960023458 A KR 1019960023458A KR 19960023458 A KR19960023458 A KR 19960023458A KR 100223268 B1 KR100223268 B1 KR 100223268B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- ion
- ions
- semiconductor device
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 238000002347 injection Methods 0.000 title 1
- 239000007924 injection Substances 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 150000002500 ions Chemical class 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 229910052785 arsenic Inorganic materials 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 14
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 238000000859 sublimation Methods 0.000 abstract description 5
- 230000008022 sublimation Effects 0.000 abstract description 5
- 238000000280 densification Methods 0.000 abstract 1
- -1 arsenic ions Chemical class 0.000 description 10
- 239000003574 free electron Substances 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Physical Vapour Deposition (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 불순물 이온 주입방법을 제공하는 것으로, 불순물 이온의 공유결합을 위한 열처리 공정시 미세균열을 통한 승화현상을 억제하기 위하여 저 에너지에 의한 제 1이온의 이온주입공정으로 실리콘기판의 표면으로부터 얕은부분에 주입되도록 하고, 제 2이온의 이온주입공정을 고 에너지로 실시할 때 제 1이온의 이온주입 공정시 생성된 다수개의 미세균열에 의해 실리콘기판의 표면에서 완충작용으로 실리콘기판의 손상을 감소시킬 수 있으며, 실리콘기판을 열처리할 때 실리콘기판의 표면에서부더 조밀화가 된후 실리콘기판의 내부에 이온주입된 불순물의 승화현상을 억제하여 판 저항의 변화를 방지하므로써 소자의 특성을 향상시킬 수 있는 효과가 있다.
Description
제 1a 및 1b 도는 종래의 반도체 소자의 불순물 이온 주입방법을 설명하기 위한 소자의 단면도.
제 2a 내지 2c 도는 본 발명에 따른 반도체 소자의 불순물 이온 주입 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 및 11 : 실리콘기판 2 및 12 : 실리콘원자
3 : 비소이온 3A : 비소원자
4 및 14 : 미세균열 6 및 16 : 자유전자
13 : 제 1이온 15 : 제 2이온
15A : 제 2원자
본 발명은 반도체 소자의 불순물 이온 주입방법에 관한 것으로 특히, 이온 주입 공정후 열처리 공정시 불순물 이온의 승화를 억제할 수 있는 반도체 소자의 불순물 이온 주입방법에 관한 것이다.
일반적으로 불순물 이온주입이란 이온입자를 목표물의 표면을 뚫고 들어 갈 만큼 큰 에너지를 갖게 하여 목표물 속으로 넣어 주는 것을 말한다. N형의 반도체를 형성하기 위해서는 5가의 원소를 실리콘 웨이퍼에 물리적으로 주입시키게 되는데, 5가의 원소로는 비소(As)가 있으며 이 비소(As)는 원자번호가 33으로 질량과 크기가 인(P)에 비해 상당히 크다.
그러면 종래 불순물 이온 주입방법을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제 1a 및 1b 도는 종래 반도체 소자의 불순물 이온 주입방법을 설명하기 위한 소자의 확대 단면도로서,
제 1a 도는 실리콘기판(1)의 내부에 비소이온(3)을 구입한 상태를 도시한다. 이때 비소이온(3)은 매우 크기 때문에 비소이온(3)의 주입시 실리콘기판(1)의 표면으로부터 미세균열(4)이 발생되면서 실리콘기판(1)은 손상을 입게된다,
제 1b 도는 비소이온(3)이 실리콘기판(1)내에 랜덤(Random)하게 흩어져 있는 실리콘원자(2)와 공유결합을 시키기 위해 열처리 공정을 실시한 상태를 도시한다. 이때 비소이온(3)은 실리콘원자(2)와 공유결합할 때 비소 원자(3A)로 되면서 자유전자(6)를 배출하게 되는데, 일부 비소이온(3)은 실리콘원자(2)와 공유결합을 하지 못하고 미세균열(4)을 통하여 대기중으로 승화하게 된다.
즉, 상기의 종래 방법에 의한 불순물 이온 주입은 실리콘기판(1)의 표면에 손상을 주게되고, 더욱 중요한 것은 비소이온(3) 및 실리콘원자(2)의 공유결합을 시키기 위하여 열처리를 실시할 때 이 실리콘기판(1)의 손상된 부분인 미세균열(4)을 통하여 비소이온(3)이 대기중으로 승화하게 되므로써 판 저항(Sheet Resistance)의 변화로 인한 소자의 특성이 열화하는 문제가 있다.
특히, 64 메가비트 레벨 이상의 민감한 공정과 고 에너지공정에서 이러한 문제의 심각도는 더욱 커지게 된다.
따라서 본 발명은 불순물 이온의 공유결합을 위한 열처리 공정시 미세균열을 통한 승화현상을 억제하기 위하여 저 에너지에 의한 아르곤 이온을 실리콘기판의 표면으로부터 얕은부분에 주입되도록 한 후 비소이온을 실리콘기판의 소정깊이에 구입하고, 열처리공정을 실시하므로써 상기한 문제점을 해소할 수 있는 반도체 소자의 불순물 이온 주입방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘기판의 표면으로부터 얕은 부분에 제 1이온을 주입하는 단계와, 상기 단계로부터 실리콘기판의 소정깊이에 제 2이온을을 주입하는 단계와, 상기 단계로부터 실리콘기판에 열처리공정을 실시하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 불순물 이온 주입방법을 상세히 설명하면 다음과 같다.
먼저, 후술하는 제 2이온(15)은 3가 또는 5가원소의 하나로서 본 발명에서는 5가원소인 비소(As)를 이용하여 N형 반도체를 제조하기 의한 예를들어 설명하기로 한다.
제 2a 내지 2c 도는 본 발명에 따른 반도체 소자의 불순물 이온 구입방법을 설명하기 위한 소자의 확대 단면도로서,
제 2a 도는 실리콘기판(11)의 표면으로부터 얕은 부분에 제 1이온(13)을 구입한 상태를 도시한다. 제 1이온(13)은 경량 소형 불활성 원소인 아르곤 이온(Ar+)으로서, 이때 실리콘기판(11)의 표면은 이들 아르곤 이온에 의해 매우 미세한 미세균열(14)이 상당히 많이 생기면서 잘게 부서진 상태이다. 제 1이온(13)을 구입하기 위한 에너지는 대략 20 내지 30Kev로서 실리콘기판(11)의 표면으로부터 얕은 부분에만 이온이 주입될 수 있도록 저 에너지 이온빔으로 공정을 실시한다.
제 2b 도는 실리콘기판(11)의 소정깊이에 제 2이온(15)을 주입한 상태를 도시한다. 제 2이온(15)은 비소이온으로써, 이때 주입되는 제 2이온(15)은 실리콘기판(11)의 표면에서 이미 발생된 다수의 미세균열(14)에 의한 완충작용으로 실리콘기판(11)의 내부에 손상을 적게준다. 즉, 이는 모래바닥에 커다란 돌을 내려 던져도 그 힘이 모래에 의해 분산 흡수되는 물리적 성질에 기인한 것이다. 따라서 제 2이온(15)은 실리콘기판(11)에 큰 충격을 가지지 않게된다.
제 2c 도는 실리콘기판(11)에 열처리공정을 실시한 상태를 도시한다.
이 열처리공정에 의해 실리콘기판(11)의 표면에 잔존하는 제 1이온(13)은 대기중으로 승화하면서 실리콘기판(11)의 표면은 열에 의해 조밀화가 이루어진다. 그러므로 주입된 제 2이온(13)은 실리콘기판(11)의 표면이 조밀화되어서 승화하지 못하고 실리콘기판(13)의 내측에 남아있는 상태에서 실리콘기판)(11)의 표면으로부터 전달되는 열에 의해 실리콘원자(12)와 공유결합할 때 제 2원자(15A)로 되면서 자유전자(16)를 방출하게된다.
상술한 바와같이 본 발명에 의하면 불순물 이온의 공유결합을 위한 열처리 공정시 미세균열을 통한 승화현상을 억제하기 위하여 저 에너지에 의한 제 1이온의 이온주입공정으로 실리콘기판의 표면으로부터 얕은부분에 주입되도록 하고, 제 2이온의 이온주입공정을 고 에너지로 실시할 때 제 1 이온의 이온주입 공정시 생성된 다수개의 미세균열에 의해 실리콘기판의 표면에서 완충작용으로 실리콘기판의 손상을 감소시킬 수 있다. 또한 이 실리콘기판을 열처리할 때 실리콘기판의 표면에서부러 조밀화가 된후 실리콘 기판의 내부에 이온구입된 불순물의 승화현상을 억제하여 판 저항의 변화 방지하므로써 소자의 특성을 향상시킬 수 있는 탁월한 효과가 있다.
Claims (5)
- 실리콘 기판이 제공되는 단계와,실리콘 기판 표면으로부터 얕은 부분에 경량 소형의 불활성 이온인 제 1이온을 주입하는 단계와,상기 제 1이온이 주입된 영역보다 깊은 부분에 불순물 이온인 제 2 이온을 주입하는 단계와,상기 제 1 및 제 2 이온이 주입된 실리콘 기판을 열처리 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 불순물 이온 주입방법.
- 제 1 항에 있어서,상기 제 1 이온은 아르곤인 것을 특징으로 하는 반도체 소자의 불순물 이온 주입방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 이온을 주입하기 위한 에너지는 20 내지 30KeV인 것을 특징으로 하는 반도체 소자의 불순물 이온 주입방법.
- 제 1 항에 있어서,상기 제 2 이온은 3가원소 또는 5가원소중 하나인 것을 특징으로 하는 반도체 소자의 불순물 이온 주입방법.
- 제 1 항에 있어서,상기 제 2 이온은 비소인 것을 특징으로 하는 반도체 소자의 불순물 이온 주입방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023458A KR100223268B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체 소자의 불순물 이온 주입방법 |
| TW086108099A TW388074B (en) | 1996-06-25 | 1997-06-12 | Method of manufacturing semiconductor device |
| CN97111904A CN1091298C (zh) | 1996-06-25 | 1997-06-25 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023458A KR100223268B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체 소자의 불순물 이온 주입방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005427A KR980005427A (ko) | 1998-03-30 |
| KR100223268B1 true KR100223268B1 (ko) | 1999-10-15 |
Family
ID=19463209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023458A KR100223268B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체 소자의 불순물 이온 주입방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR100223268B1 (ko) |
| CN (1) | CN1091298C (ko) |
| TW (1) | TW388074B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853438B2 (en) * | 2012-11-05 | 2014-10-07 | Dynaloy, Llc | Formulations of solutions and processes for forming a substrate including an arsenic dopant |
| CN116387141B (zh) * | 2023-06-07 | 2023-10-13 | 浙江大学杭州国际科创中心 | 一种低裂纹碳化硅晶圆制备方法及碳化硅晶圆 |
-
1996
- 1996-06-25 KR KR1019960023458A patent/KR100223268B1/ko not_active IP Right Cessation
-
1997
- 1997-06-12 TW TW086108099A patent/TW388074B/zh not_active IP Right Cessation
- 1997-06-25 CN CN97111904A patent/CN1091298C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW388074B (en) | 2000-04-21 |
| KR980005427A (ko) | 1998-03-30 |
| CN1177201A (zh) | 1998-03-25 |
| CN1091298C (zh) | 2002-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1997042652A1 (en) | Control of junction depth and channel length using generated interstitial gradients to oppose dopant diffusion | |
| US4386968A (en) | Method of making semiconductor device structures by means of ion implantation under a partial pressure of oxygen | |
| KR970004423B1 (ko) | 고에너지에서 이온 주입후 열처리를 통하여 제조된 깊고 얇은 산화물층을 갖는 에스오아이(soi) 구조물 | |
| US4249962A (en) | Method of removing contaminating impurities from device areas in a semiconductor wafer | |
| KR100392039B1 (ko) | 이온 주입법 및 이온 주입 장치 | |
| US5759904A (en) | Suppression of transient enhanced diffusion in ion implanted silicon | |
| KR100223268B1 (ko) | 반도체 소자의 불순물 이온 주입방법 | |
| WO1998020525A9 (en) | Suppression of transient enhanced diffusion in ion implanted silicon | |
| JPH0639694B2 (ja) | イオン注入方法 | |
| KR20010074887A (ko) | Ｓｏｉ 기판 및 그의 제조 방법 | |
| US6303472B1 (en) | Process for cutting trenches in a single crystal substrate | |
| Lecrosnier | Gettering by ion implantation | |
| KR0151954B1 (ko) | 실리콘 기판에의 게터링층 형성방법 | |
| Eriksson et al. | Substitutional doping during low-dose implantation of Bi and Ti ions in Si at 25° C | |
| Zhang et al. | Low‐energy separation by implantation of oxygen structures via plasma source ion implantation | |
| Yu et al. | Enhancement of electrical activation of ion‐implanted phosphorus in Si (100) through two‐step thermal annealing | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| WO2000073543A1 (en) | Doping of crystalline substrates | |
| KR800000705B1 (ko) | 이온 주입에 의한 불순물 매장층 형성방법 | |
| KR970007825B1 (ko) | 실리콘 기판에의 얕은 접합층 형성방법 | |
| Kuriyama et al. | Structural and electrical properties of Ge-ion-implanted Si layer | |
| KR100505859B1 (ko) | 도펀트확산을가로막도록생성된격자간변화도를이용한접합깊이및채널길이의제어 | |
| Ryssel | Ion Implantation for Very Large Scale Integration | |
| JPH09148335A (ja) | シリコン半導体基板及びその製造方法 | |
| KR950002185B1 (ko) | 얕은 접합 현상을 가진 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |