KR800000705B1 - 이온 주입에 의한 불순물 매장층 형성방법 - Google Patents

이온 주입에 의한 불순물 매장층 형성방법 Download PDF

Info

Publication number
KR800000705B1
KR800000705B1 KR7200793A KR720000793A KR800000705B1 KR 800000705 B1 KR800000705 B1 KR 800000705B1 KR 7200793 A KR7200793 A KR 7200793A KR 720000793 A KR720000793 A KR 720000793A KR 800000705 B1 KR800000705 B1 KR 800000705B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
impurity
silicon dioxide
impurities
Prior art date
Application number
KR7200793A
Other languages
English (en)
Inventor
움크하르 맥레이 알프레드
밀러 파울
아란 모린 로버트
심프슨 존
Original Assignee
원본미기재
웨스턴 이렉크트릭 캄파니 인코포레이팃드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 웨스턴 이렉크트릭 캄파니 인코포레이팃드 filed Critical 원본미기재
Priority to KR7200793A priority Critical patent/KR800000705B1/ko
Application granted granted Critical
Publication of KR800000705B1 publication Critical patent/KR800000705B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

이온 주입에 의한 불순물 매장층 형성방법
제1a-제1d도는 본 발명에 의하여 매장층을 형성하는 과정을 보여주는 실시콘 기판의 횡단면도
본 발명은 이온(ION)주입에 의하여 반도체 소자내에 매장층(Buried layer)을 형성하는 방법에 관한 것이다.
종래의 기술 분야에서는 다수의 방법이 트랜지스터 구조의 콜렉터 영역을 접촉시키기 위하여 사용된 고도전층을 형성하기 위하여 제안, 실시되었었다. 이와같은 방법중, 전형적인 것으로는 종래의 확산방법에 의한 것으로, 불순물들을 결정(結晶)내에 낮은 저항성의 영역을 형성하도록 산화마스크(Mask)를 사용하여서 확산시키는 것이다. 그다음 산화물 마스크를 제거한 후에 에피택셜(Epetaxial) 성장법으로 기판위에 콜렉터를 성장시켜서 콜렉터와 기판간에 저저항 영역이 형성되도록 한다. 이렇게하여 콜렉터 영역이 형성되면 그다음 베이스 영역과 에미터영역을 형성하는 것이다. 그러나 확산하는 동안에 산화마스크에 결함이 생기고 이 결함이 기판표면에까지 이동되는 것이 발견되었다. 그러므로 이러한 결함은 기판 표면 결정을 파괴하여 결과적으로 에피택셜 성장측의 결함은 초래하여 소자의 기능을 마비시킨다.
이러한 문제를 극복하도록, 기판내에 불순물 이온을 주입하여 저저항을 영역을 합성하여서 이 기판을 열처리하여 결정의 파괴층을 제거하는 방법이 제안되었다.(미국특허 제 3,457,632호 참조). 이러한 이온 주입에 의한 방법은 확산에 의한 방법보다 더 광범위한 저저항을 영역을 형성할 수 있었으나, 이 방법에서도 하나의 결함이 발견되었다. 즉, 비소와 같은 불순물 매장층을 형성하는데 필요한 높은 조사량으로 주입시킬 때, 반도체 결정격자(結晶格子)의 파괴를 초래했다. 이러한 결정격자의 파괴가 심해지면 일종의 비결정(非結晶) 영역을 형성하며, 이러한 비결정 영역은 열처리후에도 잔유 결함이 나타났다.
본 발명의 주목적은 전술한 결점들을 고려하여 이온주입에 의해 매장층을 형성하면서도 반도체 결정의 파괴를 제거하는 방법을 제공하는 것이다.
우선, 본 발명의 방법을 요약해서 설명하면, 불순물 이온 비임(Beam)을 실리콘(Si)기판에 투사하여 기판내에 불순물이 주입되도록 하여 불순물 매장층을 형성한다. 이때 이온 비임의 노출비율은 최소한 1014이온수/㎠이상이어야 한다. 이때 전술한 불순물 주입에 의해 기판에 파괴층이 생긴다. 이러한 파괴층을 제거하기 위해, 산소 충전상태에서 기판을 충분한 온도로 가열하여 기판의 용적내로 불순물이 더 깊숙히 확산되도록 한다. 이때 기판 표면에는 이산화규소층(SiO2)이 형성되어 전술한 파괴층의 최소한 일부를 잠식한다. 그다음 이 산화물 층을 제거하여 파괴층을 제거한 다음 기간의 표면에 에피택셜 성장법으로 성장되는 에피택셜 층을 형성하는 것이다.
이하 첨부 도면을 참조 본 발명을 상세히 설명한다.
제1a-제1d도는 본 발명에 의하여 매장층을 형성하는 과정을 나타낸다. 제1a도에서, 도전성 P형의 실리콘 기판 10은 비소불순물 11의 영역이 주입된 후의 상태를 도시한다. 여기서 비소 불순물은 평균 깊이가 약 1000Å인 평균 가우스(Gauss)분포를 형성하고 있다. 이 정도의 깊이로 불순물을 주입시키려면 이온 에너지가 약 150KeV정도 되도록 이온을 가속시켜야 한다. 이때의 불순물의 깊이는 광범위하게 변경될 수 있다. 그러나 추후 설명되는 성장 산화 박막보다 비소원자를 더욱 깊게 확신되는 깊이까지 주입되도록 주의를 하여야만 한다. 따라서 불순물이 주입된 영역의 최소의 평균 깊이는 대략 300Å정도 되어야 하며 이러한 깊이까지 이온을 주입시키기 위하여 필요한 이온 에너지는 약 50KeV이다. 그리고 이때 이온 비임의 노출 비율은 약 1016이온수/㎠이다. 또한 오믹 접촉을 하기에 충분한 저저항율의 불순물 영역을 형성하도록 노출비율을 최소한 약 1014이온수/㎠이상으로 한다. 불순물이 주입된 영역의 폭은 종래의 투영마스크(Shadow Masking) 기술에 의해서 결정된다.
높은 조사량으로서 이온을 주입하므로서 결정이 파괴되어 불순물 주입 영역내에 필연적으로 비결정층이 형성된다. 이러한 비결정층의 깊이는 불순물 영역의 깊이보다 약간 더 깊다. (약 3000Å).
이러한 비결정영역을 제거하기 위해, 기판을 건조산소내에서 약 3시간 반동안 약 1200℃까지 가열하여 비소불순물이 비결정층을 넘어서 기판내 더 깊숙히 화산되도록 한다. 이때의 불순물 영역의 깊이는 평균적으로 약 1.5미크론이다. 이 불순물 영역의 깊이는 소자의 응용면에서는 그다지 중요한 것은 아니며, 비결정층의 크기와 콜렉터 영역을 형성하는 에피텍셜 성장전에 수행되는 식각의 정도에 따라 변경된다. 그 변경폭은 약 1000Å에서 20미크론 까지이다. 또한 시리콘 기판을 파괴하지 않고 불순물을 적절한 비율로 확산시키기 위해 가열온도를 변경할 수 있고 그 범위는 900℃에서 1400℃까지이다.
전술한 가열에 의한 불순물 확산이 일어나는 동안, 이와 동시에 제1b도에 보인 바와같이 결정 표면에 이산화규소층 12가 성장된다. 이때 불순물 확산은 충분히 오래동안 계속되어야만 한다. 이것은 비결정층의 전 깊이까지 이산화 규소층을 성장시켜 비결정영역 대부분을 잠식시키기 위한 것이다. 본 실시에에서는 이산화 규소층이 기판의 약 2000Å정도를 잠식한다.
앞에서 설명한 바와 같이 불순물 영역의 깊이는 파괴층의 깊이보다도 더 깊어야 하고 성장 이산화 규소층보다도 더 깊어야 한다. 따라서 비소 불순물은 성장 이산화 규소층보다 더 깊게 확산되어야만 한다. 사실상 산화가 제설기효과(Snow Plow Effect) 같이 이루어질 때 확산이 가장 효과적이다. 즉, 이산화 규소층은 불순물의 확산이 표면으로부터 멀어지는 방법으로 일어나도록 제한하는 일정의 이동 경계로서 작용한다. 따라서 불순물은 이산화 규소층 앞에서 멀어지는(Snow Plow처럼) 경향이 있다.
이후에 제1c도에 도시된 바와같이 이산화 규소층을 기판 표면으로부터 제거한다. 이산화 규소층을 제거하는 방법은 여러 가지가 있는데 그중 일예로서는 불화수소용액을 기판에 인가하여 이를 제거시킬 수 있다. 그러나 이산화 규소층을 제거해도 기판 표면의 파괴층이 완전히 제거되지 않는다. 왜냐하면 최소의 비결정 영역으로부터 초래된 잔유 산란상태에 있는 기판일부에 불순물이 남아있기 때문이다. 본 실시예에서는 이 산란은 1000Å 깊이에서 일어난다. 더우기 원래의 비결정 영역이 더욱 확장되어 더 깊게 존재하기 때문이다. 따라서 이산화 규소층을 제거한 후, 이 잔류 파괴층을 제거하기 위해 결정의 표면을 식각하는 것이 바람직하다. 그러나 보통 에피택셜 성장전에 기판의 표면을 깨끗하게 하기 우해 식각을 하므로 특별히 또 식각할 필요는 없다.
그러므로 기판 표면에서 5000Å정도의 두께가 고주파를 사용하는 종래의 증기식각방법의 장치에 의하여 에피택셜 성장전에 제거된다. 이러한 식각은 식각표면이 오염되지 않도록 에피택셜 성장실내에서 수행된다.
그러므로, 이산화 규소층의 두께는 가열온도와 확산시간에 따라 변경돤다는 것이 확실하여졌다. 이에 의하여 이산화규소층의 두께가 변함에 따라서 잠식되는 파괴층의 두께도 변하게 된다. 여기서 중요한 관건은 가열과정중 불순물의 확산이 파괴층을 넘느냐 안넘느냐이다. 어떠한 파괴층도 식각으로 제거될 수 있는 이산화 규소층에 의하여 제거된다.
에피택셜 성장 바로전에 수행되는 결정의 식각을 대신하여, 파괴층 전부를 소멸시키는 방향으로 이산화규소층을 충분히 두껍게 형성시키는 방법도 있다. 그러나 건조산소로 둘러싸는 것만으로는 충분한 두께의 이산화 규소층을 성장시킬 수 없고 건조산소와 증기산소의 포함에 의해 충분한 두께의 이산화 규소층을 성장시킬 수 있다. 그 예를들면, 기판을 약1시간동안 약 1200℃로 고체산소 분위기에서 가열하여 2000Å두께의 이산화규소층을 최초에 성장시키고, 그다음 같은 온도로 1시간가량 증기산소 분위기에서 가열하여 8000Å의 이산화규소층을 성장시키는 것이다. 그런데 여기서 고체산소 분위기에서의 최초의 가열에 의해 불순물이 결정내 충분한 깊이로 확산되기 때문에 그 다음의 증기산소 분위기에서 성장된 이산화규소층에 의해 불순물이 잠식되지는 않는다. 이와같이 충분한 두께의 이산화규소층을 성장시킨후, 기판을 에피택셜 성장실로 옮겨 그 실내에서 증기식각에 의해, 일예로서 고주파 증기를 사용하여 이산화규소층을 제거한다. 이러한 방법의 이점은 차후에 식각단계에서 없어지는 상당수의 불순물을 보유시킬 수 있다는 것이다. 한편, 만일 분순물 이온이 결정내 충분한 깊이로 주입되어 이산화 규소층보다 더 깊게 확산된다면, 증기 산소 분위기에서의 증기 산화만을 이용하는 것이 더 바람직하다. 여기서 최소의 깊이는 본 기술분야의 종사자들에 의해 일련의 실험으로 결정될 수 있다.
이후에, 제1d도에 도시된 바와같이 종래의 기술에 의해 기판 표면에 에피택셜층 13을 성장시키므로서 비소 불순물 영역은 “매장”된다. 여기서 에피택셜층은 n-형 반도체로 구성되며 최종의 트랜지스터 구조에서 콜렉터 영역으로 이용된다. 이와같이하여 콜렉터 영역을 형성하고, 그다음 종래의 공지돈 기술에 의해 베이스 영역과 에미터 영역을 형성한다.
본 발명의 실시예에서 비소 불순물을 일예로하여 설명하였으나 다른 불순물들, 예로서 인(P), 안티몬(Sb), 비스무스(Bi) 등을 사용하여 매장층을 형성할 수 있다. 인과안티몬을 사용할 경우 충분한 저저항율 영역을 형성하기 위해 필요되는 최소 노출비율은 약 1014이온수/㎠이며, 붕소인 경우는 약 1015이온수/㎠이다. 그의 다른 매개변수(Parameter)는 본 기술분야에 통상의 지식을 가진자에 의해 용이하게 결정될 수 있다.

Claims (1)

  1. 도면에 도시하고 본문에 상술한 바와 같이, 제5족의 불순물 이온 비임을 적어도 노출비율을 1014이온수/㎠이상으로 실리콘 기판표면에 투사하여 실리콘 기판(10)내에 불순물 매장층(11)을 형성하는데 있어서 특히 산화조건하에 충분한 시간 및 온도로 가열하여 기판의 용적내로 불순물을 더욱 깊게 확산시킴과 동시에 그 표면에 상기 이온 주입에 의하여 생성된 기판의 파괴영역의 적어도 일부를 잠식하여 산화물층(12)를 형성시키고 그 다음에 이산화물층을 제거하고 이 기판 표면상에 공지된 기술로 에피택셜층(13)을 성장시키는 것을 특징으로 하는 불순물 매장층 형성방법.
KR7200793A 1972-05-22 1972-05-22 이온 주입에 의한 불순물 매장층 형성방법 KR800000705B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR7200793A KR800000705B1 (ko) 1972-05-22 1972-05-22 이온 주입에 의한 불순물 매장층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR7200793A KR800000705B1 (ko) 1972-05-22 1972-05-22 이온 주입에 의한 불순물 매장층 형성방법

Publications (1)

Publication Number Publication Date
KR800000705B1 true KR800000705B1 (ko) 1980-07-21

Family

ID=19198672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR7200793A KR800000705B1 (ko) 1972-05-22 1972-05-22 이온 주입에 의한 불순물 매장층 형성방법

Country Status (1)

Country Link
KR (1) KR800000705B1 (ko)

Similar Documents

Publication Publication Date Title
US4749660A (en) Method of making an article comprising a buried SiO2 layer
US6037640A (en) Ultra-shallow semiconductor junction formation
US4379727A (en) Method of laser annealing of subsurface ion implanted regions
US4154625A (en) Annealing of uncapped compound semiconductor materials by pulsed energy deposition
US3600797A (en) Method of making ohmic contacts to semiconductor bodies by indirect ion implantation
IE51992B1 (en) Method for manufacturing a semiconductor device
US3717790A (en) Ion implanted silicon diode array targets for electron beam camera tubes
EP0097533B1 (en) A method of manufacturing a mis type semiconductor device
JP2001326352A (ja) ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品
KR970004423B1 (ko) 고에너지에서 이온 주입후 열처리를 통하여 제조된 깊고 얇은 산화물층을 갖는 에스오아이(soi) 구조물
EP0053683B1 (en) Method of making integrated circuit igfet devices
US4092209A (en) Silicon implanted and bombarded with phosphorus ions
KR100571722B1 (ko) 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법
KR800000705B1 (ko) 이온 주입에 의한 불순물 매장층 형성방법
US3660171A (en) Method for producing semiconductor device utilizing ion implantation
JP3165051B2 (ja) 半導体素子のウェル形成方法
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
JP2783410B2 (ja) 半導体装置の製造方法および製造装置
JPH05117088A (ja) ダイヤモンドのｎ型及びｐ型の形成方法
US6316337B1 (en) Production process of SOI substrate
KR970007825B1 (ko) 실리콘 기판에의 얕은 접합층 형성방법
JP2664416B2 (ja) 半導体装置の製造方法
GB2099219A (en) Semiconductor device manufacture
JPH05117089A (ja) ダイヤモンドのｎ型及びｐ型の形成方法
KR20010020834A (ko) 플루오르가 주입된 산화물 층을 갖는 집적 회로 디바이스