CN117715406A - 半导体结构及其形成方法 - Google Patents

Abstract

本公开涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供初始衬底；刻蚀所述初始衬底，形成衬底、以及凸设于所述衬底的顶面的半导体块；于所述半导体块的侧壁上外延生长多个沿第一方向间隔排布的半导体层，所述第一方向与所述衬底的顶面垂直；于每个所述半导体层中形成沿平行于所述衬底的顶面的方向间隔排布的多个存储单元。本公开减少了半导体结构的内部缺陷，提高了半导体结构的制造良率，改善了半导体结构的电性能。

Description

半导体结构及其形成方法

技术领域

本公开涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方 法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电 子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括 晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极 与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过 位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

为了满足高的存储密度和高的集成度的要求，DRAM等存储器逐渐由二维 结构向三维结构发展。具有三维结构的DRAM等半导体结构在制造过程中需 要先通过沉积工艺形成半导体层和牺牲层的超晶格堆栈结构，这就不可避免的 在导致最终形成的半导体结构中存在应力等缺陷，从而引起半导体结构良率的 下降，并限制了半导体结构产品性能的进一步提高。

因此，如何避免超晶格堆栈结构对半导体结构产品良率的影响，从而改善 半导体结构的性能，是当前亟待解决的技术问题。

发明内容

本公开一些实施例提供的半导体结构及其形成方法，用于减少半导体结构 中的缺陷，以提高半导体结构的制造良率，并改善半导体结构的性能。

根据一些实施例，本公开提供了一种半导体结构的形成方法，包括如下步 骤：

提供初始衬底；

刻蚀所述初始衬底，形成衬底、以及凸设于所述衬底的顶面的半导体块；

于所述半导体块的侧壁上外延生长多个沿第一方向间隔排布的半导体层， 所述第一方向与所述衬底的顶面垂直。

在一些实施例中，形成衬底、以及凸设于所述衬底的顶面的半导体块的步 骤包括：

采用深刻蚀工艺自所述初始衬底的顶面刻蚀所述初始衬底，形成至少一个 开口，所述开口侧面保留的所述初始衬底作为所述半导体块，所述开口、以及 所述半导体块下方保留的所述初始衬底作为所述衬底。

在一些实施例中，所述开口的数量为多个，且多个所述开口沿所述第二方 向间隔排布，所述半导体块位于相邻的两个所述开口之间；

在沿所述第二方向上，所述开口的宽度大于所述半导体块的宽度。

在一些实施例中，所述开口露出所述半导体块的多个侧壁；于所述半导体 块的侧壁上外延生长多个沿第一方向间隔排布的半导体层的步骤包括：

于所述半导体块的多个侧壁上同时外延生长多个沿所述第一方向间隔排 布的所述半导体层，且多个所述侧壁上生长的所述半导体层在平行于所述衬底 的方向上宽度相同。

在一些实施例中，于所述半导体块的侧壁上外延生长多个沿第一方向间隔 排布的半导体层的步骤包括：

于所述衬底上形成位于所述半导体块的侧面的介质层，所述介质层中包括 多个暴露所述半导体块的第一沟槽，多个所述第一沟槽沿所述第一方向间隔排 布；

沿所述第一沟槽、于所述半导体块的侧壁上横向外延生长所述半导体层。

在一些实施例中，于所述衬底上形成位于所述半导体块的侧面的介质层的 步骤包括：

于所述半导体块的侧面形成第一介质层和第二介质层，所述第一介质层和 所述第二介质层沿所述第一方向交替堆叠；

去除所述第一介质层，形成位于沿所述第一方向相邻的所述第二介质层之 间的所述第一沟槽，所述第二介质层和所述第一沟槽构成所述介质层。

在一些实施例中，于所述半导体块的侧面形成第一介质层和第二介质层的 步骤包括：

采用选择性原子层沉积工艺沿所述第一方向交替沉积所述第一介质层和 所述第二介质层。

在一些实施例中，去除所述第一介质层之前，还包括如下步骤：

形成沿所述第一方向贯穿所述第一介质层和所述第二介质层的支撑柱。

在一些实施例中，于所述半导体块的侧壁上形成多个沿第一方向间隔排布 的半导体层之前，还包括如下步骤：

形成覆盖所述半导体块的顶面的保护层。

在一些实施例中，所述初始衬底的材料为硅；沿所述第一沟槽、于所述半 导体块的侧壁上横向外延生长所述半导体层的步骤包括：

进行至少一次如下第一循环步骤，直至形成填充满所述第一沟槽的所述半 导体层，所述第一循环步骤包括：

沿所述第一沟槽横向外延生长硅材料于所述半导体块的侧壁；

采用第一刻蚀剂沿所述第一沟槽刻蚀外延生长的所述硅材料，所述第一刻 蚀剂对所述硅材料在<100>晶向的刻蚀速率小于在其他晶向的刻蚀速率。

在一些实施例中，沿所述第一沟槽横向外延生长硅材料于所述半导体块的 侧壁的步骤包括：

采用选择性外延生长工艺沿所述第一沟槽横向外延生长硅材料于所述半 导体块的侧壁，且所述硅材料在<100>晶向的外延生长速率大于或者等于在其 他晶向的生长速率。

在一些实施例中，采用第一刻蚀剂沿所述第一沟槽刻蚀外延生长的所述硅 材料的步骤包括：

采用原子层刻蚀工艺沿所述第一沟槽刻蚀外延生长的所述硅材料。

在一些实施例中，所述第一刻蚀剂包括四甲基氢氧化铵。

在一些实施例中，所述第一刻蚀剂还包括添加剂，所述添加剂为异丙醇、 丁醇、氚中的任一种或者两种以上的组合。

在一些实施例中，所述初始衬底的材料为硅；沿所述第一沟槽、于所述半 导体块的侧壁上横向外延生长所述半导体层的步骤包括：

进行至少一次如下第二循环步骤，直至形成填充满所述第一沟槽的所述半 导体层，所述第二循环步骤包括：

沿所述第一沟槽横向外延生长硅材料于所述半导体块的侧壁；

沿所述第一沟槽对所述硅材料进行转化处理，形成转化层，且所述硅材料 在<100>晶向的转化处理速率小于在其他晶向的转化处理速率；

采用第二刻蚀剂沿所述第一沟槽刻蚀所述转化层，所述第二刻蚀剂对所述 转化层的刻蚀速率大于对硅材料的刻蚀速率。

在一些实施例中，所述转化处理为氧化处理，所述转化层为氧化硅层。

在一些实施例中，于所述半导体块的侧壁上外延生长多个沿第一方向间隔 排布的半导体层之后，还包括如下步骤：

注入掺杂离子至所述半导体块中，形成位线。

在一些实施例中，于所述半导体块的侧壁上外延生长多个沿第一方向间隔 排布的半导体层之后，还包括如下步骤：

去除位于所述第二介质层侧面的所述半导体块，且保留位于所述半导体层 侧面的所述半导体块，形成位于所述第二介质层侧面的第二沟槽；

填充介质材料于所述第二沟槽内。

在一些实施例中，于所述半导体块的侧壁上外延生长多个沿第一方向间隔 排布的半导体层之后，还包括如下步骤：

去除所述半导体块，形成第三沟槽；

沿所述第三沟槽、于所述半导体层的侧面外延生长硅材料。

根据另一些实施例，本公开还提供了一种半导体结构，包括：

衬底；

凸设于所述衬底的顶面的半导体块，所述半导体块与所述衬底具有相同的 晶向；位于所述半导体块的侧壁上的多个沿第一方向间隔排布的半导体层，所 述第一方向与所述衬底的顶面垂直。

本公开一些实施例提供的半导体结构及其形成方法，先通过刻蚀初始衬底 形成半导体块，再以所述半导体块作为种子层，于所述半导体块的侧壁上横向 外延生长沿垂直于衬底的顶面的方向间隔排布的多个半导体层，从而无需通过 交替沉积工艺来形成沿垂直于衬底的方向间隔排布的多个半导体层，减少甚至 是消除了由于一层一层的交替沉积导致的应力等缺陷问题，从而提高了半导体 结构的制造良率，改善了半导体结构的电性能。而且，本公开一些实施例通过 形成沿垂直于所述衬底的顶面的方向交替堆叠的第一介质层和第二介质层，通 过去除所述第一介质层来形成第一沟槽，即通过自对准工艺来横向外延生长所 述半导体块，提高了对单个所述半导体层的位置以及厚度、以及相邻所述半导体层之间的间隔的位置以及宽度的可控性，提高了所述半导体结构制造的灵活 性。另外，本公开一些实施例通过注入掺杂离子至所述半导体块来形成位线， 且所述半导体块与所述衬底具有相同的晶向，从而确保了最终形成的所述位线 内部晶向的一致性，改善了位线的电性能。

附图说明

附图1是本公开具体实施方式中半导体结构的形成方法流程图；

附图2-附图9是本公开具体实施方式在形成半导体结构的过程中主要的工 艺结构示意图；

附图10是本公开具体实施方式中硅在氧化过程中不同晶向的氧化层厚度 与氧化时间之间的关系示意图。

具体实施方式

下面结合附图对本公开提供的半导体结构及其形成方法的具体实施方式 做详细说明。

本具体实施方式提供了一种半导体结构的形成方法，附图1是本公开具体 实施方式中半导体结构的形成方法流程图，附图2-附图9是本公开具体实施方 式在形成半导体结构的过程中主要的工艺结构示意图。如图1-图9所示，所述 半导体结构的形成方法，包括如下步骤：

步骤S11，提供初始衬底20，如图2所示。

具体来说，所述初始衬底20可以是但不限于硅衬底，本具体实施方式以 所述初始衬底20为硅衬底为例进行说明。在其他实施例中，所述初始衬底20 还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。

步骤S12，刻蚀所述初始衬底20，形成衬底40、以及凸设于所述衬底40 的顶面的半导体块41，如图4所示。

在一些实施例中，形成衬底40、以及凸设于所述衬底40的顶面的半导体 块41的具体步骤包括：

采用深刻蚀工艺自所述初始衬底20的顶面刻蚀所述初始衬底20，形成至 少一个开口42，所述开口42侧面保留的所述初始衬底20作为所述半导体块 41，所述开口42、以及所述半导体块41下方保留的所述初始衬底20作为所述 衬底40。

具体来说，形成第一掩膜层30于所述初始衬底20的顶面，并对所述第一 掩膜层30进行图案化处理，以在所述第一掩膜层30中形成暴露所述初始衬底 20的顶面的第一刻蚀窗口。之后，可以采用深刻蚀工艺、沿所述第一刻蚀窗口 向下刻蚀所述初始衬底20，形成所述开口42。所述开口42侧面保留的所述初 始衬底20作为所述半导体块41，所述开口42、以及所述半导体块41下方保 留的所述初始衬底20作为所述衬底40。所述半导体块41凸出设置于所述衬底 40的顶面，从而由所述半导体块41与所述衬底40共同形成台阶状结构。在刻蚀所述初始衬底20形成所述半导体块41的过程中，通过调整所述第一掩模层 30中所述第一刻蚀窗口的尺寸，可以实现对所述半导体块41沿第二方向D2 的宽度的调整，其中，所述第二方向D2平行于所述衬底40的顶面。

在一些实施例中，为了提高所述初始衬底20的利用率，可以仅形成一个 所述开口42，所述半导体块41位于所述开口42的侧面。本具体实施方式中所 述的衬底40的顶面是指所述衬底40朝向所述半导体块41的表面。

在另一些实施例中，所述开口42的数量为多个，且多个所述开口42沿所 述第二方向D2间隔排布，所述半导体块41位于相邻的两个所述开口42之间；

在沿所述第二方向D2上，所述开口42的宽度大于所述半导体块41的宽 度。

具体来说，为了提高后续外延生长所述半导体层的效率，并进一步简化所 述半导体结构的制造工艺，所述开口42的数量可以为多个，且多个所述开口 42围绕所述半导体块41的外周分布，使得后续能够从所述半导体块41的多个 侧壁同时进行所述半导体层的外延生长，例如图4中所示的所述开口42的数 量为两个、且沿第二方向D2对称分布于所述半导体块41的相对两侧。本具体 实施方式中所述的多个是指两个以上。

在一些实施例中，多个所述开口42还可以沿所述第二方向D2间隔排布， 且任意相邻的两个所述开口42之间具有一个所述半导体块41，从而使得后续 能够同时在多个所述半导体块41的侧壁上外延生长所述半导体层，以同时形 成多个堆叠层，所述堆叠层包括沿第一方向D1间隔排布的多个所述半导体层， 其中，所述第一方向D1与所述衬底40的顶面垂直。

步骤S13，于所述半导体块41的侧壁上外延生长多个沿第一方向D1间隔 排布的半导体层70，所述第一方向D1与所述衬底41的顶面垂直，如图7所 示。

在一些实施例中，所述开口42露出所述半导体块41的多个侧壁；于所述 半导体块41的侧壁上外延生长多个沿第一方向D1间隔排布的半导体层70的 具体步骤包括：

于所述半导体块41的多个侧壁上同时外延生长多个沿所述第一方向D1 间隔排布的所述半导体层70，且多个所述侧壁上生长的所述半导体层70在平 行于所述衬底40的方向上宽度相同。

在一示例中，如图4所示，通过刻蚀所述初始衬底20，形成所述半导体块 41、以及沿第二方向D2对称分布于所述半导体块41的相对两侧的两个所述开 口42。在外延生长的过程中，于所述半导体块41沿所述第二方向D2的相对 的两个侧壁上同时外延生长所述半导体层70，且在所述半导体块41沿所述第 二方向D2的相对的两个侧壁上生长的所述半导体层70也关于所述半导体块 41对称分布，即多个所述半导体块41的多个所述侧壁上生长的所述半导体层 70在平行于所述衬底40的方向上宽度相同，不仅有助于提高所述半导体层70 外延生长的效率，而且能够提高后续形成的半导体结构的集成度。其中，平行 于所述衬底40的方向可以是所述第二方向D2、第三方向D3或者其他平行于 所述衬底40的方向中的任一者或者两者以上的组合。其中，所述第三方向D3 与所述第二方向D2相交。本具体实施方式中所述的相交可以是垂直相交，也 可以是倾斜相交。

在另一示例中，所述开口42还可以位于所述半导体块41的相邻两侧，即 两个位于所述半导体块41相邻两侧的所述开口42暴露所述半导体块41相邻 的两个侧壁。在外延生长的过程中，于所述半导体块41相邻的两个侧壁上同 时外延生长所述半导体层70，也能够提高所述半导体层70外延生长的效率。

在一些实施例中，于所述半导体块41的侧壁上外延生长多个沿第一方向 D1间隔排布的半导体层70的具体步骤包括：

于所述衬底41上形成位于所述半导体块41的侧面的介质层，所述介质层 中包括多个暴露所述半导体块41的第一沟槽60，多个所述第一沟槽60沿所述 第一方向D1间隔排布，如图6所示；

沿所述第一沟槽60、于所述半导体块41的侧壁上横向外延生长所述半导 体层70，如图7所示。

在一些实施例中，于所述衬底41上形成位于所述半导体块41的侧面的介 质层的具体步骤包括：

于所述半导体块41的侧面形成包括第一介质层51和第二介质层52，所述 第一介质层51和所述第二介质层52沿所述第一方向D1交替堆叠，如图5所 示；

去除所述第一介质层51，形成位于沿所述第一方向D1相邻的所述第二介 质层52之间的所述第一沟槽60，所述第二介质层52和所述第一沟槽60构成 所述介质层，如图6所示。

在一些实施例中，于所述半导体块41的侧面形成包括第一介质层51和第 二介质层52的具体步骤包括：

采用选择性原子层沉积工艺沿所述第一方向D1交替沉积所述第一介质层 51和所述第二介质层52。

具体来说，可以采用选择性原子层沉积工艺于多个所述开口42中同时交 替沉积第一介质材料和第二介质材料，以于每个所述开口42内形成沿所述第 一方向D1交替堆叠的所述第一介质层51和所述第二介质层52。采用选择性 原子层沉积工艺来形成所述第一介质层51和所述第二介质层52，可以控制所 述第一介质层51和所述第二介质层52仅沿所述第一方向D1交替堆叠、而不 会沿其他方向堆叠(例如不会沿所述第二方向D2堆叠)，从而确保后续能够通 过自对准工艺外延生长所述半导体层70。其中，为了便于后续选择性的去除所 述第一介质层51、从而形成所述第一沟槽60，所述第一介质层51和所述第二 介质层52之间应具有较高的刻蚀选择比，例如所述第一介质层51与所述第二 介质层52之间的刻蚀选择比大于3。在一示例中，所述第一介质层51的材料 可以为氧化物材料(例如二氧化硅)，所述第二介质层52的材料为氮化物材料 (例如氮化硅)。

由于后续是通过去除所述第一介质层51、形成位于相邻的所述第二介质层 52之间的所述第一沟槽60，在沿所述第一沟槽60外延生长所述半导体层70 于所述半导体块41的侧壁，即实现自对准外延生长，因此，通过调整所述第 一介质层51的厚度和所述第二介质层52的厚度、以及所述第一介质层51与 所述第二介质层52交替堆叠的层数，可以实现对外延生长的所述半导体层70 沿所述第一方向D1的厚度、以及沿所述第一方向D1堆叠的所述半导体层70 的数量的调整，从而进一步提高了所述半导体结构制造工艺的灵活性。

本具体实施方式通过深刻蚀工艺与横向外延工艺结合来形成沿所述第一 方向D1间隔堆叠的多个所述半导体层70，从而能够减少甚至是避免采用沉积 工艺来形成多个沿所述第一方向D1间隔堆叠的半导体层所带来的内部应力问 题，从而减少了最终形成的所述半导体结构内部的缺陷，改善了所述半导体结 构的良率。另外，本具体实施方式通过自对准外延工艺来于所述半导体块41 的侧壁生长多个所述半导体层70，且能够灵活调整所述半导体层82的数量和 厚度，不仅有助于提高所述半导体结构制造工艺的可控性和灵活性，而且为提 高所述半导体结构的集成度、以及存储密度奠定了基础。

在一些实施例中，去除所述第一介质层51之前，还包括如下步骤：

形成沿所述第一方向D1贯穿所述第一介质层51和所述第二介质层52的 支撑柱。

具体来说，在形成沿所述第一方向D1交替堆叠的所述第一介质层51和所 述第二介质层52之后，可以于最顶层的所述第二介质层52上方形成第二掩膜 层，所述第二掩膜层中具有暴露最顶层的所述介质层52中部分区域的第二刻 蚀窗口。沿所述第二刻蚀窗口向下刻蚀所述第一介质层51和所述第二介质层 52，形成沿所述第一方向D1贯穿所述第一介质层51和所述第二介质层52、 且暴露所述衬底40的支撑孔。接着，可以沉积氮化物(例如氮化硅)等绝缘 介质材料于所述支撑孔内，形成填充满所述支撑孔的支撑柱。所述支撑柱用于 支撑所述第二介质层52，避免在去除所述第一介质层51的过程中所述第二介 质层52出现倾倒或者坍塌。为了在对所述介质层进行稳定支撑的同时，减少 对所述第一沟槽60空间的占用，从而进一步确保后续自对准外延工艺的顺利 实施，在一些实施例中，所述支撑柱位于所述第二介质层52的中部或者端部。

为了避免在去除所述第一介质层51、以及外延生长所述半导体层70的过 程中对所述半导体块41的顶面造成损伤，确保形成的最顶层的所述半导体层 70顶面的平坦，在一些实施例中，于所述半导体块41的侧壁上形成多个沿第 一方向D1间隔排布的半导体层70之前，还包括如下步骤：

形成覆盖所述半导体块41的顶面的保护层。在一示例中，所述保护层的 材料可以与所述第二介质层52的材料相同，例如均为氮化物材料(例如氮化 硅)。

在一些实施例中，所述初始衬底20的材料为硅；沿所述第一沟槽60、于 所述半导体块41的侧壁上横向外延生长所述半导体层70的具体步骤包括：

进行至少一次如下第一循环步骤，直至形成填充满所述第一沟槽60的所 述半导体层70，所述第一循环步骤包括：

沿所述第一沟槽60横向外延生长硅材料于所述半导体块41的侧壁；

采用第一刻蚀剂沿所述第一沟槽60刻蚀外延生长的所述硅材料，所述第 一刻蚀剂对所述硅材料在<100>晶向的刻蚀速率小于在其他晶向的刻蚀速率。

在一些实施例中，沿所述第一沟槽60横向外延生长硅材料于所述半导体 块41的侧壁的具体步骤包括：

采用选择性外延生长工艺沿所述第一沟槽60横向外延生长硅材料于所述 半导体块41的侧壁，且所述硅材料在<100>晶向的外延生长速率大于或者等于 在其他晶向的生长速率。

在一些实施例中，采用第一刻蚀剂沿所述第一沟槽60刻蚀外延生长的所 述硅材料的具体步骤包括：

采用原子层刻蚀工艺沿所述第一沟槽60刻蚀外延生长的所述硅材料。

具体来说，所述衬底40的顶面的为<100>晶向。在以所述半导体块41作 为种子层，并沿所述第一沟槽60外延生长硅材料于所述半导体块41的侧壁上 时，硅材料在<100>晶向和在其他非<100>晶向均会生长，其中，所述<100>晶 向包括六个晶向，分别为晶向[100]、晶向[010]、晶向[001]及上述三者的相反 晶向；非<100>晶向包括<110>晶向和<111>晶向。为了提高外延生长的所述半 导体层70的均匀性与致密性，需要尽量减少外延生长的所述半导体层70中在 非<100>晶向的部分。采用选择性外延生长工艺沿所述第一沟槽60横向外延生 长硅材料于所述半导体块41的侧壁，通过调整外延生长过程中的各种参数， 例如温度等，可以使得外延生长的所述硅材料在<100>晶向的外延生长速率大 于或者等于在其他晶向的生长速率。

为了进一步减少外延生长的所述硅材料在非<100>晶向的部分，从而进一 步提高所述半导体层70的原子层结构均匀性和致密度，可以执行多次所述第 一循环步骤。具体来说，在执行一次所述第一循环步骤时，在沿所述第一沟槽 60外延生长硅材料于所述半导体块41的侧壁第一预设时间之后，暂停外延生 长工艺，并沿所述第一沟槽60刻蚀外延生长的所述硅材料70第二预设时间。 在刻蚀外延生长的所述硅材料的过程中，通过选择合适的所述第一刻蚀剂，使 得外延生长的所述硅材料在<100>晶向的刻蚀速率小于在其他晶向的刻蚀速 率，从而实现对外延生长的所述硅材料的各向异性刻蚀。之后，再执行下一次 所述第一循环步骤，即再次沿所述第一沟槽60继续外延生长硅材料，并在外 延生长所述第一预设时间之后，沿所述第一沟槽60再次对外延生长的所述硅 材料进行各向异性刻蚀，并持续第二预设时间。在每执行完一次所述第一循环 步骤之后，于所述第一沟槽60内保留的外延生长的所述硅材料具有较高的结 构均匀性、致密度、以及表面平坦度。通过多次执行所述第一循环步骤，即交 替实施外延生长工艺与各向异性刻蚀工艺多次，直至形成填充满所述第一沟槽 60的所述半导体层70。本具体实施方式通过执行多次所述第一循环步骤，不 仅能够提高最终生成的所述半导体层70的致密度和原子层结构的均匀性，还 有助于改善所述半导体层70的表面形貌，提高所述半导体层70的表面平坦度。 其中，所述第一预设时间和所述第二预设时间的相对大小、以及所述第一循环 步骤执行的次数，可以根据实际需要进行选择，例如根据所述第一刻蚀剂的具 体类型、所需形成的所述半导体层70的厚度等因素进行选择，本具体实施方 式对此不做限定。

为了进一步提高外延生长的硅材料在<100>晶向与在非<100>晶向之间的 刻蚀选择比，在一些实施例中，所述第一刻蚀剂包括四甲基氢氧化铵。在一示 例中，所述第一刻蚀剂包括体积百分比为15％～30％(例如25％)的四甲基氢 氧化铵。

在一些实施例中，所述第一刻蚀剂还包括添加剂，所述添加剂为异丙醇、 丁醇、氚中的任一种或者两种以上的组合。

具体来说，为了改善刻蚀部分外延生长的所述硅材料之后保留的所述硅材 料的形貌，还可以在所述第一刻蚀剂中添加所述添加剂为异丙醇、丁醇、氚中 的任一种或者两种以上的组合。通过调整所述第一刻蚀剂中四甲基氢氧化铵与 添加剂之间的比例、横向刻蚀外延生长的所述硅材料时的刻蚀温度，从而可以 更加精确的控制不同晶面之间的刻蚀速率和刻蚀后保留的外延生长的所述硅 材料的表面粗糙度。举例来说，所述第一刻蚀剂可以包括体积分数为19％～23％ 的四甲基氢氧化铵和体积分数为10％～25％的异丙醇；或者，所述第一刻蚀剂 包括体积分数为19％～23％的四甲基氢氧化铵和体积分数为4％～15％的丁醇； 或者，所述第一刻蚀剂可以包括体积分数为19％～23％的四甲基氢氧化铵、体 积分数为10％～25％的异丙醇、以及体积分数为0.1％～0.2％的氚；或者，所述 第一刻蚀剂可以包括体积分数为19％～23％的四甲基氢氧化铵、体积分数为 4％～15％的丁醇、以及体积分数为0.1％～0.2％的氚。

在一些实施例中，所述初始衬底20的材料为硅；沿所述第一沟槽60、于 所述半导体块41的侧壁上横向外延生长所述半导体层70的具体步骤包括：

进行至少一次如下第二循环步骤，直至形成填充满所述第一沟槽60的所 述半导体层70，所述第二循环步骤包括：

沿所述第一沟槽60横向外延生长硅材料于所述半导体块41的侧壁，形成 所述半导体层70；

沿所述第一沟槽60对所述硅材料进行转化处理，形成转化层，且所述硅 材料在<100>晶向的转化处理速率小于其他晶向的转化处理速率；

采用第二刻蚀剂沿所述第一沟槽60刻蚀所述转化层，所述第二刻蚀剂对

在一些实施例中，所述转化处理为氧化处理，所述转化层为氧化硅层。

以下以所述转换处理为氧化处理为例进行说明。附图10是本公开具体实 施方式中硅在氧化过程中不同晶向的氧化层厚度与氧化时间之间的关系示意 图，图10中的第一曲线1301表示硅在900℃氧化过程中<100>晶向的硅生成 的氧化层的厚度随氧化时间的变化曲线，第二曲线1311表示硅900℃在氧化过 程中<110>晶向的硅生成的氧化层的厚度随氧化时间的变化曲线，第三曲线 1321表示硅在900℃氧化过程中<111>晶向的硅生成的氧化层的厚度随氧化时 间的变化曲线，第四曲线1302表示硅在1000℃氧化过程中<100>晶向的硅生 成的氧化层的厚度随氧化时间的变化曲线，第五曲线1312表示硅1000℃在氧 化过程中<110>晶向的硅生成的氧化层的厚度随氧化时间的变化曲线，第六曲 线表示硅在1000℃氧化过程中<111>晶向的硅生成的氧化层的厚度随氧化时间 的变化曲线。由图10可知，在相同的氧化时间下，<111>晶向的硅生成的氧化 层的厚度大于<110>晶向的硅生成的氧化层的厚度、且<110>晶向的硅生成的氧 化层的厚度大于<100>晶向的硅生成的氧化层的厚度，即<111>晶向的硅的氧化 速率大于<110>晶向的硅的氧化速率、且<110>晶向的硅的氧化速率大于<100> 晶向的硅的氧化速率。

因此，在执行一次所述第二循环步骤的过程中，在沿所述第一沟槽60外 延生长硅材料于所述半导体块41的侧壁第三预设时间之后，暂停外延生长工 艺，并沿所述第一沟槽60对外延生长的所述硅材料进行氧化处理，并在所述 氧化处理持续第四预设时间之后暂停所述氧化处理，并沿所述第一沟槽60刻 蚀所述转化层第五预设时间。由于硅材料在非<100>晶向的氧化速率大于在 <100>晶向的氧化速率，因此，在相同的氧化时间及刻蚀时间下，去除掉的非 <100>晶向的硅材料的量大于<100>晶向的硅材料的量。在每执行完一次所述 第二循环步骤之后，于所述第一沟槽60内保留的外延生长的所述硅材料具有 较高的结构均匀性、致密度、以及表面平坦度。本实施例在外延过程中，也可 以采用选择性外延生长工艺沿所述第一沟槽60横向外延生长硅材料于所述半 导体块41的侧壁，通过调整外延生长过程中的各种参数，例如温度等，可以 使得外延生长的硅材料在<100>晶向的外延生长速率大于或者等于在其他晶向 的生长速率。通过多次执行所述第二循环步骤，即交替实施外延生长工艺、转 化处理工艺、以及转化层刻蚀工艺多次，直至形成填充满所述第一沟槽60的 所述半导体层70。本具体实施方式通过执行多次所述第二循环步骤，不仅能够 提高最终生成的所述半导体层70的致密度和原子层结构的均匀性，还有助于 改善所述半导体层70的表面形貌，提高所述半导体层70的表面平坦度。其中， 所述第三预设时间、所述第四预设时间和所述第五预设时间的相对大小、以及 所述第二循环步骤执行的次数，本领域技术人员可以根据实际需要进行选择， 例如根据所选择的所述第二刻蚀剂的种类、所需要形成的所述半导体层70的 厚度等因素选择。

本具体实施方式是以所述转化处理为氧化处理为例进行说明，在其他实施 例中，本领域技术人员也可以根据实际需要选择其他的转化处理方式，只要能 使得在转化处理过程中，硅材料在<100>晶向的转化处理速率小于在其他晶向 的转化处理速率即可。

在一些实施例中，于所述半导体块41的侧壁上外延生长多个沿第一方向 D1间隔排布的半导体层70之后，还包括如下步骤：

注入掺杂离子至所述半导体块41中，形成位线。

本具体实施方式中形成的半导体结构可以是但不限于DRAM。以下以所述 半导体结构为DRAM为例进行说明。由沿所述第一方向D1交替堆叠的所述半 导体层70和所述第二介质层52构成的堆叠层，于所述堆叠层中定义所述晶体 管区域、以及沿第三方向D3分布于所述晶体管区域相对两侧的所述电容区域 和所述位线区域，其中，所述半导体块41位于所述位线区域。之后，通过刻 蚀所述堆叠层，将每个所述半导体层70分隔为沿第三方向D3间隔排布的多个 半导体柱121，从而形成沿所述第一方向D1、所述第二方向D2和所述第三方向D3呈三维阵列堆叠的多个所述半导体柱121。其中，所述第三方向D3平行 于所述衬底40的顶面，且所述第二方向D2与所述第三方向D3相交。

之后，于所述晶体管区域的所述半导体柱121中形成沟道区、以及沿所述 第二方向D2分布于所述沟道区相对两侧的源极区和漏极区。于所述晶体管区 域中形成沿所述第三方向D3延伸、且覆盖沿所述第三方向D3间隔排布的多 个所述沟道区的所述字线111。在形成所述字线111之前，还可以通过原位氧 化工艺(例如原位水汽氧化工艺)形成栅极介质层120。于所述电容区域形成 电容器。所述电容器包括位于所述电容区域的所述半导体柱121、覆盖于所述 半导体柱121表面的所述导电层123、覆盖于所述导电层123表面的所述电介 质层122、以及覆盖于所述电介质层122表面的所述上电极层112，其中，所 述电容区域的所述半导体柱121和所述导电层123共同作为所述电容器的下电 极层。所述电容区域还可以包括覆盖多个所述电容器的公共电极层113。注入 掺杂离子至所述半导体块41中，以对所述半导体块41进行重掺杂，以增强所 述半导体块41的导电性，从而形成与所述晶体管的所述源极区电连接的所述 位线110。其中，所述字线111可以为金属钨或者TiN。以上是以水平字线结 构与垂直位线结构为例进行说明，在其他实施例中，也可以形成垂直字线结构与水平位线结构。

本具体实施方式通过直接对所述半导体块41进行重掺杂来形成所述位线 110，一方面，由于所述半导体块41与所述衬底40具有相同的晶向，在重掺 杂之后，可以提高形成的所述位线110各个位置处电性能的一致性，从而改善 了所述半导体结构的性能，提高了所述半导体结构的良率；另一方面，由于无 需通过刻蚀工艺去除所述半导体块41，不仅减少了对外延生长的所述半导体层 70的损伤，而且简化了所述半导体结构的制程工艺，提高了所述半导体结构的 制造效率。

本具体实施方式是以沿所述第三方向D3间隔排布的两个晶体管共用一条 所述位线110为例进行说明，在其他实施例中，也可以针对每个所述晶体管设 置一条与其电连接的位线。

在另一些实施例中，于所述半导体块41的侧壁上外延生长多个沿第一方 向D1间隔排布的半导体层70之后，还包括如下步骤：

去除位于所述第二介质层52侧面的所述半导体块41，且保留位于所述半 导体层70侧面的所述半导体块41，形成位于所述第二介质层52侧面的第二沟 槽；

填充介质材料于所述第二沟槽内。

具体来说，通过去除所述第二介质层52侧面的所述半导体块41，且保留 位于所述半导体层70侧面的所述半导体块41，并在所述第二沟槽内填充所述 介质材料，从而能够在所述衬底40上形成沿所述第一方向交替堆叠的层间介 质层(包括第二介质层、以及填充在相邻的两个所述第二介质层之间的所述介 质材料)和硅层(包括所述半导体层、以及保留在相邻的两个所述半导体层之 间的半导体块)，形成堆叠结构，以便于后续能够常规工艺对所述堆叠结构进 行处理来形成所述半导体结构。

在另一些实施例中，于所述半导体块41的侧壁上外延生长多个沿第一方 向D1间隔排布的半导体层70之后，还包括如下步骤：

去除所述半导体块41，形成第三沟槽；

沿所述第三沟槽、于所述半导体层70的侧面外延生长硅材料。

在一示例中，可以采用垂直刻蚀工艺去除所述半导体块41，形成第三沟槽。 之后，可以在所述第三沟槽内以所述半导体层70作为种子层来外延生长硅材 料，并在外延生长的两层硅材料之间填充介质材料，以在所述衬底40上形成 沿所述第一方向交替堆叠的层间介质层(包括第二介质层、以及填充在相邻的 两个所述第二介质层之间的所述介质材料)和硅层(包括所述半导体层、以及 外延生长于相邻的两个所述半导体层之间的外延硅层)，形成堆叠结构，以便 于后续能够常规工艺对所述堆叠结构进行处理来形成所述半导体结构。

在另一示例中，在去除所述半导体块41、形成所述第三沟槽之后，直接填 充金属钨等导电材料于所述第三沟槽内，以于所述第三沟槽中形成所述位线。

本具体实施方式还提供了一种半导体结构，采用如图1-图9所述的半导体 结构的形成方法形成。本具体实施方式形成的半导体结构的结构可以参见图2- 图9。本具体实施方式中所述的半导体结构可以是但不限于DRAM。所述半导 体结构，包括：

衬底40；

凸设于所述衬底40的顶面的半导体块41，所述半导体块41与所述衬底 40具有相同的晶向；位于所述半导体块41的侧壁上的多个沿第一方向D1间 隔排布的半导体层70，所述第一方向D1与所述衬底40的顶面垂直。

本具体实施方式一些实施例提供的半导体结构及其形成方法，先通过刻蚀 初始衬底形成半导体块，再以所述半导体块作为种子层，于所述半导体块的侧 壁上横向外延生长沿垂直于衬底的顶面的方向间隔排布的多个半导体层，从而 无需通过交替沉积工艺来形成沿垂直于衬底的方向间隔排布的多个半导体层， 减少甚至是消除了由于一层一层的交替沉积导致的应力等缺陷问题，从而提高 了半导体结构的制造良率，改善了半导体结构的电性能。而且，本具体实施方 式一些实施例通过形成沿垂直于所述衬底的顶面的方向交替堆叠的第一介质 层和第二介质层，通过去除所述第一介质层来形成第一沟槽，即通过自对准工 艺来横向外延生长所述半导体块，提高了对单个所述半导体层的位置以及厚 度、以及相邻所述半导体层之间的间隔的位置以及宽度的可控性，提高了所述 半导体结构制造的灵活性。另外，本具体实施方式一些实施例通过注入掺杂离 子至所述半导体块来形成位线，且所述半导体块与所述衬底具有相同的晶向， 从而确保了最终形成的所述位线内部晶向的一致性，改善了位线的电性能。

以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通 技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些 改进和润饰也应视为本公开的保护范围。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：

提供初始衬底；

刻蚀所述初始衬底，形成衬底、以及凸设于所述衬底的顶面的半导体块；于所述半导体块的侧壁上外延生长多个沿第一方向间隔排布的半导体层，所述第一方向与所述衬底的顶面垂直。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成衬底、以及凸设于所述衬底的顶面的半导体块的步骤包括：

采用深刻蚀工艺自所述初始衬底的顶面刻蚀所述初始衬底，形成至少一个开口，所述开口侧面保留的所述初始衬底作为所述半导体块，所述开口、以及所述半导体块下方保留的所述初始衬底作为所述衬底。

3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述开口的数量为多个，且多个所述开口沿所述第二方向间隔排布，所述半导体块位于相邻的两个所述开口之间；

在沿所述第二方向上，所述开口的宽度大于所述半导体块的宽度。

4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述开口露出所述半导体块的多个侧壁；于所述半导体块的侧壁上外延生长多个沿第一方向间隔排布的半导体层的步骤包括：

于所述半导体块的多个侧壁上同时外延生长多个沿所述第一方向间隔排布的所述半导体层，且多个所述侧壁上生长的所述半导体层在平行于所述衬底的方向上宽度相同。

5.根据权利要求1所述的半导体结构的形成方法，其特征在于，于所述半导体块的侧壁上外延生长多个沿第一方向间隔排布的半导体层的步骤包括：于所述衬底上形成位于所述半导体块的侧面的介质层，所述介质层中包括多个暴露所述半导体块的第一沟槽，多个所述第一沟槽沿所述第一方向间隔排布；

沿所述第一沟槽、于所述半导体块的侧壁上横向外延生长所述半导体层。

6.根据权利要求5所述的半导体结构的形成方法，其特征在于，于所述衬底上形成位于所述半导体块的侧面的介质层的步骤包括：

于所述半导体块的侧面形成第一介质层和第二介质层，所述第一介质层和所述第二介质层沿所述第一方向交替堆叠；

去除所述第一介质层，形成位于沿所述第一方向相邻的所述第二介质层之间的所述第一沟槽，所述第二介质层和所述第一沟槽构成所述介质层。

7.根据权利要求6所述的半导体结构的形成方法，其特征在于，于所述半导体块的侧面形成第一介质层和第二介质层的步骤包括：

采用选择性原子层沉积工艺沿所述第一方向交替沉积所述第一介质层和所述第二介质层。

8.根据权利要求6所述的半导体结构的形成方法，其特征在于，去除所述第一介质层之前，还包括如下步骤：

形成沿所述第一方向贯穿所述第一介质层和所述第二介质层的支撑柱。

9.根据权利要求1所述的半导体结构的形成方法，其特征在于，于所述半导体块的侧壁上形成多个沿第一方向间隔排布的半导体层之前，还包括如下步骤：

形成覆盖所述半导体块的顶面的保护层。

10.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述初始衬底的材料为硅；沿所述第一沟槽、于所述半导体块的侧壁上横向外延生长所述半导体层的步骤包括：

进行至少一次如下第一循环步骤，直至形成填充满所述第一沟槽的所述半导体层，所述第一循环步骤包括：

沿所述第一沟槽横向外延生长硅材料于所述半导体块的侧壁；

采用第一刻蚀剂沿所述第一沟槽刻蚀外延生长的所述硅材料，所述第一刻蚀剂对所述硅材料在<100>晶向的刻蚀速率小于在其他晶向的刻蚀速率。

11.根据权利要求10所述的半导体结构的形成方法，其特征在于，沿所述第一沟槽横向外延生长硅材料于所述半导体块的侧壁的步骤包括：

采用选择性外延生长工艺沿所述第一沟槽横向外延生长硅材料于所述半导体块的侧壁，且所述硅材料在<100>晶向的外延生长速率大于或者等于在其他晶向的生长速率。

12.根据权利要求10所述的半导体结构的形成方法，其特征在于，采用第一刻蚀剂沿所述第一沟槽刻蚀外延生长的所述硅材料的步骤包括：

采用原子层刻蚀工艺沿所述第一沟槽刻蚀外延生长的所述硅材料。

13.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第一刻蚀剂包括四甲基氢氧化铵。

14.根据权利要求13所述的半导体结构的形成方法，其特征在于，所述第一刻蚀剂还包括添加剂，所述添加剂为异丙醇、丁醇、氚中的任一种或者两种以上的组合。

15.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述初始衬底的材料为硅；沿所述第一沟槽、于所述半导体块的侧壁上横向外延生长所述半导体层的步骤包括：

进行至少一次如下第二循环步骤，直至形成填充满所述第一沟槽的所述半导体层，所述第二循环步骤包括：

沿所述第一沟槽横向外延生长硅材料于所述半导体块的侧壁；

沿所述第一沟槽对所述硅材料进行转化处理，形成转化层，且所述硅材料在<100>晶向的转化处理速率小于在其他晶向的转化处理速率；

采用第二刻蚀剂沿所述第一沟槽刻蚀所述转化层，所述第二刻蚀剂对所述转化层的刻蚀速率大于对硅材料的刻蚀速率。

16.根据权利要求15所述的半导体结构的形成方法，其特征在于，所述转化处理为氧化处理，所述转化层为氧化硅层。

17.根据权利要求1所述的半导体结构的形成方法，其特征在于，于所述半导体块的侧壁上外延生长多个沿第一方向间隔排布的半导体层之后，还包括如下步骤：

注入掺杂离子至所述半导体块中，形成位线。

18.根据权利要求1所述的半导体结构的形成方法，其特征在于，于所述半导体块的侧壁上外延生长多个沿第一方向间隔排布的半导体层之后，还包括如下步骤：

去除位于所述第二介质层侧面的所述半导体块，且保留位于所述半导体层侧面的所述半导体块，形成位于所述第二介质层侧面的第二沟槽；

填充介质材料于所述第二沟槽内。

19.根据权利要求1所述的半导体结构的形成方法，其特征在于，于所述半导体块的侧壁上外延生长多个沿第一方向间隔排布的半导体层之后，还包括如下步骤：

去除所述半导体块，形成第三沟槽；

沿所述第三沟槽、于所述半导体层的侧面外延生长硅材料。

20.一种半导体结构，其特征在于，包括：

衬底；

凸设于所述衬底的顶面的半导体块，所述半导体块与所述衬底具有相同的晶向；位于所述半导体块的侧壁上的多个沿第一方向间隔排布的半导体层，所述第一方向与所述衬底的顶面垂直。