CN117678075A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN117678075A
CN117678075A CN202280049789.2A CN202280049789A CN117678075A CN 117678075 A CN117678075 A CN 117678075A CN 202280049789 A CN202280049789 A CN 202280049789A CN 117678075 A CN117678075 A CN 117678075A
Authority
CN
China
Prior art keywords
electrode
light emitting
disposed
emitting element
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280049789.2A
Other languages
English (en)
Inventor
李世贤
金东佑
辛珉暻
仓学璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117678075A publication Critical patent/CN117678075A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置包括：第一电极和第二电极，设置在衬底上；至少一个发光元件，包括：第一半导体层，包括第一类型的半导体；第二半导体层，包括与第一类型不同的第二类型的半导体；以及有源层，设置在第一半导体层与第二半导体层之间；以及第三电极，设置在衬底上并且电连接到第二电极。在平面图中，第三电极的至少一部分设置在第一电极与第二电极之间。

Description

显示装置及其制造方法
技术领域
本公开涉及显示装置及其制造方法。
背景技术
近年来，随着对信息显示的兴趣的增加，对显示装置的研究和开发正在持续进行中。
应当理解，本背景技术部分部分地旨在提供对理解技术有用的背景。然而，本背景技术部分也可以包括不属于本文中所公开的主题的相应有效申请日之前由相关领域的技术人员知晓或理解的思想、构思或认识。
发明内容
技术问题
本公开提供了提高发光效率并且防止电极配置之间的短路缺陷的显示装置及其制造方法。
本公开的目的不限于上述目的，并且本领域技术人员将从以下描述中清楚地理解未描述的其他技术目的。
解决方案
根据实施方式，显示装置可以包括：第一电极和第二电极，设置在衬底上；至少一个发光元件，包括：第一半导体层，包括第一类型的半导体；第二半导体层，包括与第一类型不同的第二类型的半导体；以及有源层，设置在第一半导体层与第二半导体层之间；以及第三电极，设置在衬底上并且电连接到第二电极，且在平面图中，第三电极的至少一部分可以设置在第一电极与第二电极之间。
根据实施方式，第二电极和第三电极可以彼此物理接触。
根据实施方式，第一电极和第二电极可以在第一方向上间隔开，第一电极和第三电极可以在第一方向上间隔开，以及第一电极、第二电极和第三电极可以在与第一方向相交的第二方向上延伸。
根据实施方式，第一半导体层可以相比于靠近第一电极更靠近第二电极，第二半导体层可以相比于靠近第二电极更靠近第一电极，以及从第一半导体层到第二半导体层的方向上，第一半导体层的高度可以大于第二半导体层的高度。
根据实施方式，第一半导体层可以包括N型半导体，且第二半导体层可以包括P型半导体。
根据实施方式，在平面图中，第二半导体层可以与第一电极重叠。
根据实施方式，在平面图中，有源层可以设置成相比于邻近第二电极更邻近第一电极。
根据实施方式，在平面图中，第一电极可以不与第三电极重叠，且在平面图中，第二电极可以与第三电极重叠。
根据实施方式，至少一个发光元件可以包括在平面图中与第一电极重叠的发光元件，第三电极可以包括在平面图中与发光元件重叠的第一区域和与第二电极重叠的第二区域，以及第一区域和第二区域可以彼此间隔开。
根据实施方式，第一电极和第二电极可以间隔开第一距离，第一电极和第三电极可以间隔开第二距离，以及第一电极与第二电极之间的第一距离可以大于第一电极与第三电极之间的第二距离。
根据实施方式，第三电极的远端部可以与第二电极间隔开第三距离，第一距离可以是约3μm或更大，以及第三距离可以在约1μm至约2.5μm的范围内。
根据实施方式，显示装置还可以包括设置在衬底上的绝缘部，绝缘部和第三电极设置在同一层上。
根据实施方式，第一电极可以设置在绝缘部上，且第一电极与衬底之间的间隔距离和第二电极与衬底之间的间隔距离可以相等。
根据实施方式，第三电极可以包括反射材料。
根据实施方式，显示装置还可以包括设置在衬底上的连接图案，连接图案和第三电极设置在同一层上。
根据实施方式，第一电极与衬底之间的间隔距离可以小于第二电极与衬底之间的间隔距离。
根据实施方式，显示装置还可以包括在平面图中与第一电极和第二电极重叠的绝缘层，绝缘层可以在平面图中与第一电极重叠的区域中具有第一厚度，并且在平面图中与第二电极和第三电极重叠的区域中具有第二厚度，以及第一厚度可以大于绝缘层的第二厚度。
根据实施方式，制造显示装置的方法可以包括：在衬底上设置第一电极和第二电极；在衬底上设置第一电极和第二电极；提供包括溶剂和溶剂中的发光元件的墨；以及在第一电极与第二电极之间形成电场，发光元件可以包括：第一半导体层，包括第一类型的半导体；第二半导体层，包括与第一类型不同的第二类型的半导体；以及有源层，设置在第一半导体层与第二半导体层之间，设置第一电极和第二电极可以包括：电连接第二电极和第三电极；以及将第三电极的至少一部分设置成在平面图中在第一电极与第二电极之间。
根据实施方式，形成电场可以包括：从第一电极输出第一电信号；从第二电极和第三电极输出第二电信号；以及向其中设置有发光元件的区域提供对准电场，且对准电场可以基于第一电信号和第二电信号。
根据实施方式，第三电极可以包括基于第二电极的远端部，且可以从第三电极的远端部提供第二电信号的至少一部分。
本公开不限于上述内容，并且本领域技术人员将从说明书和附图中清楚地理解其他目的。
有益效果
根据实施方式，可以提供提高发光效率并且防止电极配置之间的短路缺陷的显示装置及其制造方法。
本公开的效果不限于上述效果，并且本领域技术人员将从说明书和附图中清楚地理解未描述的效果。
附图说明
图1和图2是示出根据实施方式的发光元件的示意性立体图和示意性剖视图。
图3是示出根据实施方式的显示装置的示意性平面图。
图4是根据实施方式的像素的示意性平面图。
图5、图6和图7是沿着图4的线I-I'截取的示意性剖视图。
图8是图5的区域EA1的放大视图。
图9是图7的区域EA2的放大视图。
图10是示出根据实施方式的制造显示装置的方法的流程图。
图11、图12、图14和图16是与根据实施方式的制造显示装置的方法相关的相应工艺步骤的示意性剖视图。
图13和图15是与根据实施方式的制造显示装置的方法相关的相应工艺步骤的示意性平面图。
具体实施方式
说明书中所描述的实施方式用于向本公开所属领域的技术人员清楚地描述本公开的精神和范围，然而，本公开不受说明书中所描述的实施方式的限制，并且本公开的范围应当被解释为包括不背离本公开的精神和范围的修改或变型。
说明书中所使用的术语考虑到它们在本公开中的功能而被选择为尽可能广泛使用的通用术语，但是这可以根据在本公开所属的技术领域中具有普通知识的技术人员的意图、惯例或新技术的出现而变化。然而，另一方面，如果以任意的含义定义和使用特定术语，则将单独描述该术语的含义。因此，说明书中所使用的术语应当基于该术语的实际含义和说明书的整体内容来解释，而不是基于该术语的名称来解释。
在附图中，为了便于描述和清楚起见，可能夸大了元件的尺寸、厚度、比率和大小。相同的编号始终表示相同的元件。
如本文中所使用的，除非上下文另外清楚地指示，否则单数形式“一个”、“一种”和“该”旨在也包括复数形式。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B或者A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个”旨在包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B或者A和B”。
将理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不背离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
为了便于描述，本文中可以使用空间相对术语“下方”、“下面”、“下部”、“上方”、“上部”等来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。将理解，除了附图中所描绘的取向之外，空间相对术语旨在包括装置在使用或操作中的不同取向。例如，在附图中所示的装置被翻转的情况下，定位在另一装置“下方”或“下面”的装置可以被放置在另一装置“上方”。因此，说明性术语“下方”可以包括下部位置和上部位置两者。装置也可以在其他方向上取向，并且因此可以根据取向来不同地解释空间相对术语。
将理解，当在说明书中元件(或区域、层、部分等)被称为“在”另一元件“上”、“连接到”或“联接到”另一元件时，其可以直接设置在以上提及的另一元件上、直接连接到或直接联接到该另一元件，或者居间的元件可以设置在其间。
将理解，术语“连接到”或“联接到”可以包括物理的或电的连接或联接。
术语“重叠”或“重叠的”意指第一对象可以在第二对象的上方或下方，或者到第二对象的一侧，并且反之亦然。另外，术语“重叠”可以包括分层放置、层叠、面对或面向、在……之上延伸、覆盖或部分地覆盖或者本领域的普通技术人员将领会和理解的任何其他合适的术语。
当元件被描述为与另一元件“不重叠”或“不与”另一元件“重叠”时，这可以包括元件彼此间隔开、彼此偏移或彼此分开或者本领域的普通技术人员将领会和理解的任何其他合适的术语。
术语“面对”和“面向”意指第一元件可以直接或间接地与第二元件相对。在第三元件插置在第一元件与第二元件之间的情况下，尽管第一元件和第二元件仍然彼此面对，但第一元件和第二元件可以被理解为彼此间接相对。
术语“包括”和/或“具有”及其变型，当在本说明书中使用时，指定所陈述的特征、整数、步骤、操作、元件、组件和/或其组的存在，但不排除一个或更多个其他特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
短语“在平面图中”意指从顶部观察对象，且短语“在示意性剖视图中”意指从侧面观察竖直切割的对象的截面。
鉴于所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)，如本文中所使用的“约”或“近似”包括所述值并且意指在由本领域的普通技术人员所确定的特定值的可接受偏差范围内。例如，“约”可以意指在一个或更多个标准偏差内，或者在所述值的±30％、±20％、±10％或±5％内。
除非本文中另有定义或暗示，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解，术语，诸如在常用词典中定义的术语，应当被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且将不被解释为理想的或过于形式化的含义，除非在本文中明确地如此定义。
附于说明书的附图旨在容易地描述本公开。由于附图中所示的形状可以根据需要夸大并显示以帮助理解本公开，因此本公开不受附图的限制。
在说明书中，在确定对与本公开相关的配置或功能的详细描述可能使本公开的主题模糊的情况下，可以根据需要省略其详细描述。
本公开涉及显示装置及其制造方法。
下文中，参考图1至图16描述根据实施方式的显示装置及其制造方法。
图1和图2示出了包括在根据实施方式的显示装置中的发光元件LD。图1和图2是示出根据实施方式的发光元件的示意性立体图和示意性剖视图。尽管在图1和图2中示出了柱形发光元件LD，但是发光元件LD的类型和/或形状不限于此。应当理解，本文中所公开的形状可以包括与所述形状基本上相同或类似的形状。
参考图1和图2，发光元件LD可以包括第一半导体层SEC1、第二半导体层SEC2以及插置在第一半导体层SEC1与第二半导体层SEC2之间的有源层AL。例如，在发光元件LD的延伸方向被称为长度L方向的情况下，发光元件LD可以包括沿着长度L方向彼此顺序堆叠的第一半导体层SEC1、有源层AL和第二半导体层SEC2。根据实施方式，发光元件LD还可以包括电极层ELL。
根据实施方式，发光元件LD可以被提供为在一个方向上或在一方向上延伸的柱形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层SEC1可以设置成与发光元件LD的第一端部EP1相邻。第二半导体层SEC2可以设置成与发光元件LD的第二端部EP2相邻。
根据实施方式，在本公开的精神和范围内，发光元件LD可以是通过蚀刻方法等制造成柱形状的发光元件。柱形状可以包括诸如圆柱或多角柱的、在长度L方向上长(例如，纵横比大于1)的杆状形状或棒状形状，并且其截面的形状不受特别限制。例如，发光元件LD的长度L可以大于其直径D(或截面的宽度)。
根据实施方式，发光元件LD可以具有纳米(nanometer)级至微米(micrometer)级的尺寸。例如，每个发光元件LD可以具有纳米级至微米级的范围的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据将使用发光元件LD的发光装置用作光源的各种装置(例如，显示装置)的设计条件而进行各种改变。
第一半导体层SEC1可以是第一导电类型的半导体层。例如，第一半导体层SEC1可以包括N型半导体层。例如，第一半导体层SEC1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任一种的半导体材料，并且可以包括掺杂有诸如Si、Ge和Sn的第一导电类型掺杂剂的N型半导体层。然而，形成第一半导体层SEC1的材料不限于此，并且其他各种材料可以形成第一半导体层SEC1。
有源层AL可以设置在第一半导体层SEC1上。有源层AL可以设置在第一半导体层SEC1与第二半导体层SEC2之间。
根据实施方式，有源层AL可以包括AlGaInP、AlGaP、AlInGaN、InGaN和AlGaN中的任一种。例如，在有源层AL旨在输出红色光的情况下，有源层AL可以包括AlGaInP和/或InGaN。在有源层AL旨在输出绿色光或蓝色光的情况下，有源层AL可以包括InGaN。然而，有源层AL不限于上述示例。
根据实施方式，有源层AL可以形成为单量子阱结构或多量子阱结构。
第二半导体层SEC2可以设置在有源层AL上，并且可以包括与第一半导体层SEC1的类型不同的类型的半导体层。例如，第二半导体层SEC2可以包括P型半导体层。例如，第二半导体层SEC2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括掺杂有诸如Mg和Be的第二导电类型掺杂剂的P型半导体层。然而，形成第二半导体层SEC2的材料不限于此，并且各种其他材料可以形成第二半导体层SEC2。
根据实施方式，第一半导体层SEC1的高度可以大于第二半导体层SEC2的高度。
电极层ELL可以形成在第二半导体层SEC2上。电极层ELL可以包括金属或金属氧化物。根据示例，电极层ELL可以包括Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO以及其氧化物或合金中的至少一种。
在等于或大于阈值电压的电压被施加到发光元件LD的两端的情况下，在有源层AL中电子-空穴对可以复合，并且从发光元件LD可以发射光。通过利用该原理来控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素在内的各种发光装置的光源。
根据实施方式，发光元件LD还可以包括被提供在其表面上的绝缘层INF。绝缘层INF可以在发光元件LD的表面上形成为至少围绕有源层AL的外表面，并且还围绕第一半导体层SEC1和第二半导体层SEC2的一个区域或一区域。根据实施方式，绝缘层INF可以是单个层或多个层。例如，绝缘层INF可以包括包含第一材料的第一绝缘层以及包含与第一材料不同的第二材料并且设置在第一绝缘层上的第二绝缘层。
根据实施方式，绝缘层INF可以暴露发光元件LD的具有不同极性的两个端部。例如，绝缘层INF可以暴露与发光元件LD的第二端部EP2相邻的电极层ELL以及与发光元件LD的第一端部EP1相邻的第一半导体层SEC1。例如，根据实施方式，绝缘层INF可以暴露第一半导体层SEC1的侧部和第二半导体层SEC2。
根据实施方式，绝缘层INF可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的任一种。
根据实施方式，绝缘层INF可以防止在有源层AL接触除了第一半导体层SEC1和第二半导体层SEC2之外的导电材料的情况下可能发生的电短路。绝缘层INF可以最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命和效率。在发光元件LD被提供并设置成彼此相邻的情况下，绝缘层INF可以防止在发光元件LD之间可能发生的短路。
包括上述发光元件LD的发光装置可以用在包括显示装置在内的需要光源的各种类型的装置中。例如，发光元件LD可以设置在显示面板(参考图3的“PNL”)的每个像素(参考图3的“PXL”)中，并且发光元件LD可以用作每个像素PXL的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在诸如照明装置的需要光源的其他类型的装置中。
图3是示出根据实施方式的显示装置的示意性平面图。
在图3中，作为可以将参考图1和图2描述的发光元件LD用作光源的电子装置的示例，描述了显示装置，例如被提供或设置在显示装置中的显示面板PNL。
显示面板PNL可以包括包含发光元件LD的像素PXL。为了方便起见，在图3中，基于显示区域DA简要地示出了显示面板PNL的结构。然而，根据实施方式，未示出的至少一个驱动电路单元(例如，扫描驱动器和数据驱动器中的至少一个)、线和/或焊盘还可以设置在显示面板PNL上。
参考图3，显示面板PNL可以包括衬底SUB和设置在衬底SUB上的像素PXL。像素PXL可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3。
衬底SUB可以形成显示面板PNL的基础构件，并且可以是刚性的或柔性的衬底或膜。根据实施方式，衬底SUB可以是由玻璃或钢化玻璃形成的刚性衬底、塑料或金属材料的柔性衬底(或薄膜)或者至少一个绝缘层。然而，衬底SUB的材料和/或物理性质不受特别限制。
显示面板PNL可以包括显示区域DA和非显示区域NDA。非显示区域NDA可以意指除了显示区域DA之外的区域。
显示区域DA可以意指其中设置有像素PXL的区域。非显示区域NDA可以意指其中未设置像素PXL的区域。在非显示区域NDA中可以设置有连接到显示区域DA的像素PXL的各种线、焊盘和/或内置电路单元。像素PXL可以根据条纹结构或PenTileTM布置结构规则地布置或设置。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方法布置或设置在显示区域DA中。
根据实施方式，在显示区域DA中可以设置有发射不同颜色的光的两种或更多种类型的像素PXL。例如，在显示区域DA中，可以布置或设置有发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2以及发射第三颜色的光的第三像素PXL3。
根据实施方式，设置成彼此相邻的第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个可以形成发射各种颜色的光的一个像素单元。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以是发射给定颜色的光的子像素。例如，第一像素PXL1可以是发射红色光的红色像素，第二像素PXL2可以是发射绿色光的绿色像素，以及第三像素PXL3可以是发射蓝色光的蓝色像素。然而，形成每个像素单元的像素PXL的颜色、类型、数量等不限于给定的示例。
像素PXL可以包括至少一个光源。光源可以由控制信号(例如，扫描信号和数据信号)和电力驱动。根据实施方式，光源可以是以上参考图1和图2描述的发光元件LD。
根据实施方式，像素PXL可以是有源像素。然而，适用于显示装置的像素PXL的类型、结构和/或驱动方法不受特别限制。例如，每个像素PXL可以是具有各种结构和/或驱动方法的无源型或有源型发光显示装置的像素。
图4是根据实施方式的像素的示意性平面图。图4中所示的像素PXL可以是以上参考图3描述的第一像素PXL1、第二像素PXL2和第三像素PXL3中的任一个。
参考图4，像素PXL可以包括第一电极ELT1至第八电极ELT8、第三电极ELT3、发光元件LD、堤BNK、堤图案BNP以及第一接触电极CNE1至第五接触电极CNE5。根据实施方式，发光元件LD可以包括第一发光元件LDs1至第四发光元件LDs4。第三电极ELT3可以包括第3-1电极ELT3-1、第3-2电极ELT3-2、第3-3电极ELT3-3和第3-4电极ELT3-4。根据示例，第三电极ELT3可以被称为滑移电极。
发光元件LD可以设置在发射区域EMA中。根据实施方式，发射区域EMA可以意指从其发射光的区域。发射区域EMA可以以被堤BNK围绕的形式提供。发射区域EMA可以意指其中未设置堤BNK的区域。非发射区域NEA可以意指从其不发射光的区域。非发射区域NEA可以意指其中可以布置或设置有堤BNK的区域。
根据实施方式，第一发光元件LDs1可以设置在第一电极ELT1与第二电极ELT2之间。第一发光元件LDs1可以设置在第3-1电极ELT3-1与第一电极ELT1之间。在平面图中，第一发光元件LDs1可以在第3-1电极ELT3-1与第一电极ELT1之间沿着第二方向DR2布置或设置。
根据实施方式，第3-1电极ELT3-1可以具有沿着第二方向DR2延伸的形状。在平面图中，第3-1电极ELT3-1的至少一部分可以设置在第一电极ELT1与第二电极ELT2之间。第3-1电极ELT3-1可以沿着第一方向DR1与第一电极ELT1间隔开。第3-1电极ELT3-1和第一电极ELT1可以限定其中设置第一发光元件LDs1的滑移区域。第一方向DR1和第二方向DR2可以彼此交叉或相交。
根据实施方式，第二发光元件LDs2可以设置在第三电极ELT3与第四电极ELT4之间。第二发光元件LDs2可以设置在第3-2电极ELT3-2与第四电极ELT4之间。在平面图中，第二发光元件LDs2可以在第3-2电极ELT3-2与第四电极ELT4之间沿着第二方向DR2布置或设置。
根据实施方式，第3-2电极ELT3-2可以具有沿着第二方向DR2延伸的形状。在平面图中，第3-2电极ELT3-2的至少一部分可以设置在第三电极ELT3与第四电极ELT4之间。第3-2电极ELT3-2可以沿着第一方向DR1与第四电极ELT4间隔开。第3-2电极ELT3-2和第四电极ELT4可以限定其中设置第二发光元件LDs2的滑移区域。
根据实施方式，第三发光元件LDs3可以设置在第五电极ELT5与第六电极ELT6之间。第三发光元件LDs3可以设置在第3-3电极ELT3-3与第五电极ELT5之间。在平面图中，第三发光元件LDs3可以在第3-3电极ELT3-3与第五电极ELT5之间沿着第二方向DR2布置或设置。
根据实施方式，第3-3电极ELT3-3可以具有沿着第二方向DR2延伸的形状。在平面图中，第3-3电极ELT3-3的至少一部分可以设置在第五电极ELT5与第六电极ELT6之间。第3-3电极ELT3-3可以沿着第一方向DR1与第五电极ELT5间隔开。第3-3电极ELT3-3和第五电极ELT5可以限定其中设置第三发光元件LDs3的滑移区域。
根据实施方式，第四发光元件LDs4可以设置在第七电极ELT7与第八电极ELT8之间。第四发光元件LDs4可以设置在第3-4电极ELT3-4与第八电极ELT8之间。在平面图中，第四发光元件LDs4可以在第3-4电极ELT3-4与第八电极ELT8之间沿着第二方向DR2布置或设置。
根据实施方式，第3-4电极ELT3-4可以具有沿着第二方向DR2延伸的形状。在平面图中，第3-4电极ELT3-4的至少一部分可以设置在第七电极ELT7与第八电极ELT8之间。第3-4电极ELT3-4可以沿着第一方向DR1与第八电极ELT8间隔开。第3-4电极ELT3-4和第八电极ELT8可以限定其中设置第四发光元件LDs4的滑移区域。
根据实施方式，第一电极ELT1至第八电极ELT8之中的形成每个串联级的一对电极可以设置成与其中可以布置或设置发光元件LD的区域相邻。第一电极ELT1至第八电极ELT8中的每个可以沿着第二方向DR2延伸，并且可以设置成沿着第一方向DR1彼此间隔开。
根据实施方式，第一电极ELT1至第八电极ELT8中的每个的至少一部分可以布置或设置在堤图案BNP上。例如，第一电极ELT1和第二电极ELT2可以设置在堤图案BNP上。设置在堤图案BNP上的第一电极ELT1和第二电极ELT2可以反射从发光元件LD发射的光，并且因此可以提高像素PXL的发光效率。
根据实施方式，发光元件LD的至少一部分可以与第一电极ELT1至第八电极ELT8的至少一部分重叠，并且因此可以提高发光效率。例如，第一发光元件LDs1的有源层AL可以与第一电极ELT1重叠，并且因此可以提高发光效率。参考图5和图8对其进行详细描述。
根据实施方式，第一电极ELT1至第八电极ELT8可以是每个像素PXL的像素电极。在第一电极ELT1至第八电极ELT8中的任一个的部分形成为对准线之后，该部分可以在相邻的像素PXL之间和/或在每个像素PXL的发射区域EMA之间断开，并且可以被划分成相应的像素电极。
根据实施方式，第一电极ELT1至第八电极ELT8可以通过接触电极(例如，第一接触电极CNE1至第五接触电极CNE5)电连接到发光元件LD。
根据实施方式，第一发光元件LDs1、第二发光元件LDs2、第三发光元件LDs3和第四发光元件LDs4可以串联连接。
第一接触电极CNE1可以设置在第一串联级的第一发光元件LDs1和第一电极ELT1上，并且可以将第一串联级的第一发光元件LDs1连接到第一电极ELT1。
第二接触电极CNE2可以设置在第一串联级的第一发光元件LDs1和第二电极ELT2上，并且可以将第一串联级的第一发光元件LDs1连接到第二电极ELT2。第二接触电极CNE2可以设置在第二串联级的第二发光元件LDs2和第三电极ELT3上，并且可以将第二串联级的第二发光元件LDs2连接到第三电极ELT3。
第三接触电极CNE3可以设置在第二串联级的第二发光元件LDs2和第四电极ELT4上，并且可以将第二串联级的第二发光元件LDs2连接到第四电极ELT4。第三接触电极CNE3可以设置在第三串联级的第三发光元件LDs3和第五电极ELT5上，并且可以将第三串联级的第三发光元件LDs3连接到第五电极ELT5。
第四接触电极CNE4可以设置在第三串联级的第三发光元件LDs3和第六电极ELT6上，并且可以将第三串联级的第三发光元件LDs3连接到第六电极ELT6。第四接触电极CNE4可以设置在第四串联级的第四发光元件LDs4和第七电极ELT7上，并且可以将第四串联级的第四发光元件LDs4连接到第七电极ELT7。
第五接触电极CNE5可以设置在第四串联级的第四发光元件LDs4和第八电极ELT8上，并且可以将第四串联级的第四发光元件LDs4连接到第八电极ELT8。
在图4中，描述了其中第一发光元件LDs1至第四发光元件LDs4串联布置或设置的结构，但本公开不限于此。根据实施方式的像素PXL的结构不限于上述示例，并且可以根据实施方式提供包括各种电极连接结构的像素PXL。
图5是沿着图4的线I-I'截取的示意性剖视图。
参考图5，根据实施方式的像素PXL可以包括衬底SUB、像素电路部PCL和显示元件部DPL。在图5中，为了便于描述，基于发光元件LD之中的第一发光元件LDs1来描述本公开。基于第三电极ELT3之中的第3-1电极ELT3-1来描述本公开。基于第一电极ELT1至第八电极ELT8之中的第一电极ELT1、第二电极ELT2和第八电极ELT8来描述本公开。
衬底SUB可以形成像素PXL的基础表面。衬底SUB可以是刚性衬底或柔性衬底。根据示例，衬底SUB可以包括刚性材料或柔性材料，但不限于给定的示例。
像素电路部PCL可以包括缓冲层BFL、背栅电极BGE、晶体管Tr、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2、桥接图案BRP、电力线PL、第一接触部CNT1、第二接触部CNT2和保护层PSV。
缓冲层BFL可以设置在衬底SUB上。缓冲层BFL可以防止杂质从外部扩散。缓冲层BFL可以包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)的金属氧化物中的至少一种。
背栅电极BGE可以定位或设置在衬底SUB上。在平面图中，背栅电极BGE可以与栅电极GE重叠。
晶体管Tr可以是薄膜晶体管。根据实施方式，晶体管Tr可以是驱动晶体管。晶体管Tr可以包括有源层ACT、第一晶体管电极TE1、第二晶体管电极TE2和栅电极GE。
有源层ACT可以意指半导体层。有源层ACT可以设置在缓冲层BFL上。有源层ACT可以包括多晶硅、非晶硅和氧化物半导体中的至少一种。
根据实施方式，有源层ACT可以包括接触第一晶体管电极TE1的第一接触区域和接触第二晶体管电极TE2的第二接触区域。第一接触区域和第二接触区域可以是掺杂有杂质的半导体图案。第一接触区域与第二接触区域之间的区域可以是沟道区域。沟道区域可以是未掺杂杂质的本征半导体图案。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE的位置可以与有源层ACT的沟道区域的位置对应。例如，栅电极GE可以设置在有源层ACT的沟道区域上并且栅极绝缘层GI介于栅电极GE和有源层ACT的沟道区域之间。
栅极绝缘层GI可以设置在有源层ACT上。栅极绝缘层GI可以包括无机材料。根据示例，栅极绝缘层GI可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。根据实施方式，栅极绝缘层GI可以包括有机材料。
第一层间绝缘层ILD1可以设置在栅电极GE上。类似于栅极绝缘层GI，第一层间绝缘层ILD1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在第一层间绝缘层ILD1上。第一晶体管电极TE1可以穿过栅极绝缘层GI和第一层间绝缘层ILD1以接触有源层ACT的第一接触区域，且第二晶体管电极TE2可以穿过栅极绝缘层GI和第一层间绝缘层ILD1以接触有源层ACT的第二接触区域。根据示例，第一晶体管电极TE1可以是源电极，且第二晶体管电极TE2可以是漏电极，但不限于此。
第二层间绝缘层ILD2可以设置在第一晶体管电极TE1和第二晶体管电极TE2上。类似于第一层间绝缘层ILD1和栅极绝缘层GI，第二层间绝缘层ILD2可以包括无机材料。无机材料可以包括第一层间绝缘层ILD1和栅极绝缘层GI的材料(例如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx))中的至少一种。根据实施方式，第二层间绝缘层ILD2可以包括有机材料。
桥接图案BRP可以设置在第二层间绝缘层ILD2上。桥接图案BRP可以通过穿过第二层间绝缘层ILD2的接触孔连接到第一晶体管电极TE1。
电力线PL可以设置在第二层间绝缘层ILD2上。电力线PL可以通过第二接触部CNT2连接到第八电极ELT8。电力线PL可以向以上参考图4描述的第四发光元件LDs4供应电力。
保护层PSV可以设置在第二层间绝缘层ILD2上。保护层PSV可以覆盖桥接图案BRP和电力线PL或与桥接图案BRP和电力线PL重叠。保护层PSV可以以包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式提供，但不限于此。
连接到桥接图案BRP的一个区域或一区域的第一接触部CNT1和连接到电力线PL的一个区域或一区域的第二接触部CNT2可以形成在保护层PSV中。
显示元件部DPL可以设置在像素电路部PCL上。显示元件部DPL可以包括绝缘部400、第3-1电极ELT3-1、堤图案BNP、第一电极ELT1、第二电极ELT2、第八电极ELT8、第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3、第四绝缘层INS4、第一发光元件LDs1、第一接触孔CH1、第二接触孔CH2、第一接触电极CNE1、第二接触电极CNE2和堤BNK。
绝缘部400可以设置在保护层PSV上。绝缘部400可以包括有机材料和/或无机材料，但不限于给定的示例。第一接触部CNT1的至少一部分和第二接触部CNT2的至少部分可以形成在绝缘部400中。
根据实施方式，绝缘部400可以与第3-1电极ELT3-1设置在相同的层上。例如，绝缘部400可以设置在未设置第3-1电极ELT3-1的区域中，并且可以不定位在或者可以较薄地形成在设置有第3-1电极ELT3-1的区域中。因此，绝缘部400可以防止形成在绝缘部400上的第一电极ELT1和第二电极ELT2定位在不同的高度处。
第3-1电极ELT3-1可以设置在保护层PSV上。第3-1电极ELT3-1可以设置在相邻的堤图案BNP之间。在平面图中，第3-1电极ELT3-1的至少一部分可以设置在第一电极ELT1与第二电极ELT2之间。
根据实施方式，第3-1电极ELT3-1的至少一部分可以设置在第二电极ELT2下方或下面。第3-1电极ELT3-1的至少一部分可以定位在第二电极ELT2与衬底SUB之间。根据实施方式，第3-1电极ELT3-1可以与绝缘部400设置在相同的层上。
根据实施方式，第3-1电极ELT3-1可以包括透明导电材料。根据示例，第3-1电极ELT3-1可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnOx)和铟锡锌氧化物(ITZO)中的任一种。ZnOx可以包括ZnO和/或ZnO2。然而，本公开不限于此，并且根据实施方式，第3-1电极ELT3-1可以包括反射材料。根据示例，第3-1电极ELT3-1可以包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、LiF/Ca、LiF/Al、Mo、Ti和Cu中的至少一种。在第3-1电极ELT3-1包括反射材料的情况下，设置在第一发光元件LDs1之下或下方的第3-1电极ELT3-1可以反射光从而提高发光效率。
根据实施方式，第3-1电极ELT3-1可以电连接到第二电极ELT2。例如，第3-1电极ELT3-1和第二电极ELT2可以彼此物理接触并且电连接(参考图5)。根据另一示例，绝缘部400可以插置在第3-1电极ELT3-1与第二电极ELT2之间，并且第3-1电极ELT3-1和第二电极ELT2可以通过形成在绝缘部400中的给定的接触孔彼此电连接(参考图6)。
参考图6，根据实施方式，像素PXL还可以包括连接图案230。图6可以是示出包括在像素中的连接图案的示意性剖视图。图6是沿着图4的线I-I'截取的示意性剖视图。不同于图5中所示的像素PXL，根据图6的像素PXL还可以包括连接图案230。
根据实施方式，连接图案230可以包括第一连接图案232和第二连接图案234。第一连接图案232可以电连接到第一接触部CNT1，且第二连接图案234可以电连接到第二接触部CNT2。
根据实施方式，连接图案230可以与第3-1电极ELT3-1同时形成。连接图案230可以与第3-1电极ELT3-1一起在单个工艺中被图案化。
根据实施方式，在绝缘部400中可以形成有接触孔，并且第一连接图案232可以通过接触孔中的任一个电连接到第一电极ELT1。第二连接图案234可以通过接触孔中的另一个接触孔电连接到第二电极ELT2。第3-1电极ELT3-1可以通过接触孔中的另一个接触孔电连接。
参考图7，根据实施方式，像素PXL可以不包括绝缘部400。图7可以是示出其中在像素中不包括绝缘部的结构的示意性剖视图。图7是沿着图4的线I-I'截取的示意性剖视图。不同于图5的像素PXL，根据图7的像素PXL不包括绝缘部400。
根据实施方式，在保护层PSV上可以不设置以上参考图5描述的绝缘部400。第3-1电极ELT3-1可以设置在保护层PSV上，并且第一电极ELT1和第二电极ELT2中的每个的至少一部分可以设置在保护层PSV上。
根据实施方式，第一电极ELT1可以通过第一接触部CNT1电连接到桥接图案BRP。第二电极ELT2可以通过第二接触部CNT2电连接到电力线PL。
根据实施方式，第一电极ELT1和第二电极ELT2可以以距衬底SUB(或像素电路部PCL的保护层PSV)的不同距离彼此间隔开。例如，第一电极ELT1可以设置在保护层PSV上，且第二电极ELT2可以设置在设置于保护层PSV上的第3-1电极ELT3-1上。
再次参考图5，对根据实施方式的像素PXL进行描述。
第一电极ELT1、第二电极ELT2和第八电极ELT8可以设置在保护层PSV上。根据实施方式，第一电极ELT1和第二电极ELT2中的每个的至少一部分可以设置在堤图案BNP上，并且因此可以提高第一发光元件LDs1的发光效率。
根据实施方式，第一电极ELT1可以通过第一接触部CNT1电连接到桥接图案BRP，并且第一电力可以被供应到第一电极ELT1。尽管在图5中未示出，但是第二电极ELT2可以电连接到给定的线，并且与第一电力不同的第二电力可以被供应到第二电极ELT2。第八电极ELT8可以通过第二接触部CNT2电连接到电力线PL以接收电力。
根据实施方式，第二电极ELT2的至少一部分可以设置在第3-1电极ELT3-1上。第二电极ELT2可以与第3-1电极ELT3-1重叠。
根据实施方式，第二电极ELT2可以接触第3-1电极ELT3-1的至少一部分，并且第二电极ELT2和第3-1电极ELT3-1可以彼此电连接。例如，根据实施方式，尽管在图5中未示出，但是绝缘层可以插置在第二电极ELT2与第3-1电极ELT3-1之间，并且第二电极ELT2和第3-1电极ELT3-1可以通过形成在绝缘层中的接触孔电连接。
第一绝缘层INS1可以设置在第一电极ELT1、第二电极ELT2、第八电极ELT8和第3-1电极ELT3-1中的每个的至少一部分上。第一绝缘层INS1可以使针对第3-1电极ELT3-1、第一电极ELT1、第二电极ELT2和/或第八电极ELT8的电连接稳定，并且使外部影响减弱。第一绝缘层INS1可以包括有机材料和/或无机材料。例如，第一绝缘层INS1可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的任一种，但不限于此。
第一发光元件LDs1可以设置在第一绝缘层INS1上。第一发光元件LDs1可以布置或设置在由第一电极ELT1、第二电极ELT2和第3-1电极ELT3-1限定的滑移区域中。
根据实施方式，第一发光元件LDs1可以设置成使得第一端部EP1面向第二电极ELT2并且第二端部EP2面向第一电极ELT1。例如，第一发光元件LDs1的第一半导体层SEC1可以设置成邻近或靠近第二电极ELT2，并且第一发光元件LDs1的第二半导体层SEC2可以设置成邻近或靠近第一电极ELT1。第一发光元件LDs1的有源层AL可以设置成相比于邻近或靠近第二电极ELT2而邻近或靠近第一电极ELT1。
根据实施方式，第一发光元件LDs1的至少一部分可以与第一电极ELT1重叠。例如，在平面图中，第一发光元件LDs1的有源层AL可以与第一电极ELT1重叠。
第二绝缘层INS2可以设置在第一发光元件LDs1上。第二绝缘层INS2可以与第一发光元件LDs1的有源层AL重叠。
根据实施方式，第二绝缘层INS2的至少一部分可以在制造工艺期间被提供在第一发光元件LDs1的后表面上，从而填充由第一绝缘层INS1的台阶差限定的腔(或槽)的至少一部分。根据示例，第二绝缘层INS2可以包括以上参考第一绝缘层INS1描述的材料中的任一种，但不限于给定的示例。
第一接触电极CNE1可以设置在第一绝缘层INS1上。第一接触电极CNE1可以电连接到第一发光元件LDs1。根据实施方式，第一接触电极CNE1可以通过形成在第一绝缘层INS1中的第一接触孔CH1电连接到第一电极ELT1。
第二接触电极CNE2可以设置在第一绝缘层INS1上。第二接触电极CNE2可以电连接到第一发光元件LDs1。根据实施方式，第二接触电极CNE2可以通过形成在第一绝缘层INS1中的第二接触孔CH2电连接到第二电极ELT2。
堤BNK可以是限定像素PXL的发射区域EMA的结构。堤BNK可以具有在根据实施方式的显示装置(和/或显示面板PNL)的显示方向(例如，第三方向DR3)上突出的形状。堤BNK可以具有围绕第一发光元件LDs1的至少一部分的形状。根据实施方式，堤BNK可以包括有机材料或无机材料中的任一种。
第三绝缘层INS3的至少一部分可以在第一发光元件LDs1上设置在第一接触电极CNE1与第二接触电极CNE2之间。
第三绝缘层INS3的一部分可以设置在第一接触电极CNE1与第二接触电极CNE2之间，以防止第一接触电极CNE1与第二接触电极CNE2之间的短路。第三绝缘层INS3可以包括参考第一绝缘层INS1描述的材料中的任一种，但不限于此。
第四绝缘层INS4可以覆盖堤BNK、第一接触电极CNE1、第二接触电极CNE2和第三绝缘层INS3或与堤BNK、第一接触电极CNE1、第二接触电极CNE2和第三绝缘层INS3重叠。第四绝缘层INS4可以保护显示元件部DPL的个别配置免受外部影响。
尽管在附图中未示出，但是根据实施方式，在第四绝缘层INS4上还可以提供平坦化层。平坦化层可以减缓由设置在其之下的各种配置产生的台阶差，并且平坦化层的上表面可以是基本平坦的。平坦化层可以包括有机绝缘层，但不限于此，并且还可以包括根据实施方式的无机绝缘层。
根据实施方式，在显示元件部DPL上还可以包括颜色转换部。颜色转换部可以是改变特定的或给定的波长的配置。
例如，颜色转换部可以包括第一波长转换图案、第二波长转换图案和光透射图案。这里，第一波长转换图案可以包括将从第一发光元件LDs1发射的光改变为第一颜色的光的第一颜色转换粒子(例如，第一量子点)，第二波长转换图案可以包括将从第一发光元件LDs1发射的光改变为第二颜色的光的第二颜色转换粒子(例如，第二量子点)，以及光透射图案可以透射从第一发光元件LDs1发射的光。根据实施方式，与第一波长转换图案重叠的区域可以被理解为第一子像素区域，与第二波长转换图案重叠的区域可以被理解为第二子像素区域，与光透射图案重叠的区域可以被理解为第三子像素区域，并且因此可以显示全色图像。
下文中，参考图8和图9描述像素PXL的详细结构。
图8和图9可以是示出根据实施方式的第三电极ELT3的图。在与图8和图9相关的描述中，基于第三电极ELT3的第3-1电极ELT3-1来描述本公开。在图8和图9中，为了便于描述，省略了第一接触电极CNE1和第二接触电极CNE2。
首先，参考图8描述根据图5的像素PXL的结构。图8是图5的区域EA1的放大视图。
根据实施方式，第一电极ELT1和第二电极ELT2可以间隔开第一距离220。第一距离220可以意指平面图中第一电极ELT1与第二电极ELT2之间的最短距离。第一电极ELT1和第二电极ELT2可以彼此间隔开，并且因此可以提供沿着第一方向DR1间隔开第一距离220的开口。第一距离220可以是约3μm或更大。例如，根据实施方式，第一距离220可以是约3.5μm或更大。
根据实施方式，在平面图中，第3-1电极ELT3-1和第一电极ELT1可以彼此不重叠。第3-1电极ELT3-1和第一电极ELT1可以彼此隔开第二距离222。第二距离222可以意指平面图中第3-1电极ELT3-1与第一电极ELT1之间的最短距离。根据实施方式，第二距离222可以小于第一距离220。
根据实施方式，第3-1电极ELT3-1和第一电极ELT1可以设置在不同的层上。例如，第3-1电极ELT3-1可以设置在像素电路部PCL的最上层(例如，保护层PSV)上，且第一电极ELT1可以设置在设置于该最上层上的绝缘部400上。
根据实施方式，第3-1电极ELT3-1的至少一部分可以与第二电极ELT2重叠。第3-1电极ELT3-1可以包括在平面图中与第二电极ELT2重叠的区域。根据实施方式，在第3-1电极ELT3-1和第二电极ELT2重叠的区域中可以形成有接触表面，并且第3-1电极ELT3-1和第二电极ELT2可以彼此电连接。然而，尽管在附图中未示出，但是根据实施方式，形成有给定的接触孔的绝缘部400可以插置在第二电极ELT2与第3-1电极ELT3-1之间，并且第二电极ELT2和第3-1电极ELT3-1可以通过该给定的接触孔电连接。
根据实施方式，第3-1电极ELT3-1的至少一部分可以不与第二电极ELT2重叠。此时，第3-1电极ELT3-1的不与第二电极ELT2重叠的该至少一部分可以与第一发光元件LDs1重叠。
根据实施方式，在平面图中，第3-1电极ELT3-1的与第二电极ELT2最间隔开的远端部和第二电极ELT2可以沿着第一方向DR1间隔开第三距离224。根据实施方式，第一距离220可以等于第二距离222与第三距离224之和。远端部可以意指包括在第3-1电极ELT3-1中的部分区域，并且可以基于第二电极ELT2的位置来限定。
根据实施方式，第三距离224可以在约1μm至约2.5μm的范围内。例如，第三距离224可以在约1μm至约2.0μm的范围内。
根据实施方式，在平面图中，第3-1电极ELT3-1和第一发光元件LDs1可以彼此重叠。第二电极ELT2可以不设置在第3-1电极ELT3-1与第一发光元件LDs1之间的重叠区域中。
例如，第3-1电极ELT3-1可以包括在平面图中第3-1电极ELT3-1和第一发光元件LDs1重叠的第一区域以及第3-1电极ELT3-1和第二电极ELT2重叠的第二区域。
这里，第一区域和第二区域可以彼此间隔开并且可以彼此不重叠。可以不设置第3-1电极ELT3-1、第二电极ELT2和第一发光元件LDs1全部重叠的区域。根据实施方式，在平面图中，第3-1电极ELT3-1可以与第一发光元件LDs1的第一半导体层SEC1重叠。在平面图中，第3-1电极ELT3-1可以不与第一发光元件LDs1的第二半导体层SEC2重叠。
根据实施方式，在平面图中，第一电极ELT1可以与第一发光元件LDs1的第二半导体层SEC2重叠。在平面图中，第一电极ELT1可以与第一发光元件LDs1的有源层AL的至少一部分重叠。第一电极ELT1可以设置成比第二电极ELT2邻近有源层AL。
根据实施方式，可以发射由于有源层AL中的电子-空穴之间的复合而产生的光，第二半导体层SEC2的高度可以设置成小于第一半导体层SEC1的高度，并且因此可以通过第二半导体层SEC2(例如，第二半导体层SEC2的第二端部EP2)输出大量的光。此时，第二半导体层SEC2和有源层AL中的每个的至少一部分可以与具有反射性的第一电极ELT1重叠，并且因此可以提高发光效率。
这里，如在本文中所理解的第一半导体层SEC1和第二半导体层SEC2的高度可以意指在从第一半导体层SEC1到第二半导体层SEC2的方向上的高度。例如，第一半导体层SEC1和第二半导体层SEC2的高度可以是在图8中沿着第一方向DR1限定的高度。例如，第一半导体层SEC1和第二半导体层SEC2的高度可以由第一发光元件LDs1的长度方向限定。
根据实施方式，第一发光元件LDs1可以布置或设置在用作对准线的第一电极ELT1与第二电极ELT2之间，并且可以基于通过向第一电极ELT1和第二电极ELT2提供电信号而产生的电场而布置或设置。
根据实施方式，在布置或设置第一发光元件LDs1的情况下，第一半导体层SEC1可以面向第二电极ELT2，并且第二半导体层SEC2可以面向第一电极ELT1。
实验性地，在仅在第一电极ELT1与第二电极ELT2之间形成电场的情况下，可能很难较大地提供第一发光元件LDs1与第一电极ELT1和/或第二电极ELT2重叠的区域。
实验性地，在通过缩小第一电极ELT1与第二电极ELT2之间的距离以扩大重叠区域来进行制造的情况下(例如，在期望减小图7的第一距离220的情况下)，在第一电极ELT1与第二电极ELT2之间发生短路缺陷的风险可能增加。
然而，根据实施方式，在对准线(例如，第一电极ELT1和第二电极ELT2)之间形成电场并布置或设置第一发光元件LDs1的情况下，从第二电极ELT2提供的电信号也可以通过第3-1电极ELT3-1输出。因此，用于对准第一发光元件LDs1的电场可以由第一电极ELT1、第二电极ELT2和第3-1电极ELT3-1形成。
例如，可以从第一电极ELT1提供第一电信号，并且从第二电极ELT2提供的第二电信号可以通过第二电极ELT2和第3-1电极ELT3-1来提供。第一电信号和第二电信号可以根本地连接或联接并且被提供为电场，并且因此第一发光元件LDs1可以在给定的方向上对准。此时，第二电信号可以受到沿着第一方向DR1从第二电极ELT2突出的第3-1电极ELT3-1的至少一部分的影响。因此，可以提供通过第3-1电极ELT3-1减小对用于对准第一发光元件LDs1的电场进行限定的电极之间的间隔距离的效果，而不过度减小第一电极ELT1与第二电极ELT2之间的第一距离220。
如上所述，可以是不与第3-1电极ELT3-1重叠的对准线的第一电极ELT1可以设置成比第二电极ELT2邻近第一发光元件LDs1的有源层AL。根据实施方式，由于第一发光元件LDs1基于由第一电极ELT1、第二电极ELT2和第3-1电极ELT3-1限定的电场而布置或设置，所以在平面图中，第一发光元件LDs1可以定位成相比于邻近第二电极ELT2而邻近第一电极ELT1。由于有源层AL设置成相比于邻近第二电极ELT2邻近第一电极ELT1，所以可以进一步提高发光效率。例如，第二半导体层SEC2可以具有比第一半导体层SEC1的高度低的高度，并且从有源层AL发射的光可以具有更大的光量。这里，第一半导体层SEC1和第二半导体层SEC2中的每个的高度可以基于从第一半导体层SEC1到第二半导体层SEC2的方向来限定。
例如，根据实施方式，光可以更多地从其发射的第二半导体层SEC2和有源层AL可以不与第3-1电极ELT3-1重叠，可以设置成邻近第一电极ELT1，并且因此可以进一步提高发光效率。
结果，根据实施方式，提供了具有提高的发光效率的第一发光元件LDs1，可以防止第一电极ELT1与第二电极ELT2之间的短路缺陷，并且因此可以提供具有提高的电可靠性的显示装置。
参考图9描述根据图7的像素PXL的结构。图9是图7的区域EA2的放大视图。简化或省略了与上述实施方式重叠或共有的技术内容，并且描述了区别。
根据实施方式，第一电极ELT1与衬底SUB之间的间隔距离和第二电极ELT2与衬底SUB之间的间隔距离可以不同。例如，第一电极ELT1可以设置在保护层PSV上，第二电极ELT2可以设置在设置于保护层PSV上的第3-1电极ELT3-1上。因此，与第一电极ELT1相比，第二电极ELT2可以进一步与衬底SUB间隔开。
根据实施方式，第一绝缘层INS1可以根据其位置具有不同的厚度。例如，与第一电极ELT1重叠的第一绝缘层INS1可以具有第一厚度332。与第二电极ELT2重叠的第一绝缘层INS1可以具有第二厚度334。第一厚度332可以大于第二厚度334。第一绝缘层INS1的与第3-1电极ELT3-1和第二电极ELT2重叠的至少一部分可以具有比第一绝缘层INS1的与第一电极ELT1重叠的另一部分的厚度薄的厚度，并且因此在布置或设置第一发光元件LDs1的情况下，可以防止接触表面的台阶差。
下文中，参考图10至图16描述根据实施方式的制造显示装置的方法。
图10是示出根据实施方式的制造显示装置的方法的流程图。图11、图12、图14和图16是与根据本公开的实施方式的制造显示装置的方法相关的相应工艺步骤的示意性剖视图。图13和图15是与根据实施方式的制造显示装置的方法相关的相应工艺步骤的示意性平面图。
图11、图12、图14和图16示出了沿着图4的线I-I'截取的截面。图13和图15以平面图的形式示出了在图4的区域EA3中执行的工艺。在与图11至图16相关的描述中，基于第三电极ELT3和发光元件LD来描述本公开。
参考图10，根据实施方式的制造显示装置的方法可以包括提供衬底(S110)、设置第三电极(S120)、设置第一电极和第二电极(S130)、提供墨(S140)、在滑移区域中形成电场(S150)以及去除溶剂(S160)。
参考图10和图11，在提供步骤S110中，可以提供(或准备)衬底SUB，并且可以在衬底SUB上设置像素电路部PCL。衬底SUB可以是以上参考图5描述的衬底SUB。设置在衬底SUB上的像素电路部PCL的个别配置可以通过执行使用掩模的工艺来对导电层(或金属层)、无机材料、有机材料等进行图案化而形成。
参考图10和图11，在设置第三电极(S120)时，可以将第三电极ELT3设置在衬底SUB上。第三电极ELT3可以被图案化在像素电路部PCL的保护层PSV上。在形成第三电极ELT3之后，可以在保护层PSV上设置绝缘部400，并且可以在绝缘部400上形成堤图案BNP。绝缘部400可以不形成在第三电极ELT3上，但不限于此。根据实施方式，堤图案BNP可以形成为不与第三电极ELT3重叠。
参考图10和图12，在设置第一电极和第二电极(S130)时，可以形成第一电极ELT1和第二电极ELT2。可以通过光刻工艺提供第一电极ELT1和第二电极ELT2。第一电极ELT1可以设置成在平面图中不与第三电极ELT3重叠，且第二电极ELT2可以设置成在平面图中与第三电极ELT3重叠。在该步骤中，第二电极ELT2可以电连接到第三电极ELT3。此后，可以形成第一绝缘层INS1以覆盖第一电极ELT1和第二电极ELT2或与第一电极ELT1和第二电极ELT2重叠。
参考图10、图13和图14，在提供墨(S140)时，可以将发光元件LD提供到衬底SUB上。在该步骤中，印刷装置PD可以向要布置或设置发光元件LD的区域提供墨INK。墨INK可以由向外部排出液相流体的印刷装置PD提供(或喷射)。印刷装置PD可以包括向外部输出液相流体的喷嘴部。墨INK可以包括可以由印刷装置PD输出的液体混合物。
根据实施方式，在该步骤中，印刷装置PD可以在相对于要布置或设置发光元件LD的区域沿着第二方向DR2移动的同时提供(或喷射)墨INK。所提供的墨INK中的至少一些可以定位在第一电极ELT1与第二电极ELT2之间。所提供的墨INK中的至少一些可以定位在第一电极ELT1与第三电极ELT3之间。
根据实施方式，墨INK可以包括溶剂SLV和发光元件LD。可以将发光元件LD提供并分散在具有流体特性的溶剂SLV中。溶剂SLV可以意指其中可以分散并布置或设置发光元件LD的、不是固相的材料。
参考图10、图15和图16，在滑移区域中形成电场(S150)时，可以在第一电极ELT1、第二电极ELT2和第三电极ELT3之间形成电场。滑移区域可以意指其中布置或设置发光元件LD的区域。滑移区域可以包括第一电极ELT1与第三电极ELT3之间的区域。
根据实施方式，在该步骤中，通过向第一电极ELT1和第二电极ELT2中的每个施加对准信号，可以在第一电极ELT1与第二电极ELT2之间形成(或提供)对准电场，并且可以通过所形成的对准电场将包括在墨INK中的发光元件LD对准在第一电极ELT1与第二电极ELT2之间。此时，可以在第一电极ELT1与第二电极ELT2之间施加AC信号。AC信号可以是正弦波、三角波、阶梯波等，但不限于给定的示例，并且可以具有各种AC信号类型。
根据实施方式，可以从第一电极ELT1输出第一电信号，并且可以从第二电极ELT2和第三电极ELT3输出与第一电信号不同的第二电信号。此时，可以基于第一电信号和第二电信号来提供用于对准发光元件LD的对准电场。
根据实施方式，第二电极ELT2可以电连接到第三电极ELT3，并且可以在第一电极ELT1与第三电极ELT3之间形成电场。例如，从第二电极ELT2提供的对准信号也可以从第三电极ELT3的远端部输出。因此，可以提供对准信号被提供至其的电极结构因第三电极ELT3的定位而从第二电极ELT2延伸的效果。结果，发光元件LD可以沿着第二方向DR2布置或设置在由第一电极ELT1和第三电极ELT3限定的滑移区域中。
参考图10和图16，在去除溶剂(S160)时，可以去除包括在墨INK中的溶剂SLV。然而，根据实施方式，可以不执行针对溶剂SLV的单独的去除工艺，并且可以通过挥发来去除溶剂SLV。在执行该步骤的情况下，发光元件LD的位置可以稳定地布置或设置并固定在第一绝缘层INS1上。
此后，虽然在附图中没有单独示出，但是可以执行附加的工艺以形成以上参考图5描述的第二绝缘层INS2、第一接触电极CNE1、第二接触电极CNE2、第三绝缘层INS3和第四绝缘层INS4，并且可以制造根据实施方式的显示装置。
以上描述仅是本公开的技术精神和范围的示例，并且本公开所属领域的技术人员将能够在不背离本公开的特征的情况下进行各种修改和变型。因此，以上描述的实施方式可以单独实现或彼此组合实现。
因此，本公开中所公开的实施方式不旨在限制本公开的技术精神和范围，而是旨在描述本公开的技术精神和范围，并且本公开的范围不受这些实施方式的限制。本公开的范围应当由所附权利要求书来解释，并且应当解释为，在等同范围内的所有技术精神和范围都包括在本公开的范围内。

Claims (20)

1.一种显示装置，包括：
第一电极和第二电极，设置在衬底上；
至少一个发光元件，包括：
第一半导体层，包括第一类型的半导体；
第二半导体层，包括与所述第一类型不同的第二类型的半导体；以及
有源层，设置在所述第一半导体层与所述第二半导体层之间；以及
第三电极，设置在所述衬底上并且电连接到所述第二电极，
其中，在平面图中，所述第三电极的至少一部分设置在所述第一电极与所述第二电极之间。
2.根据权利要求1所述的显示装置，其中，所述第二电极和所述第三电极彼此物理接触。
3.根据权利要求1所述的显示装置，其中，
所述第一电极和所述第二电极在第一方向上间隔开，
所述第一电极和所述第三电极在所述第一方向上间隔开，以及
所述第一电极、所述第二电极和所述第三电极在与所述第一方向相交的第二方向上延伸。
4.根据权利要求1所述的显示装置，其中，
所述第一半导体层相比于靠近所述第一电极更靠近所述第二电极，
所述第二半导体层相比于靠近所述第二电极更靠近所述第一电极，以及
在从所述第一半导体层到所述第二半导体层的方向上，所述第一半导体层的高度大于所述第二半导体层的高度。
5.根据权利要求4所述的显示装置，其中，
所述第一半导体层包括N型半导体，以及
所述第二半导体层包括P型半导体。
6.根据权利要求4所述的显示装置，其中，在平面图中，所述第二半导体层与所述第一电极重叠。
7.根据权利要求6所述的显示装置，其中，在平面图中，所述有源层相比于靠近所述第二电极更靠近所述第一电极。
8.根据权利要求1所述的显示装置，其中
在平面图中，所述第一电极不与所述第三电极重叠，以及
在平面图中，所述第二电极与所述第三电极重叠。
9.根据权利要求8所述的显示装置，其中，
所述至少一个发光元件包括在平面图中与所述第一电极重叠的发光元件，
所述第三电极包括在平面图中与所述发光元件重叠的第一区域和与所述第二电极重叠的第二区域，以及
所述第一区域和所述第二区域彼此间隔开。
10.根据权利要求1所述的显示装置，其中，
所述第一电极与所述第二电极间隔开第一距离，
所述第一电极和所述第三电极间隔开第二距离，以及
所述第一电极与所述第二电极的所述第一距离大于所述第一电极与所述第三电极的所述第二距离。
11.根据权利要求10所述的显示装置，其中，
所述第三电极的远端部与所述第二电极间隔开第三距离，
所述第一距离为约3μm或更大，以及
所述第三距离在约1μm至约2.5μm的范围内。
12.根据权利要求1所述的显示装置，还包括：
绝缘部，设置在所述衬底上，所述绝缘部和所述第三电极设置在同一层上。
13.根据权利要求12所述的显示装置，其中，
所述第一电极设置在所述绝缘部上，以及
所述第一电极与所述衬底之间的间隔距离和所述第二电极与所述衬底之间的间隔距离相等。
14.根据权利要求1所述的显示装置，其中，所述第三电极包括反射材料。
15.根据权利要求1所述的显示装置，还包括：
连接图案，设置在所述衬底上，所述连接图案和所述第三电极设置在同一层上。
16.根据权利要求1所述的显示装置，其中，所述第一电极与所述衬底之间的间隔距离小于所述第二电极与所述衬底之间的间隔距离。
17.根据权利要求16所述的显示装置，还包括：
绝缘层，在平面图中与所述第一电极和所述第二电极重叠，
其中，所述绝缘层在平面图中与所述第一电极重叠的区域中具有第一厚度，并且在平面图中与所述第二电极和所述第三电极重叠的区域中具有第二厚度，以及
所述第一厚度大于所述绝缘层的所述第二厚度。
18.一种制造显示装置的方法，所述方法包括：
在衬底上设置第一电极和第二电极；
在所述衬底上设置第三电极；
提供包括溶剂和所述溶剂中的发光元件的墨；以及
在所述第一电极与所述第二电极之间形成电场，
其中，所述发光元件包括：
第一半导体层，包括第一类型的半导体；
第二半导体层，包括与所述第一类型不同的第二类型的半导体；以及
有源层，设置在所述第一半导体层与所述第二半导体层之间，以及
设置所述第一电极和所述第二电极包括：
电连接所述第二电极和所述第三电极；以及
将所述第三电极的至少一部分设置成在平面图中在所述第一电极与所述第二电极之间。
19.根据权利要求18所述的方法，其中，形成所述电场包括：
从所述第一电极输出第一电信号；
从所述第二电极和所述第三电极输出第二电信号；以及
向其中设置有所述发光元件的区域提供对准电场，以及所述对准电场基于所述第一电信号和所述第二电信号。
20.根据权利要求19所述的方法，其中，
所述第三电极包括基于所述第二电极的远端部，以及从所述第三电极的所述远端部提供所述第二电信号的至少一部分。
CN202280049789.2A 2021-07-15 2022-07-11 显示装置及其制造方法 Pending CN117678075A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0093116 2021-07-15
KR1020210093116A KR20230013669A (ko) 2021-07-15 2021-07-15 표시 장치 및 그 제조 방법
PCT/KR2022/010064 WO2023287140A1 (ko) 2021-07-15 2022-07-11 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN117678075A true CN117678075A (zh) 2024-03-08

Family

ID=84892049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280049789.2A Pending CN117678075A (zh) 2021-07-15 2022-07-11 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US20230012528A1 (zh)
KR (1) KR20230013669A (zh)
CN (1) CN117678075A (zh)
WO (1) WO2023287140A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101628345B1 (ko) * 2014-07-08 2016-06-09 피에스아이 주식회사 초소형 led 전극어셈블리의 제조방법
KR102572340B1 (ko) * 2018-08-21 2023-08-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102670809B1 (ko) * 2019-09-05 2024-06-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210075292A (ko) * 2019-12-12 2021-06-23 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210086805A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Also Published As

Publication number Publication date
KR20230013669A (ko) 2023-01-27
WO2023287140A1 (ko) 2023-01-19
US20230012528A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US20230066918A1 (en) Display device and method of manufacturing the same
EP3823049B1 (en) Light emitting apparatus, manufacturing method thereof, and display apparatus provided therewith
US20230122457A1 (en) Display device and method of fabricating the same
US11877478B2 (en) Display device
CN117242576A (zh) 显示装置
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
CN117678075A (zh) 显示装置及其制造方法
CN220383494U (zh) 显示装置
US20220406970A1 (en) Display device and method of manufacturing the same
US20220328726A1 (en) Method of manufacturing display device and display device
CN220856577U (zh) 显示装置
EP4235780A1 (en) Display device and manufacturing method for the same
CN220604305U (zh) 显示装置
EP4246577A1 (en) Display device
US20230207738A1 (en) Display device
US11984548B2 (en) Display device
US20230246139A1 (en) Display device and method for fabricating the same
US20230253412A1 (en) Display device and manufacturing method of the same
US20220115363A1 (en) Display device and method of manufacturing the same
US20230268475A1 (en) Manufacturing method for display device and display device manufactured using the same
EP4227997A1 (en) Display device and method of fabricating the same
CN116613182A (zh) 显示装置及其制造方法
KR20220155474A (ko) 표시 장치 및 그 제조 방법
CN116469992A (zh) 显示装置和制造该显示装置的方法
KR20230008955A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination