CN220604305U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220604305U
CN220604305U CN202321792689.7U CN202321792689U CN220604305U CN 220604305 U CN220604305 U CN 220604305U CN 202321792689 U CN202321792689 U CN 202321792689U CN 220604305 U CN220604305 U CN 220604305U
Authority
CN
China
Prior art keywords
pixel
line
sub
lines
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321792689.7U
Other languages
English (en)
Inventor
朴度昤
金璟陪
张钟雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220604305U publication Critical patent/CN220604305U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示装置。显示装置包括：像素组件，包括扫描线、数据线以及电连接到扫描线和数据线并且限定像素列和像素行的像素；数据驱动器，设置在像素组件的一侧上；以及扫描驱动器，设置在像素组件的一侧上。像素组件包括子扫描线和虚设线。每个扫描线可以通过触点电连接到子扫描线。触点被划分成具有相同布置的触点组。像素组件被划分成与触点组对应的像素块。每个像素块包括由触点组划分的第一区域和第二区域。第一区域比第二区域更靠近扫描驱动器。像素组件还包括与各个子扫描线间隔开的辅助电力线。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年9月14日在韩国知识产权局(KIPO)提交的第10-2022-0115894号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及显示装置以及制造显示装置的方法。
背景技术
近来，随着对信息显示的兴趣增加，已经持续进行对显示装置的研究和开发。
实用新型内容
本公开的各种实施方式涉及具有单侧驱动结构并且包括像素块的显示装置，像素块分别包括具有相同图案的残留区域。
此外，本公开的各种实施方式涉及制造显示装置的方法，其中通过执行多个曝光操作将底部金属层图案化成包括重叠区域。
然而，本公开的目的不限于以上所描述的目的，并且在不背离本公开的精神和范围的情况下，各种修改是可能的。
在本公开的实施方式中，显示装置可以包括：像素组件，包括在第一方向上延伸的扫描线、在第二方向上延伸的数据线以及电连接到扫描线和数据线并且限定像素列和像素行的像素；数据驱动器，设置在像素组件的一侧上并且电连接到数据线；以及扫描驱动器，设置在像素组件的一侧上并且电连接到扫描线。像素组件还可以包括：子扫描线，在第二方向上从扫描驱动器延伸；以及虚设线，在第二方向上延伸。扫描线中的每一个可以通过触点以1：n(其中n是大于1的整数)的比例电连接到子扫描线。触点可以被划分成触点组，触点组中的每一个中的触点共线地布置在相对于第一方向的对角线方向上。像素组件可以被划分成与各个触点组对应的像素块。像素块中的每一个可以包括由触点组中的相应触点组划分的第一区域和第二区域。在像素列中，第一区域可以比第二区域更靠近扫描驱动器。在第二区域中，像素组件还可以包括在第二方向上与子扫描线中的相应子扫描线间隔开的辅助电力线。
在实施方式中，像素组件还可以包括：第一电力线，向像素提供第一电源的电压，并且在第二方向上延伸；以及第二电力线，向像素提供第二电源的电压，并且在第二方向上延伸。第一电力线和第二电力线可以在第一方向上与子扫描线和虚设线间隔开。
在实施方式中，辅助电力线中的相邻的两个辅助电力线可以在第二区域中彼此电连接。
在实施方式中，彼此电连接的两个辅助电力线可以在第二区域中电连接到第一电力线中的与两个辅助电力线相邻的第一电力线。
在实施方式中，彼此电连接的两个辅助电力线可以在第二区域中电连接到第二电力线中的与两个辅助电力线相邻的第二电力线。
在实施方式中，第二区域可以包括具有子扫描线、第一电力线、第二电力线、虚设线、数据线和辅助电力线的相同布置结构的残留区域。残留区域可以布置在第一方向上。
在实施方式中，像素块中的每一个中的残留区域的数量可以是相同的。
在实施方式中，残留区域中的每一个可以包括设置在子扫描线和辅助电力线之间的断开部分。断开部分可以布置在对角线方向上。
在实施方式中，在残留区域中的每一个中，辅助电力线在第二方向上的长度可以在第一方向上减小。
在实施方式中，像素列中的一些像素列在平面图中可以与虚设线重叠，并且像素列中的其余像素列在平面图中可以与子扫描线重叠。
在实施方式中，像素列可以包括第一像素列和第二像素列。第一像素列在平面图中可以与虚设线中的彼此相邻的两个虚设线重叠，并且第二像素列在平面图中可以与子扫描线中的彼此相邻的两个子扫描线重叠。
在实施方式中，扫描线可以包括彼此相邻的第一扫描线和第二扫描线。彼此相邻的两个子扫描线中的一个可以电连接到第一扫描线。彼此相邻的两个子扫描线中的另一个可以电连接到第二扫描线。
在实施方式中，子扫描线、第一电力线、第二电力线、虚设线、数据线和辅助电力线可以设置在相同的层上。
在本公开的实施方式中，制造显示装置的方法可以包括：使用包括彼此相同的残留区域图案的掩模的第一部分图案化设置在衬底上的底部金属层的第一曝光区域；使用掩模的第二部分图案化在平面图中与底部金属层的第一曝光区域的一部分重叠的第二曝光区域；以及使用掩模的第三部分图案化在平面图中与底部金属层的第二曝光区域的一部分重叠的第三曝光区域。图案化第三曝光区域之后的底部金属层可以包括在像素列方向上延伸的数据线、子扫描线、虚设线、第一电力线、第二电力线和辅助电力线。
在实施方式中，该方法还可以包括：在底部金属层上连续地形成栅极层和绝缘层；通过蚀刻绝缘层形成触点；以及在绝缘层上图案化顶部金属层。顶部金属层可以包括扫描线，扫描线中的每一个可以通过触点以1：n(其中n是大于1的整数)的比例电连接到子扫描线，并且可以在像素行方向上延伸。触点可以被划分成触点组，触点组中的每一个中的触点共线地布置在相对于像素行方向的对角线方向上。
在实施方式中，第一曝光区域在像素行方向上的长度和第三曝光区域在像素行方向上的长度中的每一个可以比第二曝光区域在像素行方向上的长度大。
在实施方式中，底部金属层的与残留区域图案对应的残留区域可以包括在子扫描线与辅助电力线之间的断开部分。残留区域中的断开部分可以布置在对角线方向上。
在实施方式中，每个像素列中的子扫描线可以在像素列方向上与辅助电力线间隔开。
在实施方式中，辅助电力线中的相邻的两个辅助电力线可以电连接到第一电力线中的与两个辅助电力线相邻的第一电力线。
在实施方式中，辅助电力线中的相邻的两个辅助电力线可以电连接到第二电力线中的与两个辅助电力线相邻的第二电力线。
在根据本公开的实施方式的具有单侧驱动结构的显示装置以及制造显示装置的方法中，显示装置可以包括残留区域的底部金属层的图案，该残留区域重复地布置在像素块中的每一个的第二区域中。因此，可以减小子扫描线的不必要部分的长度，并且可以减轻扫描信号的IR降。通过断开部分彼此分离的残留线可以作为辅助电力线电连接到第一电力线或第二电力线，从而可以减轻电力电压的IR降，可以降低电力消耗，并且可以改善受诸如亮度偏差的因素影响的图像质量。
可以利用重叠区域执行底部金属层的图案化操作，使得具有相同图案的多个残留区域形成在像素块中的每一个中，由此可以最小化执行曝光操作的次数。因此，可以最小化或防止出现针点。
然而，本公开的效果不限于以上所描述的效果，并且在不背离本公开的精神和范围的情况下，各种修改是可能的。
附图说明
图1是示出根据本公开的实施方式的显示装置的示意图。
图2是示出根据本公开的实施方式的图1的显示装置的示意图。
图3是示出根据本公开的实施方式的图2的像素组件的一部分的示意图。
图4是示出根据本公开的实施方式的包括在图1的显示装置中的发光元件的示意性立体图。
图5是示出根据本公开的实施方式的图4的发光元件的示意性剖视图。
图6是根据本公开的实施方式的包括在图3的像素组件中的子像素的等效电路的示意图。
图7是根据本公开的实施方式的包括在图3的像素组件中的子像素的等效电路的示意图。
图8是示出根据本公开的实施方式的包括在图3的像素组件中的子像素的示意性平面图。
图9是根据本公开的实施方式的沿着图8的线I-I'截取的示意性剖视图。
图10是示出根据本公开的实施方式的图9的像素电路层的示意性剖视图。
图11是示出根据本公开的实施方式的包括在图3的像素组件中的像素的像素电路层的示意图。
图12是根据本公开的实施方式的用于描述图3的像素组件的底部金属层的示意图。
图13是示出根据本公开的实施方式的图12的像素组件的一部分的示意性放大图。
图14是示出根据本公开的实施方式的设置在图13的虚设线区域中的底部金属层的示意性平面图。
图15是示出根据本公开的实施方式的设置在图13的区域AA中的底部金属层的示意性平面图。
图16是示出根据本公开的实施方式的设置在图13的区域BB中的底部金属层的示意性平面图。
图17是示出根据本公开的实施方式的设置在图13的区域BB中的底部金属层的示意性平面图。
图18A、图18B、图19A、图19B、图20A和图20B是根据本公开的实施方式的用于描述制造显示装置的方法的示意图。
具体实施方式
在下文中，将参考附图详细描述本公开的各种实施方式。在不同的附图中，相同的附图标记用于表示相同的组件，并且将省略相同组件的重复描述。
本说明书中所描述的实施方式用于向本领域普通技术人员清楚地解释本公开的范围，并且不旨在限制本公开。应当理解，本公开可以包括在本公开的技术范围内的替换和修改。
附图是为了便于解释本公开，并且出于方便解释的目的，附图中的形状可以被夸大，因此本公开不应限于附图。
在本说明书中，如果众所周知的功能或配置的详细描述将不必要地混淆本公开的要点，则将省略该详细描述。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可以存在居间的元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间的元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，当元件被称为与另一元件“接触(in contact)”或“接触(contacted)”等时，该元件可以与另一元件“电接触”或“物理接触”，或者与另一元件“间接接触”或“直接接触”。
在说明书和权利要求中，出于其含义和解释的目的，短语“…中的至少一个”旨在包括“从…的群组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B或者A和B”。在说明书和权利要求中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B或者A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
除非在本文中另有定义或暗示，否则所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员所通常理解的相同的含义。还将理解，术语，诸如在常用字典中定义的那些术语，应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且除非在本说明书中清楚地定义，否则不应以理想化或过于形式化的含义进行解释。
图1是示出根据本公开的实施方式的显示装置1000的示意图。
参考图1，显示装置1000可以包括像素组件100、扫描驱动器200、数据驱动器300和时序控制器400。
显示装置1000可以被实现为包括多个自发射元件的自发射显示装置。例如，显示装置1000可以是包括有机发光元件的有机发射显示装置、包括无机发光元件的显示装置或者包括由无机材料和有机材料的组合形成的发光元件的显示装置。然而，本公开不限于此，并且显示装置1000可以实现为液晶显示装置、等离子体显示装置、量子点显示装置等。
显示装置1000可以是平坦显示装置、柔性显示装置、曲化显示装置、可折叠显示装置或可弯曲显示装置。显示装置1000可以应用于透明显示装置、头戴式显示装置、可穿戴显示装置等。
像素组件100可以包括连接到扫描线SL和数据线DL的像素PX。根据实施方式的显示装置1000可以是具有其中数据驱动器300和扫描驱动器200两者设置在像素组件100的一侧上的单侧驱动结构的显示装置1000。在实施方式中，为了应用单侧驱动结构，扫描线SL中的每一个的触点CPa、CPb和CPc可以分别连接到第一子扫描线SSLa、第二子扫描线SSLb和第三子扫描线SSLc。
基于设置第一子扫描线SSLa、第二子扫描线SSLb和第三子扫描线SSLc的区域，像素组件100可以划分成第一像素块、第二像素块和第三像素块。例如，第一子扫描线SSLa可以设置在第一像素块中。第二子扫描线SSLb可以设置在第二像素块中。第三子扫描线SSLc可以设置在第三像素块中。
尽管图1示出了扫描线SL中的每一个连接到三个子扫描线SSLa、SSLb和SSLc(即，以1：3的比例)，但是本公开不限于此。例如，扫描线SL可以以1：n(其中n是大于1的整数)的比例连接到子扫描线。例如，扫描线SL可以连接到两个子扫描线或者四个或更多个子扫描线。
扫描线SL可以在第一方向DR1上(例如，在像素行方向或水平方向上)延伸，并且可以连接到相应像素行的像素PX。扫描线SL中的每一个可以限定像素行。
第一子扫描线SSLa可以在第二方向DR2上延伸，并且可以在第一触点CPa处连接到扫描线SL。例如，第二方向DR2可以与像素列方向对应。第一子扫描线SSLa可以将扫描驱动器200电连接到扫描线SL。
在单个子扫描线连接到扫描线SL的情况下，RC负载(RC延迟)偏差可以根据与触点(例如，CPa)的距离而变化。为了减小这种RC负载偏差，扫描线SL可以连接到彼此间隔开的多个子扫描线SSLa、SSLb和SSLc。
第二子扫描线SSLb可以在第二方向DR2上延伸，并且可以在第二触点CPb处连接到扫描线SL。第二子扫描线SSLb可以将扫描驱动器200电连接到扫描线SL。
第三子扫描线SSLc可以在第二方向DR2上延伸，并且可以在第三触点CPc处连接到扫描线SL。第三子扫描线SSLc可以将扫描驱动器200电连接到扫描线SL。
在实施方式中，如图1中所示，第一子扫描线SSLa、第二子扫描线SSLb和第三子扫描线SSLc可以布置成使得其长度在第一方向DR1上逐渐增加。
数据线DL可以基于像素列连接到像素PX。
扫描驱动器200可以从时序控制器400接收时钟信号、扫描开始信号等，并且向扫描线SL提供扫描信号。例如，扫描驱动器200可以向第一子扫描线SSLa依次提供用于向扫描线SL提供扫描信号的第一输出信号。扫描驱动器200可以向第二子扫描线SSLb依次提供用于向扫描线SL提供扫描信号的第二输出信号。扫描驱动器200可以向第三子扫描线SSLc依次提供用于向扫描线SL提供扫描信号的第三输出信号。
第一输出信号至第三输出信号各自可以设置为与待被提供扫描信号的晶体管的类型对应的栅极导通电平(低电压或高电压)。换句话说，第一输出信号至第三输出信号可以生成并提供为扫描信号。
数据驱动器300可以基于从时序控制器400提供的图像数据生成数据信号，并且向数据线DL提供该数据信号。数据驱动器300可以基于像素行向数据线DL施加与数字图像数据对应的模拟数据信号(数据电压)。在实施方式中，数据驱动器300可以包括用于驱动与像素组件100的特定区域对应的数据线DL的多个数据驱动电路。
时序控制器400可以从诸如外部图形装置的图像源接收输入图像数据。时序控制器400可以基于输入图像数据生成与像素组件100的操作条件对应的图像数据，并且向数据驱动器300提供该图像数据。此外，时序控制器400可以生成用于控制扫描驱动器200和数据驱动器300以满足像素组件100的操作条件的控制信号，并且可以分别向扫描驱动器200和数据驱动器300提供该控制信号。
在实施方式中，扫描驱动器200、数据驱动器300和时序控制器400的功能中的至少一些可以集成到单个驱动芯片和/或驱动电路中。驱动芯片和/或驱动电路可以驱动像素组件100的一些区域，并且显示装置1000可以包括多个驱动芯片和/或驱动电路。
图2是示出根据本公开的实施方式的图1的显示装置1000的示意图。
在图2中，为了便于解释，将省略数据驱动器300、时序控制器400、像素PX和各种信号线的图示。
参考图1和图2，根据触点CPa、CPb和CPc以及子扫描线SSL的排布，像素组件100可以划分成第一像素块BL1、第二像素块BL2和第三像素块BL3。
第一子扫描线SSLa可以设置在第一像素块BL1中。第一像素块BL1的第一触点CPa可以布置在相对于第一方向DR1的对角线方向上。例如，如图2中所示，第一像素块BL1的第一触点CPa的布置可以形成相对于第一方向DR1呈对角线的形式的第一触点组CG1。
第二子扫描线SSLb可以设置在第二像素块BL2中。第二像素块BL2的第二触点CPb可以布置在相对于第一方向DR1的对角线方向上。例如，如图2中所示，第二像素块BL2的第二触点CPb的布置可以形成相对于第一方向DR1呈对角线的形式的第二触点组CG2。
第三子扫描线SSLc可以设置在第三像素块BL3中。第三像素块BL3的第三触点CPc的布置可以形成相对于第一方向DR1呈对角线的形式的第三触点组CG3。
第一触点组CG1、第二触点组CG2和第三触点组CG3的布置可以基本上相同。例如，具有基本上相同的布置的第一触点组CG1、第二触点组CG2和第三触点组CG3可以通过使用相同的掩模蚀刻绝缘层(或多个绝缘层)来形成。
然而，前述内容是示例性的，并且第一触点组CG1、第二触点组CG2和第三触点组CG3的布置不限于此，并且可以根据显示装置1000的形状等以各种方式改变。
像素块BL中的每一个可以基于相应的触点组CG划分成第一区域A1和第二区域A2。在相同的像素列上，第一区域A1可以比第二区域A2更靠近扫描驱动器200。
子扫描线SSL可以分别实质上向包括在触点组CG中的相应触点CPa、CPb和CPc传输扫描信号，并且扫描信号可以通过触点CPa、CPb和CPc提供到相应扫描线SL。子扫描线SSL的与第一区域A1对应的部分对于提供扫描信号可以是必要的。因此，第一区域A1可以被认为是用于提供扫描信号的有效区域。
然而，子扫描线SSL的穿过触点组CG并且设置在第二区域A2中的其它部分可以是对于提供扫描信号基本上不必要的剩余部分。第二区域A2可以是子扫描线SSL的功能无用的区域。
这样，第一像素块BL1可以包括第一区域A1-1和第二区域A2-1。同样，第二像素块BL2可以包括第一区域A1-2和第二区域A2-2，并且第三像素块BL3可以包括第一区域A1-3和第二区域A2-3。
在实施方式中，扫描驱动器200可以包括多个扫描驱动电路GIC1至GIC24(或栅极驱动电路)。
扫描驱动电路GIC1至GIC24可以设置在像素组件100的一侧上。扫描驱动电路GIC1至GIC24中的每一个可以驱动子扫描线SSL中的一些。
例如，第五扫描驱动电路GIC5可以连接到第一像素块BL1的第一子扫描线SSLa中的一些。第五扫描驱动电路GIC5可以向一些相关联的第一子扫描线SSLa提供扫描信号。
第十三扫描驱动电路GIC13可以连接到第二像素块BL2的第二子扫描线SSLb中的一些。第十三扫描驱动电路GIC13可以向一些相关联的第二子扫描线SSLb提供扫描信号。
第二十一扫描驱动电路GIC21可以连接到第三像素块BL3的第三子扫描线SSLc中的一些。第二十一扫描驱动电路GIC21可以向一些相关联的第三子扫描线SSLc提供扫描信号。
例如，在像素组件100包括4320个像素行的情况下，像素块BL中的每一个可以包括4320个子扫描线SSL。扫描驱动电路GIC1至GIC24中的每一个可以连接到540个子扫描线SSL，并且两个子扫描线SSL可以设置在每个像素列上。扫描驱动电路GIC1至GIC24中的每一个可以连接到与270个像素列重叠的子扫描线SSL。
然而，因为像素组件100的水平分辨率(例如，像素列的数量)和竖直分辨率(例如，像素行的数量)是不同的，所以子扫描线SSL可以不设置在像素块BL的一些像素列上(或者可以不与像素块BL的一些像素列重叠)。例如，在具有8K分辨率的像素组件100的情况下，像素组件100可以具有4320个像素行和7680个像素列。像素块BL中的每一个可以包括2560个像素列。
根据子扫描线SSL的前述布置规则，子扫描线SSL可以不穿过像素块BL中的每一个中的400个像素列(即，2560-270×8＝400)(换句话说，子扫描线SSL可以不与400个像素列重叠)，并且由于像素列之间的布线图案的差异，可以引起像素列之间的寄生电容的差异、亮度的差异等。
为了克服前述问题，具有与子扫描线SSL的图案类似的图案的虚设线(由图3中的DML表示)可以设置在不与子扫描线SSL重叠的像素列上。例如，虚设线的组可以以规则的间隔布置。
图3是示出根据本公开的实施方式的图2的像素组件100的一部分的示意图。
参考图1、图2和图3，像素组件100可以包括像素PX、扫描线SL、数据线DL、子扫描线SSL和虚设线DML。例如，图3是示意性地示出第一像素块BL1的一部分的图。术语“第1”、“第一”等用于将图3中所示的组件的相对位置/排布彼此区分开，并且不限于像素组件100中的相应组件的绝对位置。
在实施方式中，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射不同颜色的光。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3各自可以发射红光、绿光和蓝光中的一种。
像素PX在第一方向DR1上的布置可以被认为是像素行，并且像素PX在第二方向DR2上的布置可以被认为是像素列。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以连接到不同的数据线DL。例如，在图3中的第一像素列中，第一子像素SPX1可以连接到第一数据线DL1，第二子像素SPX2可以连接到第二数据线DL2，并且第三子像素SPX3可以连接到第三数据线DL3。同样，在第二像素列中，像素PX的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别连接到第四数据线DL4、第五数据线DL5和第六数据线DL6。在第三像素列中，像素PX的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别连接到第七数据线DL7、第八数据线DL8和第九数据线DL9。
第一扫描线SL1可以公共连接到第一像素行的像素PX。第一扫描线SL1可以连接到第一像素行的像素PX的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个。同样，第二扫描线SL2、第三扫描线SL3和第四扫描线SL4可以分别连接到第二像素行、第三像素行和第四像素行的像素PX。
在实施方式中，第一子扫描线SSL1和第二子扫描线SSL2可以与第一像素列对应地在第二方向DR2上延伸。尽管图3示出了信号线和像素PX之间的连接关系，但是第一子扫描线SSL1和第二子扫描线SSL2可以与第一像素列重叠。
第一子扫描线SSL1可以通过第一触点CP1连接到第四扫描线SL4。第二子扫描线SSL2可以通过第二触点CP2连接到第三扫描线SL3。
在实施方式中，第三子扫描线SSL3和第四子扫描线SSL4可以与第二像素列对应地在第二方向DR2上延伸。例如，第三子扫描线SSL3和第四子扫描线SSL4可以与第二像素列重叠。
第三子扫描线SSL3可以通过第三触点CP3连接到第二扫描线SL2。第四子扫描线SSL4可以通过第四触点CP4连接到第一扫描线SL1。
在实施方式中，第一虚设线DML1和第二虚设线DML2可以与第三像素列对应地在第二方向DR2上延伸。例如，第一虚设线DML1和第二虚设线DML2可以与第三像素列重叠。虚设线DML可以是在像素组件100中浮置的图案。由于虚设线DML的排布，第一像素列至第三像素列的平面布局可以彼此类似。
图4是示出根据本公开的实施方式的包括在图1的显示装置1000中的发光元件LD的示意性立体图。图5是示出根据本公开的实施方式的图4的发光元件LD的示意性剖视图。
参考图1、图3、图4和图5，包括在子像素SPX1、SPX2和SPX3中的每一个中的发光元件LD可以包括第一半导体层11、有源层12和第二半导体层13。在实施方式中，发光元件LD可以包括电极层14。
发光元件LD可以具有各种形状。例如，发光元件LD可以具有在一方向上延伸的柱形状。发光元件LD可以包括第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以设置成与发光元件LD的第一端EP1相邻。第一半导体层11和第二半导体层13中的另一个可以设置成与发光元件LD的第二端EP2相邻。例如，第一半导体层11可以设置成与发光元件LD的第一端EP1相邻，并且第二半导体层13可以设置成与发光元件LD的第二端EP2相邻。
在实施方式中，发光元件LD可以是通过蚀刻等制造成柱的形式的发光元件。在本说明书中，术语“柱型”可以是杆状形状和棒状形状，诸如具有大于1的纵横比的圆柱形形状和棱柱形形状，但是其截面形状不受限制。
发光元件LD可以具有与从纳米级至微米级的范围对应的小尺寸。例如，发光元件LD可以具有在从纳米级至微米级的范围内的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用具有发光元件LD的发光器件作为光源的各种装置(例如，显示装置1000)的设计条件而以各种方式改变。
第一半导体层11可以是第一导电半导体层。例如，第一半导体层11可以包括p型半导体层。
有源层12可以设置在第一半导体层11和第二半导体层13之间。有源层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构或量子线结构，但是本公开不限于此。有源层12可以包括GaN、InGaN、InAlGaN、AlGaN或AlN，或者各种其它材料可以包括在有源层12中。
如果等于或大于阈值电压的电压施加在发光元件LD的相对端之间，则发光元件LD可以通过有源层12中的电子-空穴对的复合来发射光。
第二半导体层13可以设置在有源层12上并且包括与第一半导体层11的类型不同的类型的半导体层。
电极层14可以设置在发光元件LD的第一端EP1和/或第二端EP2上。尽管图5示出了电极层14形成在第一半导体层11上的情况，但是本公开不限于此。例如，单独的电极层还可以设置在第二半导体层13上。
电极层14可以包括透明金属或透明金属氧化物。例如，电极层14可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)和锌锡氧化物(ZTO)中的至少一种，但是本公开不限于此。这样，在电极层14由透明金属或透明金属氧化物形成的情况下，从发光元件LD的有源层12生成的光可以通过电极层14发射出发光元件LD。
绝缘层INF可以设置在发光元件LD的表面上。绝缘层INF可以直接设置在第一半导体层11的表面、有源层12的表面、第二半导体层13的表面和/或电极层14的表面上。绝缘层INF可以暴露第一端EP1和第二端EP2。在实施方式中，绝缘层INF可以暴露设置成与发光元件LD的第一端EP1和第二端EP2相邻的电极层14和/或第二半导体层13的侧壁。
绝缘层INF可以防止有源层12通过接触除了第一半导体层11和第二半导体层13之外的导电材料而引起的短路。此外，绝缘层INF可以最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命和发射效率。
绝缘层INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。在实施方式中，绝缘层INF可以被省略。
图6是根据本公开的实施方式的包括在图3的像素组件100中的子像素SPX的等效电路的示意图。
参考图3、图4、图5和图6，子像素SPX可以包括像素电路PXC和发光元件LD。
发光元件LD可以是参考图4和图5所描述的发光元件LD。然而，前述内容仅出于说明的目的，并且发光元件LD不限于此。例如，发光元件LD可以是有机发光二极管。
第一电源VDD的电压可以提供到第一电力线PL1。第二电源VSS的电压可以提供到第二电力线PL2。第一电源VDD和第二电源VSS可以具有不同的电势。在子像素SPX的发射周期期间，第一电源VDD和第二电源VSS之间的电势差可以设定成等于或大于发光元件LD的阈值电压的值。
像素电路PXC可以连接到扫描线SLi(其中i是正整数)和数据线DLj(其中j是正整数)。像素电路PXC也可以连接到第三电力线PL3。
在实施方式中，像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是配置成控制待施加到发光元件LD的驱动电流的驱动晶体管。第一晶体管T1可以连接在第一电力线PL1和发光元件LD之间。例如，第一晶体管T1的第一电极可以连接到第一电力线PL1，并且第一晶体管T1的第二电极可以连接到第二节点N2。第一晶体管T1的栅电极可以连接到第一节点N1。
第一晶体管T1可以响应于施加到第一节点N1的电压来控制待施加到发光元件LD的驱动电流量。
第二晶体管T2可以是配置成响应于扫描信号选择子像素SPX并激活子像素SPX的开关晶体管。第二晶体管T2可以连接在第j数据线DLj和第一节点N1之间。第二晶体管T2的栅电极可以连接到第i扫描线SLi。
第二晶体管T2可以由提供到第i扫描线SLi的扫描信号导通，并且可以向第一晶体管T1的栅电极传输数据信号。
第三晶体管T3可以连接在第三电力线PL3和第一晶体管T1的第二电极(例如，第二节点N2)之间。在实施方式中，第三晶体管T3的栅电极可以连接到第i扫描线SLi。
第三电力线PL3可以提供第三电源Vint(例如，初始化电源)的电压。例如，第三电力线PL3可以公共连接到多个子像素SPX。第三电源Vint的电压可以与第一电源VDD的电压和第二电源VSS的电压不同。
在第三晶体管T3导通的情况下，第三电源Vint的电压可以提供到第二节点N2。因为第三电源Vint的电压在数据信号提供到子像素SPX的情况下提供到第二节点N2，所以与数据信号和第三电源Vint的电压之间的差对应的电压可以存储在存储电容器Cst中。因此，可以可靠地驱动子像素SPX。
存储电容器Cst可以连接在第一节点N1和第二节点N2之间。存储电容器Cst可以充入与提供到第一节点N1的数据信号对应的电压。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
尽管图6示出了包括在像素电路PXC中的第一晶体管T1、第二晶体管T2和第三晶体管T3中的全部由N型晶体管形成的实施方式，但是本公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以改变成P型晶体管。此外，像素电路PXC的结构可以改变成各种其它结构。
图7是根据本公开的实施方式的包括在图3的像素组件100中的子像素SPX的等效电路的示意图。
在图7的描述中，相同的附图标记将被用于表示与参考图6所描述的组件相同或类似的组件，并且将省略其冗余解释。除了发射组件EMU的配置之外，图7的子像素SPX可以与图6的子像素SPX的结构基本上相同或类似。
参考图3、图4、图5和图7，子像素SPX可以包括像素电路PXC和发射组件EMU。
在实施方式中，发射组件EMU可以包括在第一电力线PL1和第二电力线PL2之间彼此并联连接的发光元件LD。发光元件LD中的每一个可以连接到第一像素电极PE1和第二像素电极PE2。在相同的方向上(例如，在正向方向上)并联连接在第一像素电极PE1和第二像素电极PE2之间的发光元件LD中的每一个可以是有效光源。
在实施方式中，发射组件EMU还可以包括至少一个无效光源(例如，反向发光元件LDr)。反向发光元件LDr可以在与发光元件LD相反的方向上连接在第一像素电极PE1和第二像素电极PE2之间。电流可以基本上不流过反向发光元件LDr。
在实施方式中，发射组件EMU可以具有其中图7中所示的发射组件EMU彼此串联连接的串联/并联组合结构，并且与具有其中发光元件LD仅彼此并联连接的结构的发射组件EMU的驱动电流相比，驱动电流可以减小。
图8是示出根据本公开的实施方式的包括在图3的像素组件100中的子像素SPX的示意性平面图。
参考图1、图2、图3、图4、图7和图8，子像素SPX(或像素区域)可以包括发射区域EMA和非发射区域NEA。子像素SPX可以包括第一对准电极ALE1、第二对准电极ALE2、发光元件LD、第一像素电极PE1和第二像素电极PE2。
发光元件LD可以不设置在非发射区域NEA中。非发射区域NEA的一部分在平面图中可以与堤BNK重叠。例如，堤BNK可以限定发射区域EMA和非发射区域NEA。堤BNK在平面图中可以与非发射区域NEA重叠。例如，在将发光元件LD提供到子像素SPX的工艺期间，堤BNK可以用作用于限定发光元件LD待提供到其的发射区域EMA的像素限定层或坝结构。
例如，堤BNK可以围绕发射区域EMA的至少一部分。
对准电极ALE可以是用于对准发光元件LD的电极。对准电极ALE可以包括第一对准电极ALE1和第二对准电极ALE2。
对准电极ALE中的每一个可以具有单层结构或多层结构。例如，对准电极ALE可以包括包含反射导电材料的至少一个反射电极层，并且还可以选择性地包括至少一个透明电极层和/或导电封盖层。在实施方式中，对准电极ALE可以包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)以及其合金中的至少一种。
发光元件LD可以设置在对准电极ALE上。在实施方式中，发光元件LD可以设置在第一对准电极ALE1和第二对准电极ALE2之间。发光元件LD可以在第一对准电极ALE1和第二对准电极ALE2之间对准。
发光元件LD可以以各种方式对准。例如，图4示出了其中发光元件LD在第一对准电极ALE1和第二对准电极ALE2之间并联对准的实施方式。然而，本公开不限于此，并且发光元件LD可以以串联或串联/并联组合结构对准，并且彼此串联和/或并联连接的发光元件LD的数量不限于特定数量。
第一对准电极ALE1和第二对准电极ALE2可以彼此间隔开。例如，第一对准电极ALE1和第二对准电极ALE2可以在发射区域EMA中在第一方向DR1上彼此间隔开，并且各自可以在第二方向DR2上延伸。
在对准发光元件LD的工艺期间，第一对准电极ALE1和第二对准电极ALE2可以分别被供应(或提供)第一对准信号和第二对准信号。例如，包括发光元件LD的墨水可以被供应(或提供)到由堤BNK限定的发射区域EMA。第一对准信号可以提供到第一对准电极ALE1。第二对准信号可以提供到第二对准电极ALE2。发光元件LD可以通过由第一对准信号和第二对准信号形成的电场来对准。
在实施方式中，第一对准电极ALE1可以通过第一接触孔CNT1电连接到第一晶体管T1。
在实施方式中，第二对准电极ALE2可以通过第二接触孔CNT2电连接到电力线(例如，图6的第二电力线PL2)。
第一接触孔CNT1和第二接触孔CNT2的位置不限于图8中所示的位置，并且可以以各种方式适当改变。
发光元件LD中的每一个的第一端EP1可以设置成与第一对准电极ALE1相邻，并且发光元件LD的第二端EP2可以设置成与第二对准电极ALE2相邻。
在实施方式中，发光元件LD的相应的第一端EP1可以通过第一像素电极PE1电连接到第一对准电极ALE1。在实施方式中，发光元件LD的相应的第一端EP1可以直接连接到第一对准电极ALE1。
在实施方式中，发光元件LD的相应的第一端EP1可以仅电连接到第一像素电极PE1，而不连接到第一对准电极ALE1，并且第一像素电极PE1可以通过接触孔连接到设置在其下方的第一晶体管T1而不接触第一对准电极ALE1。
同样，发光元件LD的相应的第二端EP2可以通过第二像素电极PE2电连接到第二对准电极ALE2和第二电力线PL2。在实施方式中，发光元件LD的相应的第二端EP2可以直接连接到第二对准电极ALE2。
在实施方式中，发光元件LD的相应的第二端EP2可以仅电连接到第二像素电极PE2，而不连接到第二对准电极ALE2。
第一像素电极PE1可以设置在发光元件LD的第一端EP1上，使得第一像素电极PE1电连接到第一端EP1。在实施方式中，第一像素电极PE1可以设置在第一对准电极ALE1上并且电连接到第一对准电极ALE1。
第二像素电极PE2可以设置在发光元件LD的第二端EP2上，使得第二像素电极PE2电连接到第二端EP2。在实施方式中，第二像素电极PE2可以设置在第二对准电极ALE2上并且电连接到第二对准电极ALE2。
图9是根据本公开的实施方式的沿着图8的线I-I'截取的示意性剖视图。
参考图7、图8和图9，子像素SPX可以包括衬底SUB、像素电路层PCL、显示元件层DPL和滤色器层CFL。在实施方式中，子像素SPX可以包括在显示元件层DPL和滤色器层CFL之间的光学层。
衬底SUB可以形成显示装置1000的基础衬底。衬底SUB可以是刚性衬底或刚性膜或者柔性衬底或柔性膜。衬底SUB可以包括透明绝缘材料以允许光透射。
像素电路层PCL可以设置在衬底SUB上。像素电路层PCL可以包括参考图6所描述的像素电路PXC。显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括第一绝缘图案INP1、第二绝缘图案INP2、第一对准电极ALE1、第二对准电极ALE2、堤BNK、发光元件LD、第一像素电极PE1、第二像素电极PE2、第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3以及第四绝缘层INS4。
第一绝缘图案INP1和第二绝缘图案INP2可以设置在像素电路层PCL的通孔层(图10的VIA)上。第一绝缘图案INP1和第二绝缘图案INP2可以在衬底SUB的厚度方向上(例如，在第三方向DR3上)突出。第一绝缘图案INP1和第二绝缘图案INP2各自可以包括有机材料和/或无机材料。
发光元件LD可以设置在第一绝缘图案INP1和第二绝缘图案INP2之间。例如，第一绝缘图案INP1和第二绝缘图案INP2可以限定其中容纳和布置发光元件LD的空间。
在实施方式中，第一对准电极ALE1的至少一部分可以设置在第一绝缘图案INP1上，并且第二对准电极ALE2的至少一部分可以设置在第二绝缘图案INP2上，使得各自可以用作反射分隔壁。
在实施方式中，第一对准电极ALE1可以通过第一像素电极PE1电连接到发光元件LD的第一端EP1。第二对准电极ALE2可以通过第二像素电极PE2电连接到发光元件LD的第二端EP2。然而，本公开不限于此。第一对准电极ALE1和第二对准电极ALE2中的至少一个可以与发光元件LD电绝缘。
第一对准电极ALE1和第二对准电极ALE2可以包括导电材料。
第一绝缘层INS1可以设置在像素电路层PCL的通孔层(图10的VIA)上。第一绝缘层INS1可以覆盖第一对准电极ALE1和第二对准电极ALE2。第一绝缘层INS1可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种。
堤BNK可以设置在第一绝缘层INS1上。堤BNK可以在衬底SUB的厚度方向上突出。堤BNK可以具有围绕发射区域EMA的形状。在实施方式中，堤BNK可以包括有机材料和/或无机材料。堤BNK可以与非发射区域NEA对应。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD在平面图中可以与第一对准电极ALE1的一部分和第二对准电极ALE2的一部分重叠。
第二绝缘层INS2可以设置在发光元件LD上。第二绝缘层INS2可以覆盖发光元件LD的有源层(图5的12)。此外，第二绝缘层INS2可以防止相邻的电极(例如，第一像素电极PE1和第二像素电极PE2)彼此短路。第二绝缘层INS2可以包括有机材料或无机材料。
第一像素电极PE1可以接触发光元件LD的第一端EP1，并且可以设置在第一绝缘层INS1上。第一像素电极PE1可以是电连接到第一晶体管T1的阳极电极。
第三绝缘层INS3可以设置在第一像素电极PE1上。第三绝缘层INS3可以防止第一像素电极PE1和第二像素电极PE2彼此短路。第三绝缘层INS3可以包括无机绝缘材料。
第二像素电极PE2可以接触发光元件LD的第二端EP2，并且可以设置在第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3上。第二像素电极PE2可以是电连接到第二电力线PL2的阴极电极。
如图9中所示，第一像素电极PE1和第二像素电极PE2可以通过不同的工艺设置在不同的层上。然而，本公开不限于此，并且第一像素电极PE1和第二像素电极PE2可以通过相同的工艺由相同的材料形成。
第一像素电极PE1和第二像素电极PE2可以包括导电材料。
第四绝缘层INS4可以设置在第三绝缘层INS3上，并且可以覆盖第一像素电极PE1和第二像素电极PE2。在实施方式中，第四绝缘层INS4可以整体地形成在发射区域EMA和非发射区域NEA的整体中，并且第四绝缘层INS4可以在堤BNK之上延伸。
第四绝缘层INS4可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种。
颜色转换层CCL可以在发射区域EMA中设置在第四绝缘层INS4上。颜色转换层CCL可以改变从发光元件LD提供的光的波长，或者允许光从其穿过。在实施方式中，发光元件LD可以发射蓝光。
例如，在子像素SPX是红色像素的情况下，颜色转换层CCL可以包括第一颜色转换颗粒QD1。第一颜色转换颗粒QD1可以将蓝光转换成红光。
在子像素SPX是绿色像素的情况下，颜色转换层CCL可以包括第二颜色转换颗粒QD2。第二颜色转换颗粒QD2可以将蓝光转换成绿光。
在子像素SPX是蓝色像素的情况下，颜色转换层CCL可以包括光散射颗粒SCT，并且可以用作光散射层。在实施方式中，在子像素SPX是蓝色像素的情况下，可以设置透明聚合物层来代替颜色转换层CCL。
在实施方式中，虚设图案DP可以在非发射区域NEA中设置在堤BNK上。在实施方式中，虚设图案DP可以在非发射区域NEA中直接设置在堤BNK上的第四绝缘层INS4上。然而，本公开不限于此，并且虚设图案DP可以在从其去除第四绝缘层INS4的非发射区域NEA中直接设置在堤BNK上。
虚设图案DP可以包括无机绝缘材料或具有光阻挡性质的阻挡材料/反射材料。虚设图案DP可以防止其中光(或光线)在子像素SPX和相邻的子像素SPX之间泄漏的光泄漏缺陷。
封盖层CPL可以设置在颜色转换层CCL和虚设图案DP上。在实施方式中，封盖层CPL可以设置在显示区域的整个表面(或整体)上，并且直接设置在虚设图案DP和颜色转换层CCL上。封盖层CPL可以是包括无机材料的无机层(或无机绝缘层)。封盖层CPL可以覆盖颜色转换层CCL，并且因此保护颜色转换层CCL。
在实施方式中，虚设堤D_BNK可以在非发射区域NEA中设置在封盖层CPL上。例如，虚设堤D_BNK的上表面可以具有与封盖层CPL或颜色转换层CCL的高度类似的高度。
虚设堤D_BNK可以包括至少一种光阻挡材料和/或反射材料，并且允许从发光元件LD发射的光在显示装置1000的图像显示方向(或第三方向DR3)上更可靠地行进，从而增强发光元件LD的光输出效率。
在实施方式中，虚设堤D_BNK可以被省略，并且相应部分可以由作为平坦化层的有机层OL填充。
有机层OL可以设置在封盖层CPL和虚设堤D_BNK上。有机层OL可以减缓由设置在其下方的组件形成的台阶差，并且因此在其顶部上提供平坦化表面。例如，有机层OL可以用作平坦化层。有机层OL可以是公共设置在显示区域中的公共层，但是本公开不限于此。
滤色器层CFL可以设置在有机层OL上。滤色器层CFL可以包括滤色器CF，滤色器CF包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
滤色器CF可以各自允许特定颜色的光选择性地从其穿过。根据子像素SPX的发射颜色，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器。在实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以在非发射区域NEA的至少一部分中彼此重叠并且彼此堆叠。因此，非发射区域NEA中的滤色器CF的堆叠结构可以具有光阻挡功能，并且用于改善显示质量。
图10是示出根据本公开的实施方式的图9的像素电路层PCL的示意性剖视图。
参考图7、图8、图9和图10，像素电路层PCL可以包括底部金属层BML、缓冲层BFL、第一晶体管T1、栅极绝缘层GI、层间绝缘层ILD、钝化层PSV和通孔层VIA。为了便于解释，图10仅示出了电路元件中的第一晶体管T1。
底部金属层BML可以设置在衬底SUB上。底部金属层BML可以被图案化为各种信号线的部分。在实施方式中，底部金属层BML的一部分可以与第一晶体管T1重叠。
缓冲层BFL可以设置在衬底SUB上。缓冲层BFL可以覆盖底部金属层BML。缓冲层BFL可以防止杂质从外部扩散。缓冲层BFL可以包括无机绝缘材料。
第一晶体管T1可以电连接到发光元件LD。第一晶体管T1可以包括有源图案AT、第一晶体管电极TE1、第二晶体管电极TE2和栅电极GE。
有源图案AT可以由半导体图案层形成。有源图案AT可以设置在缓冲层BFL上。有源图案AT可以包括多晶硅、低温多晶硅(LTPS)、非晶硅和氧化物半导体中的至少一种。
有源图案AT可以包括接触第一晶体管电极TE1的第一接触区域和接触第二晶体管电极TE2的第二接触区域。第一接触区域和第二接触区域中的每一个可以是掺杂有杂质的半导体图案。第一接触区域和第二接触区域之间的区域可以是沟道区域。沟道区域可以是未掺杂杂质的本征半导体图案。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与有源图案AT的沟道区域的位置对应。
栅极绝缘层GI可以设置在有源图案AT上。栅极绝缘层GI可以包括无机材料。
层间绝缘层ILD可以设置在栅电极GE上。层间绝缘层ILD可以包括无机绝缘材料。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在层间绝缘层ILD上。第一晶体管电极TE1可以通过穿过栅极绝缘层GI和层间绝缘层ILD的接触孔接触有源图案AT的第一接触区域。第二晶体管电极TE2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的接触孔接触有源图案AT的第二接触区域。例如，第一晶体管电极TE1和第二晶体管电极TE2中的每一个可以分别是漏电极或源电极。
在实施方式中，第二晶体管电极TE2可以通过桥接图案、接触孔等电连接到显示元件层DPL的第一像素电极PE1。
钝化层PSV可以设置在层间绝缘层ILD上。钝化层PSV可以包括有机材料和/或无机材料。钝化层PSV可以防止杂质扩散。
通孔层VIA可以设置在钝化层PSV上。通孔层VIA可以设置成有机绝缘层、无机绝缘层或包括设置在无机绝缘层上的有机绝缘层的结构的形式。无机绝缘层可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘层可以包括例如聚丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
显示元件层DPL可以设置在通孔层VIA上。
图11是示出根据本公开的实施方式的包括在图3的像素组件100中的像素PX的像素电路层PCL的示意性布局图。
参考图3、图7、图10和图11，子像素SPX的像素电路层PCL可以包括像素电路PXC、扫描线SL1(或第一扫描线)、数据线DL、第一电力线PL1、第二电力线PL2、第三电力线PL3和子扫描线SSL。
像素电路PXC、扫描线SL1(或第一扫描线)、数据线DL、第一电力线PL1、第二电力线PL2、第三电力线PL3和子扫描线SSL可以由设置在不同的层中的底部金属层BML、半导体图案层SCL、栅极层GML或顶部金属层SDL形成。
第一接触孔CH1可以将顶部金属层SDL电连接到与顶部金属层SDL重叠的底部金属层BML、半导体图案层SCL和栅极层GML中的至少一个。例如，第一接触孔CH1中的全部可以连接到顶部金属层SDL。在图11中，第一接触孔CH1由相对小的X标记表示。
第二接触孔CH2可以将顶部金属层SDL电连接到显示元件层DPL的与顶部金属层SDL重叠的对准电极ALE(例如，第二对准电极ALE2(参见图8和图9))。例如，第二接触孔CH2中的每一个可以形成为在对准发光元件LD的工艺期间通过第一水平电力线H_PL1向相应的对准电极ALE提供用于对准的信号。
第三接触孔CH3可以分别将栅极层GML的从第一晶体管T1(例如，第一晶体管T1的第一晶体管电极TE1)延伸的桥接电极(例如，第一桥接电极BRE1、第二桥接电极BRE2和第三桥接电极BRE3)与显示元件层DPL的与桥接电极重叠的第一像素电极PE1(参考图9)电连接。在图11中，第三接触孔CH3由比第一接触孔CH1的X标记大的X标记表示。
第四接触孔CH4可以将电连接到第二电力线PL2的第四桥接电极BRE4电连接到显示元件层DPL的与第四桥接电极BRE4重叠的第二像素电极PE2(参考图9)。第四桥接电极BRE4可以包括在栅极层GML中。
像素电路PXC可以划分成第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3。第一像素电路PXC1和第二像素电路PXC2可以基于在第一方向DR1上延伸的虚线彼此对称。第二像素电路PXC2和第三像素电路PXC3可以具有基本上相同的结构。因此，将基于第三像素电路PXC3来描述第一像素电路PXC1至第三像素电路PXC3的共同配置，并且将省略其冗余解释。
底部金属层BML可以包括第一竖直电力线V_PL1、第二电力线PL2、第三电力线PL3、第一电容器电极CE1、数据线DL和子扫描线SSL。
第一竖直电力线V_PL1、第二电力线PL2、第三电力线PL3、第一电容器电极CE1、数据线DL和子扫描线SSL可以彼此间隔开，并且可以在第二方向DR2上延伸。例如，第三电力线PL3、第一数据线DL1、第二数据线DL2、第三数据线DL3、第二电力线PL2、第一子扫描线SSL1和第二子扫描线SSL2可以连续布置在第一方向DR1上。相邻像素列的第一竖直电力线V_PL1可以设置在第二子扫描线SSL2的一侧上。
第一竖直电力线V_PL1可以通过第一接触孔CH1连接到第一水平电力线H_PL1。第一电力线PL1可以包括第一竖直电力线V_PL1和第一水平电力线H_PL1。
第一数据线DL1可以连接到第一像素电路PXC1的第二晶体管T2。第二数据线DL2可以连接到第二像素电路PXC2的第二晶体管T2。第三数据线DL3可以连接到第三像素电路PXC3的第二晶体管T2。
第三电力线PL3可以通过第一接触孔CH1连接到第一像素电路PXC1至第三像素电路PXC3的第三晶体管T3。
如以上所描述的，第二电力线PL2可以通过第四桥接电极BRE4和第四接触孔CH4连接到显示元件层DPL的第二像素电极PE2(参考图9)。
第一子扫描线SSL1和第二子扫描线SSL2可以通过第一接触孔CH1分别连接到不同的扫描线。尽管未示出，但是第一子扫描线SSL1和第二子扫描线SSL2可以分别连接到不同的扫描线而不是第一扫描线SL1。
第一电容器电极CE1可以是每个像素电路PXC的存储电容器Cst的电极，并且可以设置成岛的形式。
半导体图案层SCL可以设置在底部金属层BML上。半导体图案层SCL可以包括第一像素电路PXC1至第三像素电路PXC3中的每一个的第一晶体管T1、第二晶体管T2和第三晶体管T3的有源图案AT1、AT2和AT3。
第一有源图案AT1的第一接触区域可以通过第一接触孔CH1连接到在与第二方向DR2相反的方向上从第一水平电力线H_PL1延伸的部分。第一有源图案AT1的第二接触区域可以连接到设置在其之上的第三电容器电极CE3。
第二有源图案AT2的第一接触区域可以通过第一接触孔CH1以及顶部金属层SDL的连接图案连接到相应的数据线(例如，在第三像素电路PXC3的情况下的第三数据线DL3)。第二有源图案AT2的第二接触区域可以通过第一接触孔CH1以及顶部金属层SDL的连接图案连接到第一晶体管T1的栅电极GE1。
第三有源图案AT3的第一接触区域可以通过第一接触孔CH1以及顶部金属层SDL的连接图案连接到第三电力线PL3。第三有源图案AT3的第二接触区域可以通过第一接触孔CH1以及顶部金属层SDL的连接图案电连接到第三电容器电极CE3以及第一有源图案AT1的第二接触区域。
第一接触区域和第二接触区域各自可以是晶体管的漏区域和源区域中的一个。
栅极层GML可以设置在半导体图案层SCL上。栅极层GML可以包括第一栅电极GE1、第二栅电极GE2、第三栅电极GE3和第二电容器电极CE2。栅极层GML还可以包括以上所描述的第一桥接电极BRE1至第四桥接电极BRE4。
第一栅电极GE1在平面图中可以与第一有源图案AT1的沟道区域重叠。
第二电容器电极CE2可以与第一栅电极GE1一体地形成，并且可以与第一电容器电极CE1和第三电容器电极CE3重叠。例如，第一电容器电极CE1和第二电容器电极CE2可以形成第一子电容器。第二电容器电极CE2和第三电容器电极CE3可以形成第二子电容器。第一子电容器和第二子电容器可以形成作为串联连接结构的存储电容器Cst。因此，存储电容器Cst可以具有足够的容量。
第二栅电极GE2在平面图中可以与第二有源图案AT2的沟道区域重叠。第三栅电极GE3在平面图中可以与第三有源图案AT3的沟道区域重叠。在实施方式中，像素电路PXC的第二栅电极GE2和第三栅电极GE3可以彼此一体并且可以在第二方向DR2上延伸。包括第二栅电极GE2和第三栅电极GE3的图案可以通过第一接触孔CH1连接到第一扫描线SL1。
顶部金属层SDL可以设置在栅极层GML上。顶部金属层SDL可以包括第一水平电力线H_PL1、第一扫描线SL1、第三电容器电极CE3和各种连接图案。
第一水平电力线H_PL1可以在第一方向DR1上延伸。第一水平电力线H_PL1可以具有在第二方向DR2上延伸的部分，并且可以通过第一接触孔CH1连接到第一晶体管T1(例如，第一晶体管T1的第一接触区域)或第一竖直电力线V_PL1。
第一水平电力线H_PL1可以通过第二接触孔CH2连接到显示元件层DPL的对准电极ALE(例如，第二对准电极ALE2(参考图8和图9))。
第一扫描线SL1可以在第二方向DR2上与第一水平电力线H_PL1间隔开，并且可以在第一方向DR1上延伸。第一扫描线SL1可以通过第一接触孔CH1连接到第二栅电极GE2和第三栅电极GE3。例如，第一接触孔CH1中的、第一扫描线SL1通过其连接到相应的子扫描线的接触孔(例如，图2的触点CPa、CPb和CPc)可以分别形成为第一触点组、第二触点组和第三触点组(图2的CG1、CG2和CG3)。第一扫描线SL1通过其连接到相应的子扫描线的接触孔中的每一个可以形成为穿过层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL。
第三电容器电极CE3在平面图中可以与第一电容器电极CE1和第二电容器电极CE2重叠。第三电容器电极CE3可以通过第一接触孔CH1连接到第一电容器电极CE1、第一有源图案AT1和第三有源图案AT3。
连接图案可以通过第一接触孔CH1连接与连接图案重叠的下组件。
在实施方式中，如图11中所示，栅极层GML和顶部金属层SDL各自还可以包括分别与第二电力线PL2、第一子扫描线SSL1和第二子扫描线SSL2重叠并且与第二电力线PL2、第一子扫描线SSL1和第二子扫描线SSL2连接的图案。该图案可以减小第二电力线PL2、第一子扫描线SSL1和第二子扫描线SSL2的电阻和/或减少第二电力线PL2、第一子扫描线SSL1和第二子扫描线SSL2的断开缺陷。
在实施方式中，根据像素组件100中的像素PX的位置，虚设线DML或辅助电力线(例如，图13和图15的SP_PL1和SP_PL2)可以设置在与设置有第一子扫描线SSL1和第二子扫描线SSL2的位置对应的位置处。
图12是根据本公开的实施方式的用于描述图3的像素组件100的底部金属层BML的示意图。图13是示出根据本公开的实施方式的图12的像素组件100的一部分的示意性放大图。
参考图2、图3、图11、图12和图13，像素组件100可以包括第一像素块BL1、第二像素块BL2和第三像素块BL3。
第一像素块BL1、第二像素块BL2和第三像素块BL3可以基于第一触点组CG1、第二触点组CG2和第三触点组CG3彼此分离。第一像素块BL1、第二像素块BL2和第三像素块BL3各自可以包括具有基本上相同的形状(结构或图案)的底部金属层BML。
如参考图11所描述的，像素组件100的底部金属层BML可以包括第一竖直电力线V_PL1、第二电力线PL2、第三电力线PL3、第一电容器电极CE1、数据线DL和子扫描线SSL。底部金属层BML还可以包括虚设线DML(参考图3)和辅助电力线SP_PL(参考图13)。
虚设线DML可以在像素组件100的虚设线区域DMA中在第二方向DR2上延伸。虚设线区域DMA可以在第一方向DR1上以规则的间隔设置(重复)。虚设线DML可以布置在虚设线区域DMA中。46个虚设线DML可以在除了设置在像素组件100的左最外侧和右最外侧处的虚设线区域DMA之外的虚设线区域DMA中布置在第一方向DR1上。两个虚设线DML可以设置在每个像素列中，并且46个虚设线DML可以设置成与23个连续像素列对应。例如，虚设线DML可以在虚设线区域DMA中设置在替代子扫描线SSL的位置处。
在实施方式中，虚设线DML中的每一个可以在像素组件100中形成为岛的形式，并且电流可以不流过虚设线DML。
如以上所描述的，不需要通过子扫描线SSL向像素块BL的第二区域A2(参考图2)提供扫描信号。因此，可以通过部分地去除子扫描线SSL的不必要部分而减小子扫描线SSL的长度，从而可以减小具有单侧驱动结构的显示装置1000中的扫描信号的IR降。例如，如图13中所示，子扫描线SSL的端部可以在第二区域(例如，第一像素块BL1的第二区域A2-1，并且在下文中被称为第二区域A2-1)中位于断开部分DCP上。
掩模可以用于执行针对子扫描线SSL形成断开部分DCP的工艺(例如，图案化工艺或蚀刻工艺)。断开部分DCP的底部金属层BML可以通过使用掩模的曝光工艺去除(或蚀刻)。
当待应用于电视(TV)等的像素组件100的尺寸增大时，包括断开部分DCP的第二区域A2-1、A2-2和A2-3的表面面积也可以增大。由于工艺限制(例如，掩模的尺寸或曝光设备的尺寸的限制)，对用于图案化底部金属层BML的掩模(例如，掩模的有效曝光区域)的尺寸的增加可能存在限制，并且可能需要在显示面板的像素组件100上移动掩模的同时执行若干次曝光工艺来图案化第二区域A2-1、A2-2和A2-3的底部金属层BML。
在按区域移动掩模的同时在像素组件100上连续地执行曝光操作的情况下，在曝光区域之间的边界中图案化的部分可以在相应金属层上形成有针型点(在下文中被称为“针点”)。这种点可以对工艺分布和可靠性具有负面影响。
因此，为了防止出现针点，可以在曝光区域之间的边界上执行两次曝光工艺。在第一曝光操作和第二曝光操作之间，两次在其上执行曝光工艺的部分上的掩模图案应是相同的，以防止出现针点。
考虑到前述问题和改善方法，残留区域RA(例如，RA1和RA2)可以重复地形成在第二区域A2-1、A2-2和A2-3中。第二区域A2-1、A2-2和A2-3的残留区域RA中的底部金属层BML的平面形状可以基本上相同。例如，残留区域RA可以在第一方向DR1上布置在第二区域A2-1、A2-2和A2-3中。
此外，第一像素块BL1、第二像素块BL2和第三像素块BL3中的每一个中的残留区域RA的数量可以相同。尽管图12示出了第一像素块BL1、第二像素块BL2和第三像素块BL3中的每一个包括四个残留区域RA，但是包括在像素块BL中的每一个中的残留区域RA的数量不限于此。例如，根据像素组件100的尺寸、掩模的尺寸和其它图像质量因素，两个或更多个残留区域RA可以包括在像素块BL中的每一个中。像素块BL的数量可以增加到四个或更多个。
残留区域RA可以包括由掩模形成的断开部分DCP。残留区域RA可以占据第二区域A2-1、A2-2和A2-3中的每一个的一部分。
子扫描线SSL、第一电力线PL1的第一竖直电力线V_PL1、第二电力线PL2、虚设线DML、数据线DL和辅助电力线SP_PL可以设置在残留区域RA中。残留区域RA中的每一个中的底部金属层BML可以包括子扫描线SSL、第一电力线PL1的第一竖直电力线V_PL1、第二电力线PL2、虚设线DML、数据线DL和辅助电力线SP_PL。
在实施方式中，残留区域RA可以包括在子扫描线SSL和辅助电力线SP_PL之间的断开部分DCP。断开部分DCP可以与每个像素列对应。因此，每个断开部分DCP可以与彼此相邻的第一子扫描线SSL1和第二子扫描线SSL2的端部以及彼此相邻的第一辅助电力线SP_PL1和第二辅助电力线SP_PL2的端部对应。例如，在第二方向DR2上彼此相邻的子扫描线SSL和辅助电力线SP_PL可以通过断开部分DCP彼此分离。
残留区域RA可以根据断开部分DCP的布置来限定。在实施方式中，在残留区域RA中，断开部分DCP可以布置在相对于第一方向DR1的对角线方向上。例如，在残留区域RA中，辅助电力线SP_PL在第二方向DR2上的长度可以在第一方向DR1上减小。同样，每个残留区域RA中的子扫描线SSL在第二方向DR2上的长度可以在第一方向DR1上增加。
断开部分DCP可以不位于其中设置有虚设线DML的虚设线区域DMA中。
在实施方式中，辅助电力线SP_PL可以在残留区域RA中连接到与其相邻的第二电力线PL2。因此，可以减小第二电源VSS的IR降，并且可以减轻亮度偏差。
在实施方式中，辅助电力线SP_PL可以在残留区域RA中连接到与其相邻的第一竖直电力线V_PL1。因此，可以减小第一电源VDD的IR降，并且可以降低电力消耗并且可以减轻亮度偏差。
图14是示出根据本公开的实施方式的设置在图13的虚设线区域DMA中的底部金属层BML的示意性平面图。
图14示出了根据本公开的实施方式的虚设线区域DMA中的与像素PX对应的区域。
参考图11、图12、图13和图14，虚设线区域DMA中的底部金属层BML可以包括第一竖直电力线V_PL1、第一电容器电极CE1、第三电力线PL3、第一数据线DL1、第二数据线DL2、第三数据线DL3、第二电力线PL2、第一虚设线DML1以及第二虚设线DML2。
第一电容器电极CE1可以包括包含在第一像素电路PXC1中的第一电容器电极CE1a、包含在第二像素电路PXC2中的第一电容器电极CE1b以及包含在第三像素电路PXC3中的第一电容器电极CE1c。第一电容器电极CE1a、CE1b和CE1c可以设置在沿第二方向DR2彼此间隔开的位置处。
在实施方式中，第一竖直电力线V_PL1、第二电力线PL2、第三电力线PL3、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一虚设线DML1和第二虚设线DML2可以跨过多个像素行在第二方向DR2上延伸。例如，第一竖直电力线V_PL1、第二电力线PL2、第三电力线PL3、第一数据线DL1、第二数据线DL2、第三数据线DL3、第一虚设线DML1和第二虚设线DML2可以在像素组件100中在第二方向DR2上延伸且不被断开。
这样，在虚设线区域DMA中，第一虚设线DML1和第二虚设线DML2(而不是子扫描线SSL)可以设置在像素列中的每一个中。
图15是示出根据本公开的实施方式的设置在图13的区域AA中的底部金属层BML的示意性平面图。
图15示出了根据本公开的实施方式的残留区域RA中的与像素PX对应的区域。
参考图11、图12、图13和图15，残留区域RA的区域AA中的底部金属层BML可以包括第一竖直电力线V_PL1、第一电容器电极CE1、第三电力线PL3、第一数据线DL1、第二数据线DL2、第三数据线DL3、第二电力线PL2、第一子扫描线SSL1、第二子扫描线SSL2、第一辅助电力线SP_PL1和第二辅助电力线SP_PL2。
在断开部分DCP中，第一子扫描线SSL1和第一辅助电力线SP_PL1可以在第二方向DR2上彼此间隔开。在断开部分DCP中，第二子扫描线SSL2和第二辅助电力线SP_PL2可以在第二方向DR2上彼此间隔开。
在实施方式中，断开部分DCP可以通过使用以上所描述的掩模曝光操作的图案化(或蚀刻)工艺来形成。因此，由于子扫描线SSL的长度减小，因此具有单侧驱动结构的显示装置1000中的扫描信号的IR降可以减小。
图16是示出根据本公开的实施方式的设置在图13的区域BB中的底部金属层BML的示意性平面图。
图16示出了根据本公开的实施方式的残留区域RA中的与像素PX对应的区域。
参考图11、图12、图13和图16，残留区域RA的区域BB中的底部金属层BML可以包括第一竖直电力线V_PL1、第一电容器电极CE1、第三电力线PL3、第一数据线DL1、第二数据线DL2、第三数据线DL3、第二电力线PL2、第一辅助电力线SP_PL1以及第二辅助电力线SP_PL2。
区域BB可以位于在第二方向DR2上与区域AA间隔开的区域中。因此，第一辅助电力线SP_PL1和第二辅助电力线SP_PL2可以是从区域AA延伸的信号线。
在实施方式中，第一辅助电力线SP_PL1和第二辅助电力线SP_PL2可以通过第二连接部CNP2彼此连接。在实施方式中，第一辅助电力线SP_PL1可以通过第一连接部CNP1连接到相邻的第二电力线PL2。因此，第二电力线PL2、第一辅助电力线SP_PL1和第二辅助电力线SP_PL2可以彼此电连接。因此，可以减小待提供到第二电力线PL2的第二电源VSS的IR降，并且可以改善具有单侧驱动结构的显示装置1000的图像质量(例如，亮度均匀性)。
在实施方式中，可以在残留区域RA中使用掩模形成包括第一连接部CNP1和第二连接部CNP2的底部金属层BML的图案。
图17是示出根据本公开的实施方式的设置在图13的区域BB中的底部金属层BML的示意性平面图。
在图17的描述中，将使用相同的附图标记来表示与参考图16所描述的组件相同或类似的组件，并且将省略其冗余解释。除了辅助电力线SP_PL和电力线之间的连接关系之外，图17的底部金属层BML可以与图16的底部金属层BML基本上相同或类似。
图17示出了根据本公开的实施方式的残留区域RA中的与像素PX对应的区域。
参考图11、图12、图13和图17，残留区域RA的区域BB中的底部金属层BML可以包括第二竖直电力线V_PL1a、第三竖直电力线V_PL1b、第一电容器电极CE1、第三电力线PL3、第一数据线DL1、第二数据线DL2、第三数据线DL3、第二电力线PL2、第一辅助电力线SP_PL1和第二辅助电力线SP_PL2。
在实施方式中，第一辅助电力线SP_PL1和第二辅助电力线SP_PL2可以通过第二连接部CNP2彼此连接。在实施方式中，第二辅助电力线SP_PL2可以通过第三连接部CNP3连接到相邻的第三竖直电力线V_PL1b。第三竖直电力线V_PL1b可以是用于将第一电源VDD的电压提供到与和图17的信号线对应的像素PX的右侧相邻的像素PX的信号线。
因此，第三竖直电力线V_PL1b、第一辅助电力线SP_PL1和第二辅助电力线SP_PL2可以彼此电连接。因此，可以减小待提供到第一电力线PL1的第一电源VDD的IR降和电力消耗。可以改善具有单侧驱动结构的显示装置1000的图像质量(例如，亮度均匀性)。
在实施方式中，可以在残留区域RA中使用掩模形成包括第二连接部CNP2和第三连接部CNP3的底部金属层BML的图案。
如以上所描述的，根据本公开的实施方式的具有单侧驱动结构的显示装置1000可以包括残留区域RA中的底部金属层BML的图案，其重复地布置在像素块BL中的每一个的第二区域A2中。因此，可以减小子扫描线SSL的不必要部分的长度，从而可以减轻扫描信号的IR降。此外，通过断开部分DCP彼此分离的残留线可以作为辅助电力线SP_PL连接到第一电力线PL1或第二电力线PL2，从而可以减轻电力电压的IR降，可以降低电力消耗，并且可以改善受诸如亮度偏差的因素影响的图像质量。
图18A、图18B、图19A、图19B、图20A和图20B是根据本公开的实施方式的用于描述制造显示装置的方法的示意图。
参考图1、图11、图18A、图18B、图19A、图19B、图20A和图20B，制造显示装置的方法可以包括使用包括残留区域图案RAP的掩模MASK的一部分在衬底上图案化底部金属层BML的第一曝光区域、使用掩模MASK的另一部分图案化底部金属层BML的第二曝光区域以及使用掩模MASK的又一部分图案化底部金属层BML的第三曝光区域。
掩模MASK可以包括其中残留区域图案RAP在一方向上重复(或布置)的图案。尽管为了便于解释而未示出，但是掩模MASK可以具有用于形成如图14至图17中所示的第一竖直电力线V_PL1、第一电容器电极CE1、第二电力线PL2、第三电力线PL3、数据线DL、虚设线DML、子扫描线SSL和辅助电力线SP_PL的图案。例如，可以通过使用掩模MASK的曝光工艺在像素组件100的虚设线区域DMA中形成虚设线DML。
如图18A中所示，在用于底部金属层BML的第一曝光工艺(图案化工艺)中，可以仅使用掩模MASK的与第一曝光区域EA1对应的部分。例如，第一曝光区域EA1可以在像素行方向上具有第一长度EX_L1。掩模MASK的右侧部分可以由光阻挡组件LBP覆盖。如图18B中所示，与像素组件100的第一长度EX_L1对应的区域(例如，第一曝光区域EA1)的底部金属层BML可以被图案化。残留区域RA可以形成为与残留区域图案RAP对应。
包括残留区域RA和在与第二方向DR2相反的方向上从残留区域RA延伸的区域的矩形区域中的每一个可以包括具有基本上相同形状的底部金属层BML的图案。
通过第一曝光工艺形成的底部金属层BML的图案可以形成超出第一像素块BL1。
如图19A中所示，在用于底部金属层BML的第二曝光工艺(图案化工艺)中，可以仅使用掩模MASK的与第二曝光区域EA2对应的另一部分。例如，第二曝光区域EA2可以在像素行方向上具有第二长度EX_L2。掩模MASK的左侧部分和右侧部分可以由光阻挡组件LBP覆盖。
第二长度EX_L2可以小于第一长度EX_L1。
如图19B中所示，与像素组件100的第二长度EX_L2对应的区域(例如，第二曝光区域EA2)的底部金属层BML可以被图案化。在实施方式中，可以执行第一曝光工艺和第二曝光工艺，使得其上执行第一曝光工艺的区域和其上执行第二曝光工艺的区域在像素组件100的一部分中彼此重叠，以防止底部金属层BML的针点缺陷。因此，第一重叠区域OVA1可以限定在像素组件100中。
在第一曝光工艺和第二曝光工艺期间，第一重叠区域OVA1可以用相同的图案进行图案化。例如，在第一曝光工艺期间在第一重叠区域OVA1中形成的图案和在第二曝光工艺期间在第一重叠区域OVA1中形成的图案可以基本上相同。因此，可以防止出现针点，并且可以形成参考图13至图17所描述的底部金属层BML的图案。
在实施方式中，第一重叠区域OVA1在第一方向DR1上的长度可以大约为100mm。
如图20A中所示，在用于底部金属层BML的第三曝光工艺(图案化工艺)中，可以仅使用掩模MASK的与第三曝光区域EA3对应的又一部分。例如，第三曝光区域EA3可以在像素行方向上具有第三长度EX_L3。掩模MASK的左侧部分可以由光阻挡组件LBP覆盖。
第二长度EX_L2可以小于第三长度EX_L3。在实施方式中，第三长度EX_L3和第一长度EX_L1可以基本上相同。
因此，如图20B中所示，与像素组件100的第三长度EX_L3对应的区域(例如，第三曝光区域EA3)的底部金属层BML可以被图案化。在实施方式中，可以执行第三曝光工艺，使得其上执行第三曝光工艺的区域与其上执行第二曝光工艺的区域的一部分重叠，以防止底部金属层BML的针点缺陷。因此，第二重叠区域OVA2可以限定在像素组件100中。
在第二曝光工艺和第三曝光工艺期间，第二重叠区域OVA2可以用相同的图案进行图案化。例如，在第二曝光工艺期间在第二重叠区域OVA2中形成的图案和在第三曝光工艺期间在第二重叠区域OVA2中形成的图案可以基本上相同。因此，可以防止出现针点，并且可以形成参考图13至图17所描述的底部金属层BML的图案。
在实施方式中，第二重叠区域OVA2和第一重叠区域OVA1的表面面积和图案可以基本上相同。然而，本公开不限于此，并且第二重叠区域OVA2的表面面积和图案中的至少一个可以与第一重叠区域OVA1的表面面积和图案中的至少一个不同。尽管图19B和图20B示出了虚设线区域DMA包括在第一重叠区域OVA1和第二重叠区域OVA2中，但是本公开不限于此。根据掩模MASK的尺寸、像素组件100的尺寸以及像素块BL1、BL2和BL3的数量和尺寸，虚设线区域DMA可以不设置在第一重叠区域OVA1和第二重叠区域OVA2中。
此后，可以在底部金属层BML上连续地形成栅极层GML和绝缘层。可以通过蚀刻绝缘层形成触点CPa、CPb和CPc。可以在绝缘层上图案化顶部金属层SDL。因此，如图11中所示，可以形成显示装置1000的像素电路层PCL。
已经参考图1至图17详细描述了根据本公开的实施方式的通过制造显示装置的方法形成的像素电路层PCL的结构，因此，将省略其冗余解释。
如以上所描述的，根据本公开的实施方式的显示装置1000和制造显示装置的方法可以包括重复地布置在像素块BL中的每一个的第二区域A2中的残留区域RA的底部金属层BML的图案。因此，可以减小子扫描线SSL的不必要部分的长度，从而可以减轻扫描信号的IR降。此外，通过断开部分DCP彼此分离的残留线可以作为辅助电力线SP_PL连接到第一电力线PL1或第二电力线PL2，从而可以减轻电力电压的IR降，可以降低电力消耗，并且可以改善受诸如亮度偏差的因素影响的图像质量。
可以利用重叠区域OVA1和OVA2执行底部金属层BML的图案化操作，使得具有相同图案的多个残留区域RA可以形成在像素块BL1、BL2和BL3中的每一个中，由此可以最小化执行曝光操作的次数。因此，可以最小化或防止出现针点。
以上描述是本公开的技术特征的示例，并且本公开所属领域的技术人员将能够进行各种修改和改变。因此，以上所描述的本公开的实施方式可以单独实现或彼此组合实现。
因此，在本公开中公开的实施方式不旨在限制本公开的技术精神，而是描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施方式的限制。本公开的保护范围应当由所附权利要求来解释，并且应当理解，等同范围内的所有技术精神包括在本公开的范围内。

Claims (10)

1.显示装置，其特征在于，所述显示装置包括：
像素组件，包括在第一方向上延伸的扫描线、在第二方向上延伸的数据线以及电连接到所述扫描线和所述数据线并且限定像素列的像素；
数据驱动器，设置在所述像素组件的一侧上并且电连接到所述数据线；以及
扫描驱动器，设置在所述像素组件的所述一侧上并且电连接到所述扫描线，其中，
所述像素组件还包括：
子扫描线，在所述第二方向上从所述扫描驱动器延伸；以及
虚设线，在所述第二方向上延伸，
所述扫描线中的每一个通过触点以1：n的比例电连接到所述子扫描线，其中n是大于1的整数，
所述触点被划分成触点组，所述触点组中的每一个中的所述触点共线地布置在相对于所述第一方向的对角线方向上，
所述像素组件被划分成与各个触点组对应的像素块，
所述像素块中的每一个包括由所述触点组中的相应触点组划分的第一区域和第二区域，
在像素列中，所述第一区域比所述第二区域更靠近所述扫描驱动器，以及
在所述第二区域中，所述像素组件还包括在所述第二方向上与所述子扫描线中的相应子扫描线间隔开的辅助电力线，
其中，
所述像素组件还包括：
第一电力线，向所述像素提供第一电源的电压，并且在所述第二方向上延伸；以及
第二电力线，向所述像素提供第二电源的电压，并且在所述第二方向上延伸，以及
所述第一电力线和所述第二电力线在所述第一方向上与所述子扫描线和所述虚设线间隔开。
2.根据权利要求1所述的显示装置，其特征在于，所述辅助电力线中的相邻的两个辅助电力线在所述第二区域中彼此电连接。
3.根据权利要求2所述的显示装置，其特征在于，彼此电连接的所述两个辅助电力线在所述第二区域中电连接到所述第一电力线中的与所述两个辅助电力线相邻的第一电力线。
4.根据权利要求2所述的显示装置，其特征在于，彼此电连接的所述两个辅助电力线在所述第二区域中电连接到所述第二电力线中的与所述两个辅助电力线相邻的第二电力线。
5.根据权利要求1所述的显示装置，其特征在于，
所述第二区域包括具有所述子扫描线、所述第一电力线、所述第二电力线、所述虚设线、所述数据线和所述辅助电力线的相同布置结构的残留区域，以及
所述残留区域布置在所述第一方向上。
6.根据权利要求5所述的显示装置，其特征在于，所述像素块中的每一个中的所述残留区域的数量是相同的。
7.根据权利要求5所述的显示装置，其特征在于，
所述残留区域中的每一个包括设置在所述子扫描线和所述辅助电力线之间的断开部分，以及
所述断开部分布置在所述对角线方向上。
8.根据权利要求7所述的显示装置，其特征在于，在所述残留区域中的每一个中，所述辅助电力线在所述第二方向上的长度在所述第一方向上减小。
9.根据权利要求8所述的显示装置，其特征在于，
所述像素列中的一些像素列在平面图中与所述虚设线重叠，以及
所述像素列中的其余像素列在平面图中与所述子扫描线重叠，
其中，
所述像素列包括第一像素列和第二像素列，
所述第一像素列在平面图中与所述虚设线中的彼此相邻的两个虚设线重叠，
所述第二像素列在平面图中与所述子扫描线中的彼此相邻的两个子扫描线重叠，
所述扫描线包括彼此相邻的第一扫描线和第二扫描线，
彼此相邻的所述两个子扫描线中的一个电连接到所述第一扫描线，以及
彼此相邻的所述两个子扫描线中的另一个电连接到所述第二扫描线。
10.根据权利要求5所述的显示装置，其特征在于，所述子扫描线、所述第一电力线、所述第二电力线、所述虚设线、所述数据线和所述辅助电力线设置在相同的层上。
CN202321792689.7U 2022-09-14 2023-07-10 显示装置 Active CN220604305U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220115894A KR20240037441A (ko) 2022-09-14 2022-09-14 표시 장치 및 이의 제조 방법
KR10-2022-0115894 2022-09-14

Publications (1)

Publication Number Publication Date
CN220604305U true CN220604305U (zh) 2024-03-15

Family

ID=90141520

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310837146.0A Pending CN117711288A (zh) 2022-09-14 2023-07-10 显示装置以及制造其的方法
CN202321792689.7U Active CN220604305U (zh) 2022-09-14 2023-07-10 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310837146.0A Pending CN117711288A (zh) 2022-09-14 2023-07-10 显示装置以及制造其的方法

Country Status (3)

Country Link
US (1) US20240088163A1 (zh)
KR (1) KR20240037441A (zh)
CN (2) CN117711288A (zh)

Also Published As

Publication number Publication date
CN117711288A (zh) 2024-03-15
US20240088163A1 (en) 2024-03-14
KR20240037441A (ko) 2024-03-22

Similar Documents

Publication Publication Date Title
CN113169212A (zh) 显示装置及其制造方法
CN113302742A (zh) 显示装置
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
KR20200042997A (ko) 표시 장치
US20230207608A1 (en) Display device
KR20210086805A (ko) 표시장치 및 이의 제조방법
CN112805835A (zh) 显示设备
CN114846613A (zh) 显示装置和用于制造该显示装置的方法
CN220604305U (zh) 显示装置
CN113785400A (zh) 显示设备及其制造方法
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
CN116547814A (zh) 固态成像元件和电子设备
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
KR20210078627A (ko) 표시장치 및 이의 제조방법
CN218632042U (zh) 显示装置
US20230206836A1 (en) Display device
CN220367927U (zh) 显示设备
US20240145643A1 (en) Display device and manufacturing method thereof
EP4213206A1 (en) Manufacturing method for display device, panel for manufacturing display device, and display device
US20230335698A1 (en) Display device and manufacturing method for the same
EP4227997A1 (en) Display device and method of fabricating the same
CN116581140A (zh) 显示装置
KR20230013669A (ko) 표시 장치 및 그 제조 방법
KR20240031524A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant