CN112805835A - 显示设备 - Google Patents
显示设备 Download PDFInfo
- Publication number
- CN112805835A CN112805835A CN201980064638.2A CN201980064638A CN112805835A CN 112805835 A CN112805835 A CN 112805835A CN 201980064638 A CN201980064638 A CN 201980064638A CN 112805835 A CN112805835 A CN 112805835A
- Authority
- CN
- China
- Prior art keywords
- pixel
- color sub
- electrode
- pixels
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005192 partition Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 35
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 186
- 101100445049 Caenorhabditis elegans elt-1 gene Proteins 0.000 description 99
- 101100445050 Caenorhabditis elegans elt-2 gene Proteins 0.000 description 97
- 239000004065 semiconductor Substances 0.000 description 54
- 101150056821 spx1 gene Proteins 0.000 description 34
- 101150091285 spx2 gene Proteins 0.000 description 33
- 101150036141 SPX3 gene Proteins 0.000 description 28
- 101150081544 Slc37a3 gene Proteins 0.000 description 28
- 102100038952 Sugar phosphate exchanger 3 Human genes 0.000 description 28
- 239000000463 material Substances 0.000 description 21
- 101100294209 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnl2 gene Proteins 0.000 description 20
- 101100058498 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNL1 gene Proteins 0.000 description 19
- 101100401683 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mis13 gene Proteins 0.000 description 19
- 239000010408 film Substances 0.000 description 16
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 15
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 15
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 15
- 101150080924 CNE1 gene Proteins 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 12
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 12
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 12
- 239000002904 solvent Substances 0.000 description 10
- 101100221835 Arabidopsis thaliana CPL2 gene Proteins 0.000 description 9
- 101150016835 CPL1 gene Proteins 0.000 description 9
- 101100468774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RIM13 gene Proteins 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 101150089655 Ins2 gene Proteins 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 101100309451 Arabidopsis thaliana SAD2 gene Proteins 0.000 description 4
- 101100045633 Arabidopsis thaliana TCX3 gene Proteins 0.000 description 4
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 4
- 101100179594 Caenorhabditis elegans ins-4 gene Proteins 0.000 description 4
- 101150037491 SOL1 gene Proteins 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000007641 inkjet printing Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 101100168642 Arabidopsis thaliana CRN gene Proteins 0.000 description 3
- 101100045632 Arabidopsis thaliana TCX2 gene Proteins 0.000 description 3
- 101150032095 SOL3 gene Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 101150103732 sol2 gene Proteins 0.000 description 3
- 101100513400 Arabidopsis thaliana MIK1 gene Proteins 0.000 description 2
- -1 InGaN Inorganic materials 0.000 description 2
- 101150040546 PXL1 gene Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100179824 Caenorhabditis elegans ins-17 gene Proteins 0.000 description 1
- 101100107215 Danio rerio znf703 gene Proteins 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 101100397598 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) JNM1 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 101100397001 Xenopus laevis ins-a gene Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004720 dielectrophoresis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 101150032953 ins1 gene Proteins 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
根据本公开的实施方式的显示设备包括:显示区域;一对第一颜色子像素,在第一方向上连续地布置在显示区域中,并且每个第一颜色子像素包括至少一个第一颜色发光元件;以及堤部,配置成同时围绕所述一对第一颜色子像素。堤部在与上述一对第一颜色子像素中的每个第一颜色子像素对应的相应区域中包括具有不同宽度的至少两个区域。
Description
技术领域
本公开的各种实施方式涉及显示设备。
背景技术
近来,已经开发出使用具有可靠的无机晶体结构的材料制造超小型发光元件并使用该发光元件制造显示设备的技术。例如,已经开发出制造具有与纳米级尺寸至微米级尺寸的范围对应的小尺寸的超小型发光元件并使用该超小型发光元件形成显示设备的像素的技术。
发明内容
技术问题
本公开的各种实施方式涉及具有高分辨率的显示设备。
技术方案
根据本公开的一方面,显示设备可以包括:显示区域;一对第一颜色子像素,在第一方向上连续地布置在显示区域中,并且每个第一颜色子像素包括至少一个第一颜色发光元件;以及堤部,配置成同时围绕所述一对第一颜色子像素,其中,堤部可以在与所述一对第一颜色子像素中的每个第一颜色子像素对应的相应区域中包括具有不同宽度的至少两个区域。
上述一对第一颜色子像素可以在被堤部围绕的每个发射区域中包括具有不同宽度的至少两个区域,并且布置为在发射区域的具有最大宽度的部分中彼此接触。
第一方向可以是显示区域的竖直方向,并且堤部可以具有上下对称形状。
上述一对第一颜色子像素可以包括分别具有三角形形状和倒三角形形状的发射区域,并且堤部可以具有同时围绕上述一对第一颜色子像素的发射区域的四边形形状。
上述一对第一颜色子像素可以在第一方向上对称地布置,同时每个第一颜色子像素具有等腰三角形形状的发射区域,并且堤部可以具有菱形形状以围绕上述一对第一颜色子像素的发射区域。
上述一对第一颜色子像素中的每个第一颜色子像素可以包括在与第一方向相交的第二方向上具有对称结构的多边形发射区域,并且堤部可以具有在第一方向和第二方向二者上具有对称结构的多边形形状。
上述一对第一颜色子像素中的每个第一颜色子像素可以包括阶梯状发射区域。
显示设备还可以包括:第二颜色子像素,设置成在与第一方向相交的第二方向上与上述一对第一颜色子像素中的任何一个第一颜色子像素相邻,并且包括至少一个第二颜色发光元件;以及第三颜色子像素,设置成在第二方向上与第二颜色子像素相邻,并且包括至少一个第三颜色发光元件。
第二颜色子像素可以包括发射区域,第二颜色子像素的发射区域具有其中上述任何一个第一颜色子像素的发射区域在第一方向上颠倒的形状,并且第三颜色子像素可以包括发射区域,第三颜色子像素的发射区域具有与上述任何一个第一颜色子像素的发射区域相同的形状。
第二颜色子像素可以设置在上述任何一个第一颜色子像素与第三颜色子像素之间。上述任何一个第一颜色子像素和第三颜色子像素中的每个的发射区域可以具有三角形形状,并且第二颜色子像素的发射区域可以具有倒三角形形状。
显示设备可以包括梯形像素,梯形像素包括上述任何一个第一颜色子像素、第二颜色子像素和第三颜色子像素。
第二颜色子像素可以包括发射区域,第二颜色子像素的发射区域具有其中上述任何一个第一颜色子像素的发射区域在第二方向上颠倒的形状,并且第三颜色子像素可以包括发射区域,第三颜色子像素的发射区域具有其中第二颜色子像素的发射区域在第一方向和第二方向上颠倒的形状。
上述一对第一颜色子像素中的每个第一颜色子像素还可以包括:第一电极,设置在每个发射区域中并且连接到第一颜色发光元件的第一端;以及第二电极,在每个发射区域中设置成与第一电极间隔开并且连接到第一颜色发光元件的第二端。
设置在上述一对第一颜色子像素中的第一电极可以具有相同的形状,并且设置在上述一对第一颜色子像素中的第二电极可以具有相同的形状。
设置在上述一对第一颜色子像素中的第一电极可以具有其中它们彼此对称的形状,并且设置在上述一对第一颜色子像素中的第二电极可以具有其中它们彼此对称的形状。
上述一对第一颜色子像素中的每个第一颜色子像素的第一电极可以彼此隔开,并且上述一对第一颜色子像素中的每个第一颜色子像素的第二电极可以彼此连接。
上述一对第一颜色子像素中的每个第一颜色子像素还可以包括:第一分隔壁,设置在基板与第一电极之间;第二分隔壁,设置在基板与第二电极之间;第一接触电极,在第一颜色发光元件的第一端和第一电极的一部分上设置成将第一端电连接到第一电极;以及第二接触电极,在第一颜色发光元件的第二端和第二电极的一部分上设置成将第二端电连接到第二电极。
显示设备可以包括:显示区域;一对发射区域,在显示区域中布置成彼此接触,并且每个发射区域包括第一电极、第二电极和连接在第一电极与第二电极之间的至少一个第一颜色发光元件;以及堤部,配置成同时围绕所述一对发射区域。堤部可以在与所述一对发射区域中的每个发射区域对应的相应区域中包括具有不同宽度的至少两个区域,并且可以在发射区域彼此接触的区域中具有最大宽度。
上述一对发射区域可以布置为在显示区域中竖直地彼此接触,并且堤部可以具有上下对称形状。
上述一对发射区域中的每个发射区域的第一电极可以彼此隔开。
有利效果
根据本公开的各种实施方式,可提供具有高分辨率的显示设备。
附图说明
图1a和图1b是示出了根据本公开的实施方式的发光元件的立体图和剖视图。
图2a和图2b是示出了根据本公开的实施方式的发光元件的立体图和剖视图。
图3a和图3b是示出了根据本公开的实施方式的发光元件的立体图和剖视图。
图4是示出了根据本公开的实施方式的显示设备的平面图。
图5a至图5c是各自示出了根据本公开的实施方式的子像素的电路图。
图6是示出了根据本公开的实施方式的供应并对准发光元件的方法的剖视图。
图7和图8是各自示出了根据本公开的实施方式的显示区域的平面图。
图9a和图9b是示出了根据图7和图8的实施方式的分辨率的差异的平面图。
图10a、图10b和图11是各自示出了根据本公开的实施方式的子像素的平面图。
图12和图13是各自示出了根据本公开的实施方式的子像素的结构的剖视图。例如,图12和图13是根据不同实施方式的沿着图10a的线I-I’截取的剖视图。
图14至图16是各自示出了根据本公开的实施方式的显示区域的平面图。
具体实施方式
现在将详细参考本公开的各种实施方式,其具体示例在附图中示出并在以下进行描述,因为可以以许多不同的形式对本公开的实施方式进行各种修改。然而,本公开不限于以下实施方式,并且可以被修改成各种形式。
在附图中可以省略与本公开的特征不直接相关的一些元件以清楚地解释本公开。此外,附图中一些元件的尺寸、比率等可能被略微放大。应当注意,在整个附图中,相同的附图标记用于表示相同或相似的元件,并且将省略重复说明。
应当理解,虽然本文中可以使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语限制。还应当理解,当本说明书中使用术语“包括(comprise)”、“包括(include)”、“具有(have)”等时,指定存在所陈述的特征、整数、步骤、操作、元件、部件和/或它们的组合,但并不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的组合。此外,当第一部件或部分设置在第二部件或部分上时,第一部件或部分不仅可以直接在第二部件或部分上,而且第三部件或部分也可以插置在它们之间。此外,在以下描述中使用的术语“位置”、“方向”等是以相对术语定义的,并且应当注意,它们可以根据视角或方向改变成相反的位置或定向。
参考附图描述了本公开的实施方式和所需细节,以详细地描述本公开,使得本公开所属技术领域的普通技术人员可以容易地实践本公开。此外,只要在句子中没有特别提及,单数形式可以包括复数形式。
图1a、图1b、图2a、图2b、图3a和图3b是示出了根据本公开的实施方式的发光元件LD的立体图和剖视图。尽管在图1a至图3b中示出了圆柱形形状的杆型发光元件LD,但根据本公开的发光元件LD的类型和/或形状不限于此。
首先,参考图1a和图1b,根据本公开的实施方式的发光元件LD包括第一导电型半导体层11、第二导电型半导体层13以及插置在第一导电型半导体层11与第二导电型半导体层13之间的有源层12。例如,发光元件LD可以由通过在纵向方向L上相继地堆叠第一导电型半导体层11、有源层12和第二导电型半导体层13而形成的堆叠体构成。
在实施方式中,发光元件LD可以以在一个方向上延伸的杆的形式来提供。如果将发光元件LD延伸的方向定义为纵向方向L,则发光元件LD可以具有相对于纵向方向L的第一端和第二端。
在实施方式中,第一导电型半导体层11和第二导电型半导体层13中的一个可以设置在发光元件LD的第一端上,并且第一导电型半导体层11和第二导电型半导体层13中的另一个可以设置在发光元件LD的第二端上。
在实施方式中,发光元件LD可以是以杆的形式制造的杆型发光二极管。在本说明书中,术语“杆型”包括在纵向方向L上延伸的杆状形状和条状形状(即,具有大于1的纵横比),诸如圆柱形形状和棱柱形形状,并且其截面形状不限于特定形状。例如,发光元件LD的长度L可以大于其直径D(或其截面的宽度)。
在实施方式中,发光元件LD可以具有与纳米级至微米级对应的小尺寸,例如与纳米级或微米级范围对应的直径D和/或长度L。然而,在本公开中,发光元件LD的尺寸不限于此。例如,可以根据采用使用发光元件LD的发光器件作为光源的各种设备(例如,显示设备)的设计条件以各种方式改变发光元件LD的尺寸。
第一导电型半导体层11可以包括例如至少一个n型半导体层。例如,第一导电型半导体层11可以包括n型半导体层,该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料,并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而,形成第一导电型半导体层11的材料不限于此,并且第一导电型半导体层11可以由各种其它材料形成。
有源层12可以设置在第一导电型半导体层11上并且具有单量子阱结构或多量子阱结构。在实施方式中,可以在有源层12上方和/或下方形成掺杂有导电掺杂剂的包覆层(未示出)。例如,包覆层可以由AlGaN层或InAlGaN层形成。在实施方式中,诸如AlGaN或AlInGaN的材料可以用于形成有源层12,并且可以使用各种其它材料来形成有源层12。
如果将预定电压或更大电压的电场施加到发光元件LD的相对端,则发光元件LD通过有源层12中的电子-空穴对的结合而发光。由于可以基于前述原理来控制发光元件LD的光发射,因此发光元件LD可以用作各种发光器件以及显示设备的像素的光源。
第二导电型半导体层13可以设置在有源层12上,并且包括与第一导电型半导体层11的类型不同类型的半导体层。例如,第二导电型半导体层13可以包括至少一个p型半导体层。例如,第二导电型半导体层13可以包括p型半导体层,该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料,并且掺杂有诸如Mg的第二导电掺杂剂。然而,形成第二导电型半导体层13的材料不限于此,并且第二导电型半导体层13可以由各种其它材料形成。
在实施方式中,发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以围绕至少有源层12的外周表面。另外,绝缘膜INF还可以围绕第一导电型半导体层11和第二导电型半导体层13中的每个的区域。绝缘膜INF可以允许发光元件LD的具有不同极性的相对端暴露于外部。例如,绝缘膜INF可以暴露相对于纵向方向L设置在发光元件LD的各相对端上的第一导电型半导体层11和第二导电型半导体层13中的每个的一端,例如可以暴露圆柱体的顶表面和底表面中的每个而不是覆盖它。
在实施方式中,绝缘膜INF可以包括SiO2、Si3N4、Al2O3和TiO2中的至少一种绝缘材料,但是其不限于此。换言之,形成绝缘膜INF的材料不限于特定材料,并且绝缘膜INF可以由公知的各种绝缘材料形成。
在实施方式中,发光元件LD还可以包括另外的其它部件以及第一导电型半导体层11、有源层12和第二导电型半导体层13和/或绝缘膜INF。例如,发光元件LD还可以包括设置在第一导电型半导体层11、有源层12和/或第二导电型半导体层13的一端上的至少一个荧光层、至少一个有源层、至少一个半导体层和/或至少一个电极层。
例如,如图2a和图2b中所示,发光元件LD还可以包括设置在第二导电型半导体层13的一端上的至少一个电极层14。在实施方式中,如图3a和图3b中所示,发光元件LD还可以包括设置在第一导电型半导体层11的一端上的至少一个电极层15。
电极层14和15中的每个可以是欧姆接触电极,但是其不限于此。此外,电极层14和15中的每个可以包括金属或金属氧化物。例如,Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO及其氧化物或合金可以单独使用或彼此组合使用。在实施方式中,电极层14和15可以是基本上透明或半透明的。由此,从发光元件LD产生的光可以在穿过电极层14和15之后发射到发光元件LD的外部。
在实施方式中,绝缘膜INF可以至少部分地围绕电极层14和15的外表面,或者可以不围绕它们。换言之,绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外,可以形成绝缘膜INF以暴露发光元件LD的可以具有不同极性的相对端,例如可以暴露电极层14和15中的每个的至少一区域。可替代地,在又一实施方式中,可以不设置绝缘膜INF。
如果绝缘膜INF设置在发光元件LD的表面上,特别是在有源层12的表面上,则可以防止有源层12与至少一个电极(未示出)(例如,连接到发光元件LD的相对端的接触电极中的至少一个接触电极等)短路。因此,可以确保发光元件LD的电稳定性。
此外,由于形成在发光元件LD的表面上的绝缘膜INF,可以最小化发光元件LD的表面上的缺陷的出现,从而可以改善发光元件LD的寿命和效率。另外,如果在每个发光元件LD上形成有绝缘膜INF,则即使在多个发光元件LD彼此相邻地设置的情况下,也可以防止发光元件LD不期望地短路。
在本公开的实施方式中,可以执行表面处理工艺以制造发光元件LD。例如,可以对发光元件LD进行表面处理(例如,通过涂覆工艺),使得在多个发光元件LD与流体溶液混合并且然后被供应给每个发射区域(例如,每个像素的发射区域)的情况下,发光元件LD可以均匀地分布而不是在溶液中不均匀地聚集。
包括上述发光元件LD的发光器件可以用于可需要光源的各种设备,包括显示设备。例如,至少一个超小型发光元件LD(例如,多个超小型发光元件LD)可以设置在显示面板的每个子像素区域中,以形成每个子像素的光源(或光源单元)。此外,根据本公开的发光元件LD的应用领域不限于显示设备。例如,发光元件LD也可以用于需要光源的各种设备,诸如照明设备。
图4是示出了根据本公开的实施方式的显示设备的平面图。在实施方式中,图4示出了显示设备,特别是设置在显示设备中的显示面板PNL作为可以使用参考图1a至图3b描述的发光元件LD作为光源的设备的示例。为了说明起见,图4仅仅集中于显示区域DA示出了根据实施方式的显示面板PNL的结构。在一些实施方式中,尽管未示出,但是显示面板PNL中还可以设置有至少一个驱动电路部件(例如,扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参考图4,根据本公开的实施方式的显示面板PNL可以包括基板SUB以及设置在基板SUB上的多个像素PXL。详细地,显示面板PNL和用于形成显示面板PNL的基板SUB可以包括具有像素PXL的显示区域DA以及在除了显示区域DA之外的预定区域中形成的非显示区域NDA。
在实施方式中,显示区域DA可以设置在显示面板PNL的中央部分中,并且非显示区域NDA可以以围绕显示区域DA的方式设置在显示面板PNL的外围部分中。显示区域DA和非显示区域NDA的位置不限于此,并且它们的位置可以改变。
基板SUB可以形成显示面板PNL的基础构件。在实施方式中,基板SUB可以是刚性基板或柔性基板,并且其材料或性质不受特别限制。例如,基板SUB可以是由玻璃或增强玻璃制成的刚性基板,或者是由塑料或金属制成的薄膜形成的柔性基板。此外,基板SUB可以是透明基板,但是其不限于此。例如,基板SUB可以是半透明基板、不透明基板或反射基板。
基板SUB上的区域可以被定义为其中设置像素PXL的显示区域DA,并且其另一区域可以被定义为非显示区域NDA。例如,基板SUB可以包括显示区域DA和设置在显示区域DA周围的非显示区域NDA,显示区域DA包括相应像素PXL形成在其上的多个像素区域。连接到显示区域DA的像素PXL的各种线和/或内部电路单元可以设置在非显示区域NDA中。
像素PXL中的每个可以包括由对应的扫描信号和数据信号驱动的至少一个发光元件LD(例如,图1a至图3b的实施方式中的任何一个的至少一个杆型发光二极管)。例如,像素PXL中的每个可以包括多个杆型发光二极管,每个杆型发光二极管具有在纳米级至微米级的范围内的小尺寸并且在每个子像素区域中彼此并联连接。多个杆型发光二极管可以形成每个像素PXL或子像素的光源。
此外,像素PXL中的每个可以包括多个子像素。例如,每个像素PXL可以包括发射不同颜色的光的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。例如,第一子像素SPX1可以是用于发射红光的红色子像素,第二子像素SPX2可以是用于发射绿光的绿色子像素,并且第三子像素SPX3可以是用于发射蓝光的蓝色子像素。然而,形成每个像素PXL的子像素的颜色、类型和/或数量不受特别限制。例如,从每个子像素发射的光的颜色可以以各种方式改变。尽管在图4中示出了其中像素PXL(或子像素)以条带形状布置在显示区域DA中的实施方式,但是本公开不限于此。例如,显示区域DA可以具有各种公知的像素布置结构。
在实施方式中,每个像素PXL(或每个子像素)可以由有源像素形成。然而,根据本公开的能够应用于显示设备的像素PXL的类型、结构和/或驱动方法不受特别限制。例如,每个像素PXL可以具有与各种公知的无源或有源发光显示设备的结构相同的结构。
图5a至图5c是各自示出了根据本公开的实施方式的子像素SPX的电路图,例如,以示出图4中所示的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的任何一个。
更具体地,图5a至图5c示出了可以设置在有源显示设备(例如,有源发光显示设备)中的子像素SPX的不同实施方式。例如,图5a至图5c中示出的每个子像素SPX可以是设置在图4的显示面板PNL中的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的任何一个。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的结构可以彼此基本上相同或相似。在下文中,当提及第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的任何一个或全部时,它们将被称为“子像素SPX”。
参考图5a,根据本公开的实施方式的子像素SPX可以包括产生具有与数据信号对应的亮度的光的光源单元LSU以及驱动光源单元LSU的像素电路PXC。
在实施方式中,光源单元LSU可以包括在第一电源VDD与第二电源VSS之间彼此并联连接的多个发光元件LD。在此,第一电源VDD和第二电源VSS可以具有不同的电势,以使得发光元件LD可以发射光。例如,第一电源VDD可以设置为高电势电源,并且第二电源VSS可以设置为低电势电源。在此,第一电源VDD与第二电源VSS之间的电势差可以在至少每个子像素SPX的发光时段期间设置为发光元件LD的阈值电压或更大。
尽管图5a示出了其中形成每个子像素SPX的光源单元LSU的发光元件LD在第一电源VDD与第二电源VSS之间以相同方向(例如,以正向方向)彼此并联连接的实施方式,但是本公开不限于此。例如,在另一实施方式中,发光元件LD中的一些可以在第一电源VDD与第二电源VSS之间以正向方向彼此连接,并且其它发光元件LD可以以反向方向彼此连接。可替代地,在实施方式中,至少一个子像素SPX可以包括单个发光元件LD。
在实施方式中,形成每个光源单元LSU的发光元件LD的第一端可以通过对应的光源单元LSU的第一电极共同地连接到对应的像素电路PXC,并且可以通过像素电路PXC连接到第一电源VDD。此外,发光元件LD的第二端可以通过光源单元LSU的第二电极共同地连接到第二电源VSS。
每个光源单元LSU可以发射具有与通过对应的像素电路PXC供应给其的驱动电流对应的亮度的光。由此,可以在显示区域DA中显示预定图像。
像素电路PXC可以连接到对应子像素SPX的扫描线Si和数据线Dj。例如,如果子像素SPX设置在显示区域DA的第i行(i为自然数)和第j列(j为自然数)上,则子像素SPX的像素电路PXC可以连接到显示区域DA的第i条扫描线Si和第j条数据线Dj。像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管(驱动晶体管)T1连接在第一电源VDD与光源单元LSU的第一电极之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制供应给光源单元LSU的驱动电流。
第二晶体管(开关晶体管)T2连接在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极连接到扫描线Si。
当从扫描线Si供应栅极导通电压(例如,低电压)的扫描信号时,第二晶体管T2导通以将第一节点N1电连接到数据线Dj。在每个帧周期期间,对应帧的数据信号被供应给数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。由此,将对应于数据信号的电压充电到存储电容器Cst。
存储电容器Cst的第一电极连接到第一电源VDD,并且其第二电极连接到第一节点N1。存储电容器Cst在每个帧周期期间利用与供应给第一节点N1的数据信号对应的电压进行充电,并且维持该充电电压直到供应下一帧的数据信号为止。
尽管在图5a中,包括在像素电路PXC中的晶体管(例如,第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成,但是本公开不限于此。换言之,第一晶体管T1和第二晶体管T2中的任何一个可以改变为N型晶体管。
例如,如图5b中所示,第一晶体管T1和第二晶体管T2二者可以由N型晶体管形成。除了一些电路元件的连接位置已经根据晶体管的类型的改变而改变之外,图5b中所示的子像素SPX的配置和操作与图5a的像素电路PXC的那些基本上相似。因此,将省略图5b的子像素SPX的详细描述。
像素电路PXC的结构不限于图5a和图5b中所示的实施方式。换言之,像素电路PXC可以由可以具有各种结构和/或通过各种驱动方案来操作的公知的像素电路形成。例如,像素电路PXC可以以与图5c中所示的实施方式的方式相同的方式来配置。
参考图5c,像素电路PXC可以不仅连接到对应水平线的扫描线Si,而且还连接到至少另一条扫描线(或控制线)。例如,设置在显示区域DA的第i行上的子像素SPX的像素电路PXC还可以连接到第i-1条扫描线Si-1和/或第i+1条扫描线Si+1。在实施方式中,像素电路PXC可以不仅连接到第一电源VDD和第二电源VSS,而且还连接到其它电源。例如,像素电路PXC也可以连接到初始化电源Vint。在实施方式中,像素电路PXC可以包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1连接在第一电源VDD与光源单元LSU的第一电极之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制供应给光源单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极连接到对应的扫描线Si。在从扫描线Si供应栅极导通电压的扫描信号的情况下,第二晶体管T2可以导通以将数据线Dj电连接到第一晶体管T1的第一电极。因此,如果第二晶体管T2导通,则将从数据线Dj供应的数据信号传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3的栅电极连接到对应的扫描线Si。在从扫描线Si供应栅极导通电压的扫描信号的情况下,第三晶体管T3导通,从而以二极管的形式连接第一晶体管T1。
第四晶体管T4连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一条扫描线,例如第i-1条扫描线Si-1。在将栅极导通电压的扫描信号供应给第i-1条扫描线Si-1的情况下,第四晶体管T4导通,使得初始化电源Vint的电压传输到第一节点N1。在此,初始化电源Vint的电压可以是数据信号的最小电压或更小。
第五晶体管T5连接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极连接到对应的发射控制线,例如第i条发射控制线Ei。第五晶体管T5可以在栅极截止电压(例如,高电压)的发射控制信号供应给发射控制线Ei的情况下截止,并且可以在其它情况下导通。
第六晶体管T6连接在第一晶体管T1与光源单元LSU的第一电极之间。第六晶体管T6的栅电极连接到对应的发射控制线,例如第i条发射控制线Ei。第六晶体管T6在栅极截止电压的发射控制信号供应给发射控制线Ei的情况下截止,并且在其它情况下导通。
第七晶体管T7连接在光源单元LSU的第一电极与初始化电源Vint之间。第七晶体管T7的栅电极连接到后一级的扫描线中的任何一条,例如连接到第i+1条扫描线Si+1。在将栅极导通电压的扫描信号供应给第i+1条扫描线Si+1的情况下,第七晶体管T7导通,使得初始化电源Vint的电压供应给光源单元LSU的第一电极。
存储电容器Cst连接在第一电源VDD与第一节点N1之间。存储电容器Cst存储与第一晶体管T1的阈值电压和在每个帧周期期间供应给第一节点N1的数据信号二者对应的电压。
尽管在图5c中,包括在像素电路PXC中的晶体管(例如,第一晶体管T1至第七晶体管T7)已经被示出为由P型晶体管形成,但是本公开不限于此。例如,第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
此外,可以应用于本公开的子像素SPX的结构不限于图5a至图5c中所示的实施方式,并且每个子像素SPX可以具有各种公知的结构。例如,包括在每个子像素SPX中的像素电路PXC可以由可以具有各种结构和/或通过各种驱动方法来操作的公知的像素电路形成。在本公开的另一实施方式中,每个子像素SPX可以配置在无源发光显示设备等中。在这种情况下,可以省略像素电路PXC,并且光源单元LSU的第一像素电极和第二像素电极中的每个可以直接连接到扫描线Si、数据线Dj、电力线和/或控制线。
图6是示出了根据本公开的实施方式的供应并对准发光元件LD的方法的剖视图。
参考图6,根据本公开的实施方式的子像素SPX包括通过堤部BNK划分的相应发射区域。例如,第一子像素SPX1可以包括第一发射区域EMA1,第二子像素SPX2可以包括第二发射区域EMA2,并且第三子像素SPX3可以包括第三发射区域EMA3。在下文中,当提及第一发射区域EMA1、第二发射区域EMA2和第三发射区域EMA3中的任何一个或全部时,它们将被称为“发射区域EMA”。
在实施方式中,堤部BNK可以设置在发射区域EMA之间以围绕发射区域EMA。每个发射区域EMA中可以设置有彼此间隔开的至少一对第一电极ELT1和第二电极ELT2。
在本公开的实施方式中,发光元件LD可以通过喷墨印刷方法供应给每个发射区域EMA。例如,可以通过将包含其中分散有多个第一颜色发光元件LD1(例如,红色发光元件)的第一LED溶液SOL1的第一喷嘴NOZ1设置在第一发射区域EMA1上方并且将第一LED溶液SOL1的液滴DRL滴落在第一发射区域EMA1中而将至少一个第一颜色发光元件LD1供应给第一发射区域EMA1。
同样地,可以通过将包含其中分散有多个第二颜色发光元件LD2(例如,绿色发光元件)的第二LED溶液SOL2的第二喷嘴NOZ2设置在第二发射区域EMA2上方并且将第二LED溶液SOL2的液滴DRL滴落在第二发射区域EMA2中而将至少一个第二颜色发光元件LD2供应给第二发射区域EMA2。此外,可以通过将包含其中分散有多个第三颜色发光元件LD3(例如,蓝色发光元件)的第三LED溶液SOL3的第三喷嘴NOZ3设置在第三发射区域EMA3上方并且将第三LED溶液SOL3的液滴DRL滴落在第三发射区域EMA3中而将至少一个第三颜色发光元件LD3供应给第三发射区域EMA3。
在下文中,当提及第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的任何一个或全部时,它们将被称为“发光元件LD”。在下文中,当提及第一LED溶液SOL1、第二LED溶液SOL2和第三LED溶液SOL3中的任何一个或全部时,它们将被称为“LED溶液SOL”。
在实施方式中,每个LED溶液SOL可以呈墨水或浆料的形式,但是本公开不限于此。作为溶剂,可以使用包含溶剂的光致抗蚀剂或有机层。然而,本公开不限于此。此外,在实施方式中,溶剂可以是挥发性溶剂,但是本公开不限于此。
在将至少一个发光元件LD供应给每个发射区域EMA之后或者与发光元件LD的供应同时地,可以在每个发射区域EMA的第一电极ELT1与第二电极ELT2之间施加电压(例如,特定AC电压)以形成电场。在这种情况下,当产生发光元件LD的介电泳时,发光元件LD在每个发射区域EMA的第一电极ELT1与第二电极ELT2之间自对准。
随后,如果去除滴落到每个发射区域EMA的LED溶液SOL的溶剂,则发光元件LD稳定地设置在每个子像素SPX的发射区域EMA中。在实施方式中,LED溶液SOL的溶剂可以由挥发性材料形成,使得可以容易地去除溶剂。然而,溶剂的构成材料和/或去除方法不限于此。
图7和图8是各自示出了根据本公开的实施方式的显示区域DA的平面图。例如,图7和图8示出了适用于图4的显示区域DA的像素布置结构的不同实施方式。在实施方式中,图7和图8示出了基于每个发射区域EMA的子像素SPX。
首先,参考图4至图6和图7,每个像素PXL可以包括发射不同颜色的光的多个子像素SPX,例如,发射第一颜色的光的第一颜色子像素SPX1、发射第二颜色的光的第二颜色子像素SPX2以及发射第三颜色的光的第三颜色子像素SPX3。在实施方式中,第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3可以分别是红色子像素R、绿色子像素G和蓝色子像素B,但是本公开不限于此。
在实施方式中,像素PXL可以以条带形状布置在显示区域DA中。例如,相同颜色的子像素SPX(即,第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3之中的任何一种类型的子像素SPX)可以在每个像素列上在第一方向DR1(例如,列方向)上布置成线。此外,多个子像素SPX可以按第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3的顺序在每个像素行上在与第一方向DR1相交的第二方向DR2(例如,行方向)上重复地布置。在此,在每个像素行中连续地布置的第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3形成具有三个成员的一组以构成每个像素PXL。
在实施方式中,像素PXL中的每个可以具有四边形形状。例如,每个子像素SPX(特别是每个子像素SPX的发射区域EMA)可以具有矩形形状,并且每个像素PXL(特别是每个像素PXL的发射区域EMA)可以具有包括构成像素PXL的子像素SPX的四边形形状。在实施方式中,子像素SPX可以具有基本上相同的形状和/或尺寸。同样地,像素PXL可以具有基本上相同的形状和/或尺寸。
每个子像素SPX可以被堤部BNK围绕。例如,堤部BNK可以设置在子像素SPX之间以围绕子像素SPX,特别是每个子像素SPX的发射区域EMA。
在实施方式中,堤部BNK可以限定其中形成每个子像素SPX的子像素区域,特别是每个子像素SPX的发射区域EMA。例如,堤部BNK可以是像素限定层。此外,堤部BNK还可以在用于将至少一个发光元件LD供应给每个子像素SPX的喷墨印刷工艺中充当坝结构。
在实施方式中,堤部BNK可以包括遮光材料,以阻止相邻的子像素SPX之间的光泄漏。例如,堤部BNK可以包括黑矩阵材料,诸如炭黑。在本公开中,堤部BNK的构成材料不受特别限制,并且可以不同地改变。
参考图4至图8,每个像素PXL和/或子像素SPX(特别是每个像素PXL和/或子像素SPX的发射区域EMA)的形状和/或尺寸可以改变。在实施方式中,每个子像素SPX可以在被堤部BNK围绕的每个发射区域EMA中包括具有不同宽度的至少两个区域。例如,每个子像素SPX可以具有这样的形状(例如,三角形形状或倒三角形形状)的发射区域EMA,该形状的第二方向DR2上的宽度沿着第一方向DR1逐渐地改变。
此外,在本公开的实施方式中,在第一方向DR1上连续地布置在显示区域DA中的发射相同颜色的光的多个子像素SPX(例如,相同颜色的两个子像素SPX)形成对称地布置的一对。在实施方式中,一对子像素SPX可以设置成在具有最大宽度的区域中彼此接触。例如,一对子像素SPX可以在被堤部BNK围绕的每个发射区域EMA的宽度为最大的区域中(例如,在每个发射区域EMA的沿着第二方向DR2的水平宽度为最大的区域中)设置成彼此接触,并且一对子像素SPX的发射区域EMA可以被堤部BNK同时围绕。
例如,假设第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3分别设置在第3k-2(k为自然数)个像素列、第3k-1个像素列和第3k个像素列上。在这种情况下,在每个第3k-2个像素列中,在第一方向DR1上(例如,在显示区域DA的竖直方向上)连续竖直地布置并且各自包括至少一个第一颜色发光元件LD1(例如,具有纳米级至微米级的尺寸的至少一个第一颜色杆型发光二极管)的两个第一颜色子像素SPX1可以形成一对。在实施方式中,一对第一颜色子像素SPX1中的一个可以具有三角形形状的第1_1发射区域EMA1_1,并且另一个可以具有倒三角形形状的第1_2发射区域EMA1_2,其中,在倒三角形形状的第1_2发射区域EMA1_2中,三角形形状在第一方向DR1上颠倒。本公开不限于此,并且子像素SPX和/或其发射区域EMA中的每个的形状可以不同地改变。
在实施方式中,一对第一颜色子像素SPX1可以对称地设置,同时于在第二方向DR2上具有最大宽度的区域中设置成彼此接触。例如,具有三角形形状和倒三角形形状的每个发射区域EMA的一对第一颜色子像素SPX1可以在竖直方向上对称地设置,使得子像素的基部彼此接触。
例如,具有三角形形状的第1_1发射区域EMA1_1的第一颜色子像素(在下文中称为“R1”像素)和通过每个基部与R1像素接触并且具有倒三角形形状的第1_2发射区域EMA1_2的第一颜色子像素(在下文中称为“R2”像素)可以交替地设置在其中布置第一颜色子像素SPX1的每个像素列上,其中,在倒三角形形状的第1_2发射区域EMA1_2中,R1像素(特别是R1像素的第1_1发射区域EMA1_1)上下颠倒。一对R1像素和R2像素可以被堤部BNK同时围绕。例如,一对第1_1发射区域EMA1_1和第1_2发射区域EMA1_2可以被堤部BNK同时围绕。
同样地,在每个第3k-1个像素列中,在第一方向DR1上连续竖直地布置并且各自包括至少一个第二颜色发光元件LD2(例如,具有纳米级至微米级的尺寸的至少一个第二颜色杆型发光二极管)的两个第二颜色子像素SPX2可以形成一对。在实施方式中,一对第二颜色子像素SPX2(特别是一对第一颜色子像素SPX2的第二发射区域EMA2)可以具有在竖直方向上相对于彼此颠倒的三角形形状和倒三角形形状。然而,本公开不限于此。
在实施方式中,一对第二颜色子像素SPX2可以对称地设置,同时于在第二方向DR2上具有最大宽度的区域中设置成彼此接触。例如,各自具有三角形形状和倒三角形形状的一对第二颜色子像素SPX2可以在竖直方向上对称地设置,使得子像素的基部彼此接触。
例如,具有三角形形状的第2_1发射区域EMA2_1的第二颜色子像素(在下文中称为“G1”像素)和通过每个基部与G1像素接触并且具有倒三角形形状的第2_2发射区域EMA2_2的第二颜色子像素(在下文中称为“G2”像素)可以交替地设置在其中布置第二颜色子像素SPX2的每个像素列上,其中,在倒三角形形状的第2_2发射区域EMA2_2中,G1像素的第2_1发射区域EMA2_1上下颠倒。一对G1像素和G2像素可以被堤部BNK同时围绕。例如,一对第2_1发射区域EMA2_1和第2_2发射区域EMA2_2可以被堤部BNK同时围绕。
此外,在每个第3k个像素列中,在第一方向DR1上连续竖直地布置并且各自包括至少一个第三颜色发光元件LD3(例如,具有纳米级至微米级的尺寸的至少一个第三颜色杆型发光二极管)的两个第三颜色子像素SPX3可以形成一对。在实施方式中,一对第三颜色子像素SPX3(特别是一对第三颜色子像素SPX3的第三发射区域EMA3)可以具有在竖直方向上相对于彼此颠倒的三角形形状和倒三角形形状。然而,本公开不限于此。
在实施方式中,一对第三颜色子像素SPX3可以对称地设置,同时于在第二方向DR2上具有最大宽度的区域中设置成彼此接触。例如,各自具有三角形形状和倒三角形形状的一对第三颜色子像素SPX3可以在竖直方向上对称地设置,使得子像素的基部彼此接触。
例如,具有三角形形状的第3_1发射区域EMA3_1的第三颜色子像素(在下文中称为“B1”像素)和通过每个基部与B1像素接触并且具有倒三角形形状的第3_2发射区域EMA3_2的第三颜色子像素(在下文中称为“B2”像素)可以交替地设置在其中布置第三颜色子像素SPX3的每个像素列上,其中,在倒三角形形状的第3_2发射区域EMA3_2中,B1像素的第3_1发射区域EMA3_1上下颠倒。一对B1像素和B2像素可以被堤部BNK同时围绕。例如,一对第3_1发射区域EMA3_1和第3_2发射区域EMA3_2可以被堤部BNK同时围绕。
此外,在实施方式中,具有颠倒形状(例如,三角形形状和倒三角形形状)的子像素SPX可以在显示区域DA中在第一方向DR1和第二方向DR2上交替地布置。例如,三角形的R1像素、倒三角形的G2像素、三角形的B1像素、倒三角形的R2像素、三角形的G1像素和倒三角形的B2像素可以依次地布置在显示区域DA的奇数行中,并且子像素SPX可以以相同方式重复地布置。在这种情况下,倒三角形的R2像素、三角形的G1像素、倒三角形的B2像素、三角形的R1像素、倒三角形的G2像素和三角形的B1像素可以依次地布置在显示区域DA的偶数行中,并且子像素SPX可以以相同方式重复地布置。因此,子像素SPX可以更紧密地设置在显示区域DA中。
例如,在显示区域DA的每一行中,具有预定形状的第一颜色子像素SPX1、具有其中第一颜色子像素SPX1在第一方向上竖直地颠倒的形状且在第二方向上与第一颜色子像素SPX1相邻地设置的第二颜色子像素SPX2以及具有与第一颜色子像素SPX1相同的形状且在第二方向上与第二颜色子像素SPX2相邻地设置的第三颜色子像素SPX3可以依次地布置。此外,依次地布置的一个第一颜色子像素SPX1、一个第二颜色子像素SPX2和一个第三颜色子像素SPX3可以形成每个像素PXL。
例如,包括三角形的R1像素、倒三角形的G2像素和三角形的B1像素的梯形的第一像素PXL1与包括倒三角形的R2像素、三角形的G1像素和倒三角形的B2像素的倒梯形的第二像素PXL2可以交替地布置在显示区域DA的每一行中。在下文中,当提及第一像素PXL1和第二像素PXL2中的任何一个或全部时,它们将被称为“像素PXL”。
在实施方式中,堤部BNK可以形成为完全地围绕一对子像素SPX(特别是一对子像素SPX的发射区域EMA)。例如,堤部BNK可以同时围绕一对第一颜色子像素SPX1的第1_1发射区域EMA1_1和第1_2发射区域EMA1_2。同样地,堤部BNK可以形成为同时围绕一对第二颜色子像素SPX2的第2_1发射区域EMA2_1和第2_2发射区域EMA2_2,并且形成为同时围绕一对第三颜色子像素SPX3的第3_1发射区域EMA3_1和第3_2发射区域EMA3_2。
此外,堤部BNK可以在与一对子像素SPX中的每个对应的区域(例如,与子像素SPX的发射区域EMA中的每个对应的区域)中包括不同宽度的至少两个区域。例如,堤部BNK可以在与每个子像素SPX对应的区域的一部分中具有第一堤部宽度Wb1,并且在该区域的另一部分中具有不同于第一堤部宽度Wb的第二堤部宽度Wb2。
例如,在一对子像素SPX连续地布置在每个像素列中使得它们的基部彼此接触而同时各自具有三角形和倒三角形的发射区域EMA的情况下,堤部BNK可以设置为同时围绕一对子像素SPX的发射区域EMA,同时在与一对子像素SPX对应的区域中具有四边形形状。在这种情况下,堤部BNK可以具有其中第二方向DR2上的宽度在第一方向DR1上逐渐地改变的形状。
例如,在一对子像素SPX在第一方向DR1上对称地设置而同时各自具有在第二方向DR2上对称的等腰三角形形状的发射区域EMA的情况下,堤部BNK可以具有完全地围绕一对子像素SPX的发射区域EMA的菱形形状。此外,在实施方式中,堤部BNK可以具有其中堤部BNK遍及整个显示区域DA一件式地连接的形状。例如,堤部BNK可以形成为包括与一对子像素SPX对应的菱形状开口的网状图案。
在图8的实施方式中,可以通过将子像素SPX分成与图7的实施方式相比更小的尺寸而同时确保子像素SPX的宽度(特别是发光元件LD所供应给的每个发射区域EMA的宽度)以容纳包括发光元件LD的液滴DRL来将子像素SPX紧凑地布置在显示区域DA中。因此,可以实现具有高分辨率的显示设备。
图9a和图9b是示出了根据图7和图8的实施方式的分辨率的差异的平面图。更具体地,图9a示出了可以考虑到液滴DRL的尺寸而在其中形成图7中所示的一个像素PXL的像素区域,并且图9b示出了根据图8的实施方式的可以设置在被图9a的像素PXL占据的区域中的多个像素PXL。
首先,参考图4至图7和图9a,图7中所示的每个像素PXL可以形成在单元像素区域中,该单元像素区域具有第一方向DR1上的预定竖直长度L1(例如,像素PXL的长度)和第二方向DR2上的预定水平长度L2(例如,像素PXL的宽度)。单元像素区域的面积(例如,L1*L2)可以根据显示设备的分辨率和/或像素PXL的结构而以各种方式设置。每个子像素SPX(特别是每个子像素SPX的发射区域EMA)在第二方向DR2上的宽度Ws可以设置为容纳供应给每个子像素SPX的LED溶液SOL的液滴DRL。例如,在包括发光元件LD的液滴DRL平均具有第一宽度W1并且第一宽度W1和误差范围(例如,滴落误差范围)的总和是第二宽度W2的情况下,每个子像素SPX的发射区域EMA可以设计为具有第二宽度W2或更大的宽度Ws。
换言之,在通过喷墨印刷方法将至少一个发光元件LD供应给每个发射区域EMA的情况下,每个子像素SPX的发射区域EMA应具有比包括至少一个发光元件LD的液滴DRL的第一宽度W1大的宽度Ws。此外,液滴DRL的第一宽度W1可以设置为至少大于发光元件LD的长度L。例如,LED溶液SOL的液滴DRL应滴落到每个发射区域EMA中,其在尺寸上足以将多个发光元件LD供应给每个发射区域EMA。因此,由于发光元件LD的长度L和/或用于将发光元件LD供应给每个发射区域EMA的液滴DRL的尺寸,可能存在减小子像素SPX(特别是发射区域EMA)的宽度Ws的限制。
参考图4至图9b,根据本公开的实施方式,堤部BNK可以形成为在第一方向DR1上是上下对称的多边形的形状,并且在竖直方向上彼此相邻且具有相同颜色的一对子像素SPX可以在第一方向DR1上布置在堤部BNK中。在实施方式中,具有相同颜色的一对子像素SPX(特别是具有相同颜色的一对子像素SPX的发射区域EMA)中的每个可以具有其中第二方向DR2上的宽度在第一方向DR1上逐渐地改变的形状,例如三角形形状(或者倒三角形形状)。此外,具有相同颜色的一对子像素SPX可以对称地布置,同时在具有最大宽度的区域中(例如,在每个发射区域EMA具有最大宽度的基部中)彼此接触。堤部BNK可以具有四边形形状,例如菱形形状,其围绕具有相同颜色的一对子像素SPX的发射区域EMA。例如,堤部BNK可以形成为网状图案,该网状图案包括围绕与具有相同颜色的一对子像素SPX对应的一对发射区域EMA的菱形状开口。
在上述实施方式中,可以实现具有高分辨率的显示设备,同时维持每个子像素SPX的宽度Ws的尺寸足以容纳包括发光元件LD的液滴DRL。例如,在图9a的实施方式中,一个子像素SPX设置在被堤部BNK围绕的每个单元区域(即,每个子像素区域)中。相反,在图9b的实施方式中,被在竖直方向上具有对称形状的堤部BNK围绕的每个单元区域被分成两个区域,并且具有相同颜色且在第一方向DR1上连续地布置的两个子像素SPX的发射区域EMA形成在单元区域中。因此,与图9a的实施方式相比,在图9b的实施方式中,可以在第一方向DR1上布置更大数量的子像素SPX,例如,两倍的子像素SPX。
在图9a的实施方式中,每个子像素SPX和堤部BNK布置成四边形形状。相反,在图9b的实施方式中,相对于彼此对称而使得基部彼此接触的三角形形状(或倒三角形形状)的两个子像素SPX设置在菱形状的堤部BNK中。因此,与图9a的实施方式相比,在图9b的实施方式中,可以在第二方向DR2上布置更大数量的子像素SPX,例如,两倍的子像素SPX。
换言之,与图9a的实施方式相比,在图9b的实施方式中,可以在相同面积L1*L2中布置更大数量的子像素SPX,例如,四倍的子像素SPX。因此,在应用图9b的实施方式的情况下,可以制造具有高分辨率的显示设备。例如,假设显示区域DA具有相同的面积并且每个子像素SPX(特别是发射区域EMA)的最大宽度Ws设置为相同,则使用图9b的实施方式的显示设备可以制造为具有高达使用图9a的实施方式的显示设备的像素密度的两倍的像素密度ppi。
此外,堤部BNK形成为完全地围绕具有相同颜色且包括相同颜色的发光元件LD的一对子像素SPX的发射区域EMA,使得可确保具有宽度Ws的空间足以在被堤部BNK限定的每个单元区域中容纳包括发光元件LD的液滴DRL。
另外,在本公开的实施方式中,每个子像素SPX可以包括光源单元LSU,光源单元LSU包括至少一个发光元件LD。此外,至少一个发光元件LD可以连接在设置于每个发射区域EMA中的第一电极ELT1与第二电极ELT2之间以便被驱动。
此外,在本公开的实施方式中,即使与一对子像素SPX对应的一对发射区域EMA未被堤部BNK划分而是被堤部BNK完全地围绕,也可以针对每个发射区域EMA单独地形成第一电极ELT1和/或第二电极ELT2。在这种情况下,可以单独地驱动一对子像素SPX中的每个。换言之,子像素SPX中的每个可以形成可以独立地被驱动的单个子像素SPX。
图10a、图10b和图11是各自示出了根据本公开的实施方式的子像素SPX的平面图。更具体地,图10a、图10b和图11是示出了根据图8的实施方式的设置在显示区域DA中的任何一对子像素SPXp的平面图。例如,一对子像素SPXp可以是一对第一颜色子像素SPX1、一对第二颜色子像素SPX2和一对第三颜色子像素SPX3中的任何一对,并且一对第一颜色子像素SPX1、一对第二颜色子像素SPX2和一对第三颜色子像素SPX3可以具有基本上相同或相似的结构。在实施方式中,图10a、图10b和图11集中于其中布置每个子像素SPX的发光元件LD的发射区域EMA示出了一对子像素SPXp的结构。
首先,参考图4至图10a,一对子像素SPXp可以包括对称地设置在被堤部BNK围绕的每个发射区域EMA中的两个子像素SPXa和SPXb。例如,一对子像素SPXp可以包括三角形的子像素(在下文中称为“SPXa像素”)和与SPXa像素对称的倒三角形的子像素(在下文中称为“SPXb像素”)。
在描述本公开的实施方式时,为了方便起见,将集中于其中布置每个子像素SPX的发光元件LD的发射区域EMA来描述子像素SPX的形状。例如,SPXa像素可以具有三角形的发射区域EMAa,并且SPXb像素可以具有倒三角形的发射区域EMAb。
同时,在实施方式中,每个子像素SPX还可以包括其中形成每个像素电路PXC的像素电路区域。像素电路区域可以具有与对应的子像素SPX的发射区域EMA的形状相同或不同的形状,并且每个像素电路区域可以至少部分地与每个发射区域EMA重叠。
在实施方式中,每个子像素SPX可以包括设置在每个发射区域EMA中的至少一对第一电极ELT1和第二电极ELT2以及连接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD。例如,每个第一颜色子像素SPX1可以包括设置在每个发射区域EMA中的至少一对第一电极ELT1和第二电极ELT2以及并联连接在第一电极ELT1与第二电极ELT2之间的多个第一颜色发光元件LD1。同样地,每个第二颜色子像素SPX2可以包括设置在每个发射区域EMA中的至少一对第一电极ELT1和第二电极ELT2以及并联连接在第一电极ELT1与第二电极ELT2之间的多个第二颜色发光元件LD2,并且每个第三颜色子像素SPX3可以包括设置在每个发射区域EMA中的至少一对第一电极ELT1和第二电极ELT2以及并联连接在第一电极ELT1与第二电极ELT2之间的多个第三颜色发光元件LD3。
此外,在实施方式中,每个子像素SPX还可以包括与每个第一电极ELT1重叠的第一分隔壁PW1和第一接触电极CNE1以及与每个第二电极ELT2重叠的第二分隔壁PW2和第二接触电极CNE2。另外,每个子像素SPX还可以包括连接到第一电极ELT1的第一连接电极CNL1和连接到第二电极ELT2的第二连接电极CNL2。
在实施方式中,第一电极ELT1和第二电极ELT2可以在每个发射区域EMA中设置成彼此间隔开,并且设置成使得其至少一部分彼此面对。例如,第一电极ELT1和第二电极ELT2可以在每个发射区域EMA中设置成在第一方向DR1上延伸,并且可以并排地设置成在与第一方向DR1相交的第二方向DR2上以预定距离彼此间隔开。然而,本公开不限于此。例如,可以以各种方式改变第一电极ELT1和第二电极ELT2的形状和/或相互设置关系。
在实施方式中,第一电极ELT1和第二电极ELT2中的每个可以具有单层结构或多层结构。例如,每个第一电极ELT1可以具有包括第一反射电极和第一导电覆盖层的多层结构,并且每个第二电极ELT2可以具有包括第二反射电极和第二导电覆盖层的多层结构。
在实施方式中,第一电极ELT1可以连接到第一连接电极CNL1。例如,第一电极ELT1可以整体地连接到第一连接电极CNL1。例如,第一电极ELT1可以由从第一连接电极CNL1分出的至少一个分支形成。在第一电极ELT1和第一连接电极CNL1彼此集成的情况下,第一连接电极CNL1可以被视作第一电极ELT1的区域。然而,本公开不限于此。例如,在本公开的另一实施方式中,第一电极ELT1和第一连接电极CNL1可以彼此分开形成并且通过例如至少一个接触孔或通孔(未示出)彼此电连接。
在实施方式中,第一电极ELT1和第一连接电极CNL1可以在对应的发射区域EMA中在不同方向上延伸。例如,在第一电极ELT1在第一方向DR1上延伸的情况下,第一连接电极CNL1可以在与第一方向DR1相交的第二方向DR2上延伸。在实施方式中,第一连接电极CNL1可以具有单层结构或多层结构。例如,第一连接电极CNL1可以具有与第一电极ELT1相同的截面形状。
在实施方式中,第一电极ELT1和第一连接电极CNL1可以通过第一接触孔CH1连接到每个子像素SPX的像素电路PXC,例如,如图5a至图5c中的任何一个所示那样配置的像素电路PXC。在实施方式中,第一接触孔CH1可以设置在每个发射区域EMA的外围中。例如,第一接触孔CH1可以在对应的发射区域EMA周围设置成与堤部BNK重叠。在这种情况下,可防止在第一接触孔CH1被堤部BNK覆盖时图案被反射。然而,本公开不限于此。例如,在本公开的另一实施方式中,至少一个第一接触孔CH1可以设置在发射区域EMA中。
在实施方式中,每个像素电路PXC可以设置在设置于对应的发射区域EMA中的发光元件LD下方。例如,每个像素电路PXC可以形成在发光元件LD下方的像素电路层中,以通过第一接触孔CH1连接到第一电极ELT1。
在实施方式中,第二电极ELT2可以连接到第二连接电极CNL2。例如,第二电极ELT2可以整体地连接到第二连接电极CNL2。例如,第二电极ELT2可以由从第二连接电极CNL2分出的至少一个分支形成。在第二电极ELT2和第二连接电极CNL2整体地形成的情况下,第二连接电极CNL2可以被视作第二电极ELT2的区域。然而,本公开不限于此。例如,在本公开的另一实施方式中,第二电极ELT2和第二连接电极CNL2可以彼此分开形成并且通过例如至少一个接触孔或通孔(未示出)彼此电连接。
在实施方式中,第二电极ELT2和第二连接电极CNL2可以在对应的发射区域EMA中在不同方向上延伸。例如,在第二电极ELT2在第一方向DR1上延伸的情况下,第二连接电极CNL2可以在与第一方向DR1相交的第二方向DR2上延伸。在实施方式中,第二连接电极CNL2可以具有单层结构或多层结构。例如,第二连接电极CNL2可以具有与第二电极ELT2相同的截面形状。
在实施方式中,第二电极ELT2和第二连接电极CNL2可以连接到第二电源VSS。例如,第二电极ELT2和第二连接电极CNL2可以经由第二接触孔CH2和与第二接触孔CH2连接的电力线(未示出)连接到第二电源VSS。在实施方式中,第二接触孔CH2可以设置在每个发射区域EMA的外围中。例如,第二接触孔CH2可以在对应的发射区域EMA周围设置成与堤部BNK重叠。在这种情况下,可防止在第二接触孔CH2被堤部BNK覆盖时图案被反射。然而,本公开不限于此。例如,在本公开的另一实施方式中,至少一个第二接触孔CH2可以设置在发射区域EMA中。
在实施方式中,用于供应第二电源VSS的电力线的区域可以设置在发光元件LD下方的像素电路层中。例如,电力线可以设置在发光元件LD下方的像素电路层中,以通过第二接触孔CH2连接到第二电极ELT2。然而,本公开不限于此,并且电力线的位置可以不同地改变。
在实施方式中,第一分隔壁PW1可以在第一电极ELT1下方设置成与第一电极ELT1的区域重叠。第二分隔壁PW2可以在第二电极ELT2下方设置成与第二电极ELT2的区域重叠。第一分隔壁PW1和第二分隔壁PW2可以在每个发射区域EMA中设置在彼此间隔开的位置处,并且分别使第一电极ELT1和第二电极ELT2的区域向上突出。例如,第一电极ELT1可以设置在第一分隔壁PW1上,从而通过第一分隔壁PW1在高度方向上突出。第二电极ELT2可以设置在第二分隔壁PW2上,从而通过第二分隔壁PW2在高度方向上突出。
在实施方式中,至少一个发光元件LD(例如,多个发光元件LD)可以布置在每个子像素SPX的第一电极ELT1与第二电极ELT2之间。例如,至少一个第一颜色发光元件LD1可以设置在第一子像素SPX1的第一电极ELT1与第二电极ELT2之间。至少一个第二颜色发光元件LD2可以设置在第二子像素SPX2的第一电极ELT1与第二电极ELT2之间。至少一个第三颜色发光元件LD3可以设置在第三子像素SPX3的第一电极ELT1与第二电极ELT2之间。例如,在每个发射区域EMA中,多个发光元件LD可以并联连接在第一电极ELT1和第二电极ELT2设置成彼此面对的区域中。
尽管在图10a中,发光元件LD中的全部已经被示出为布置在第二方向DR2上(例如,水平方向上),但是发光元件LD的布置方向不限于此。例如,发光元件LD中的至少一个可以设置在对角线方向上。
发光元件LD电连接在对应的子像素SPX的第一电极ELT1与第二电极ELT2之间。例如,每个发光元件LD的第一端EP1可以电连接到对应的子像素SPX的第一电极ELT1,并且发光元件LD的第二端EP2可以电连接到对应的子像素SPX的第二电极ELT2。
在实施方式中,发光元件LD的第一端可以通过至少一个接触电极(例如,第一接触电极CNE1)电连接到对应的第一电极ELT1,而不是直接设置在第一电极ELT1上。然而,本公开不限于此。例如,在本公开的另一实施方式中,发光元件LD的第一端EP1可以与对应的第一电极ELT1直接接触,并且电连接到第一电极ELT1。
同样地,发光元件LD的第二端EP2可以通过至少一个接触电极(例如,第二接触电极CNE2)电连接到对应的第二电极ELT2,而不是直接设置在第二电极ELT2上。然而,本公开不限于此。例如,在本公开的另一实施方式中,发光元件LD的第二端EP2可以与对应的第二电极ELT2直接接触,并且电连接到第二电极ELT2。
在实施方式中,发光元件LD中的每个可以由发光二极管形成,该发光二极管由具有无机晶体结构的材料制成并且具有例如在纳米级至微米级的范围内的超小型尺寸。例如,第一颜色发光元件LD1、第二颜色发光元件LD2和第三颜色发光元件LD3中的每个可以由在纳米级至微米级的范围内的超小型杆型发光二极管形成,该超小型杆型发光二极管在图1a和图1b、图2a和图2b以及图3a和图3b中的任何一个中示出。
在实施方式中,发光元件LD可以在LED溶液SOL中以扩散的形式制备,并且然后通过喷墨印刷方法等供应给每个发射区域EMA。例如,发光元件LD可以与挥发性溶剂混合并且供应给每个发射区域EMA。在此,如果通过每个子像素SPX的第一电极ELT1和第二电极ELT2供应预定电压,则在第一电极ELT1与第二电极ELT2之间形成电场,由此发光元件LD在第一电极ELT1与第二电极ELT2之间对准。在发光元件LD已对准之后,可以通过挥发方法或其它方法去除溶剂。以这种方式,发光元件LD可以可靠地布置在第一电极ELT1与第二电极ELT2之间。此外,由于第一接触电极CNE1和第二接触电极CNE2分别形成在发光元件LD的第一端EP1和第二端EP2上,因此发光元件LD可以可靠地连接在第一电极ELT1与第二电极ELT2之间。
在实施方式中,每个第一接触电极CNE1形成在发光元件LD的第一端EP1和对应的第一电极ELT1的至少一部分二者上,由此发光元件LD的第一端EP1物理和/或电连接到第一电极ELT1。同样地,每个第二接触电极CNE2形成在发光元件LD的第二端EP2和对应的第二电极ELT2的至少一部分二者上,由此发光元件LD的第二端EP2物理和/或电连接到第二电极ELT2。
设置在每个发射区域EMA中的发光元件LD可以聚集,从而形成对应的子像素SPX的光源单元LSU。例如,如果驱动电流在每个帧周期期间流过至少一个子像素SPX,则以正向方向连接在子像素SPX的第一电极ELT1与第二电极ELT2之间的发光元件LD可以发射具有与驱动电流对应的亮度的光。
在实施方式中,与一对子像素SPXp对应的一对发射区域EMA可以被堤部BNK完全地围绕。针对每个发射区域EMA,可以单独地形成每个子像素SPX的第一电极ELT1和/或第二电极ELT2。
例如,构成任何一对子像素SPXp的SPXa像素和SPXb像素中的每个的第一电极ELT1可以彼此分开。例如,设置在显示区域DA中的子像素SPX(包括SPXa像素和SPXb像素)的第一电极ELT1可以彼此集成以在发光元件LD的对准工艺期间被供应对准电压,并且然后针对每个发射区域EMA而分成单独的图案。因此,SPXa像素的第一电极ELT1可以单独地设置在与SPXa像素对应的发射区域EMAa中,并且SPXb像素的第一电极ELT1可以单独地设置在与SPXb像素对应的发射区域EMAb中。
同时,子像素SPX的第二电极ELT2可以彼此分开或彼此连接。例如,子像素SPX的第二电极ELT2可以遍及整个显示区域DA彼此直接/间接连接。
在本公开的实施方式中,子像素SPX中的每个的第一电极ELT1和第二电极ELT2可以以基本上恒定的图案重复而无论对应的发射区域EMA的形状如何。例如,设置在一对子像素SPXp中的第一电极ELT1(即,SPXa像素的第一电极ELT1和SPXb像素的第一电极ELT1)可以具有基本上相同的形状。此外,设置在一对子像素SPXp中的第二电极ELT2(即,SPXa像素的第二电极ELT2和SPXb像素的第二电极ELT2)可以具有基本上相同的形状。同时,子像素SPX中的每个的第一连接电极CNL1和第二连接电极CNL2可以以恒定的图案重复而无论对应的发射区域EMA的形状如何,或者可以具有与对应的发射区域EMA的形状匹配的长度。例如,SPXa像素的第一连接电极CNL1可以比SPXb像素的第一连接电极CNL1短,而SPXa像素的第二连接电极CNL2可以比SPXb像素的第二连接电极CNL2长。
然而,本公开不限于此。换言之,第一电极ELT1和/或第二电极ELT2的形状可以不同地改变。
例如,如图10b中所示,在本公开的另一实施方式中,设置在一对子像素SPXp中的第一电极ELT1和第二电极ELT2和/或第一连接电极CNL1和第二连接电极CNL2可以具有其中它们彼此对称以匹配每个发射区域EMA的形状的形状。例如,设置在一对子像素SPXp中的第一电极ELT1和第一连接电极CNL1(即,SPXa像素的第一电极ELT1和第一连接电极CNL1以及SPXb像素的第一电极ELT1和第一连接电极CNL1)可以具有其中它们相对于边界线彼此对称的形状,一对子像素SPXp(特别是它们的发射区域EMA)沿着该边界线彼此接触。同样地,设置在一对子像素SPXp中的第二电极ELT2和第二连接电极CNL2(即,SPXa像素的第二电极ELT2和第二连接电极CNL2以及SPXb像素的第二电极ELT2和第二连接电极CNL2)可以具有其中它们相对于边界线彼此对称的形状,一对子像素SPXp沿着该边界线彼此接触。
同时,图10a和图10b示出了以下实施方式:在第一方向DR1上延伸的第一电极ELT1和在第二方向DR2上延伸的第一连接电极CNL1整体地彼此连接,并且类似地,在第一方向DR1上延伸的第二电极ELT2和在第二方向DR2上延伸的第二连接电极CNL2整体地彼此连接。然而,本公开不限于此。例如,如图11中所示,每个第一电极ELT1和/或每个第二电极ELT2可以具有在任何一个方向(例如,第一方向DR1)上延伸的条的形状。在实施方式中,设置在每个发射区域EMA中的第一电极ELT1和第二电极ELT2可以彼此并联布置。然而,本公开不限于此。
此外,在实施方式中,设置在每个发射区域EMA中的第一电极ELT1可以彼此分开,并且通过每个子像素SPX中的每个第一接触孔CH1连接到每个像素电路PXC。此外,多个子像素SPX的第二电极ELT2可以形成为彼此连接。在这种情况下,可以针对每个子像素SPX形成用于将第二电极ELT2连接到第二电力线等的第二接触孔CH2,或者可以针对多个子像素SPX中的每个形成一个第二接触孔。可替代地,在又一实施方式中,第二接触孔CH2可以形成在显示区域DA的外部。换言之,在本公开中,子像素SPX的内部结构可以不同地改变。
图12和图13是各自示出了根据本公开的实施方式的子像素SPX的结构的剖视图。例如,图12和图13是根据不同实施方式的沿着图10a的线I-I’截取的剖视图。更具体地,图12和图13示出了关于第一分隔壁PW1和第二分隔壁PW2以及堤部BNK的形状的不同实施方式。
在实施方式中,图12和图13示出了图10a的SPXa像素的截面作为任何一个子像素SPX的示例。设置在显示区域DA中的子像素SPX的截面结构可以彼此基本上相同或相似。因此,为了方便起见,图12和图13通过与图10a的线I-I’对应的SPXa像素的截面全面地示出了每个子像素SPX的结构。
参考图12和图13以及图1至图11,像素电路层PCL和显示元件层LDL可以相继地放置在显示面板PNL的基板SUB上。在实施方式中,像素电路层PCL和显示元件层LDL可以贯穿整个显示区域DA形成。
在实施方式中,像素电路层PCL可以包括形成子像素SPX中的每个的像素电路PXC的电路元件。显示元件层LDL可以包括子像素SPX中的每个的发光元件LD。
在实施方式中,像素电路层PCL包括设置在显示区域DA中的多个电路元件。例如,像素电路层PCL可以包括形成在每个发射区域EMA中和/或发射区域EMA的外围区域PA中的多个电路元件,以构成每个子像素SPX的像素电路PXC。例如,像素电路层PCL可以包括设置在每个发射区域EMA中和/或其外围区域PA中的多个晶体管,例如图5a和图5b的第一晶体管T1和第二晶体管T2。尽管图12和图13中未示出,但是像素电路层PCL可以包括设置在每个子像素区域(例如,包括每个子像素SPX的发射区域EMA和像素电路区域的区域)中的存储电容器Cst、连接到每个像素电路PXC的各种信号线(例如,图5a和图5b的扫描线Si和数据线Dj)以及连接到像素电路PXC和/或发光元件LD的各种电力线(例如,分别用于传输第一电源VDD和第二电源VSS的第一电力线(未示出)和第二电力线PL)。
在实施方式中,设置在每个像素电路PXC中的多个晶体管(例如,第一晶体管T1和第二晶体管T2)可以具有基本上相同或相似的截面结构。然而,本公开不限于此。在另一实施方式中,多个晶体管中的至少一些可以具有不同的类型和/或结构。
另外,像素电路层PCL包括多个绝缘层。例如,像素电路层PCL可以包括相继地堆叠在基板SUB的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。
在实施方式中,缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以由单层形成,或者可以由具有至少两层的多层形成。在缓冲层BFL具有多层结构的情况下,相应层可以由相同材料或不同材料形成。在实施方式中,可以省略缓冲层BFL。
在实施方式中,第一晶体管T1和第二晶体管T2中的每个包括半导体层SCL、栅电极GE、第一晶体管电极ET1以及第二晶体管电极ET2。尽管图12和图13示出了其中第一晶体管T1和第二晶体管T2中的每个包括与半导体层SCL分开形成的第一晶体管电极ET1和第二晶体管电极ET2,但是本公开不限于此。例如,在本公开的另一实施方式中,设置在形成每个像素电路PXC的至少一个晶体管中的第一晶体管电极ET1和/或第二晶体管电极ET2可以与对应的半导体层SCL整体地形成。
半导体层SCL可以设置在缓冲层BFL上。例如,半导体层SCL可以设置在栅极绝缘层GI与其上形成有缓冲层BFL的基板SUB之间。半导体层SCL可以包括与第一晶体管电极ET1接触的第一区域、与第二晶体管电极ET2接触的第二区域以及设置在第一区域与第二区域之间的通道区域。在实施方式中,第一区域和第二区域中的一个可以是源极区域,并且另一个可以是漏极区域。
在实施方式中,半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的通道区域可以是本征半导体,其是未掺杂的半导体图案。半导体层SCL的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上,且栅极绝缘层GI插置在它们之间。例如,栅电极GE可以设置在栅极绝缘层GI与层间绝缘层ILD之间,以与半导体层SCL的至少一部分重叠。
第一晶体管电极ET1和第二晶体管电极ET2可以设置在半导体层SCL和栅电极GE上,且至少一个层间绝缘层ILD插置在它们之间。例如,第一晶体管电极ET1和第二晶体管电极ET2可以设置在层间绝缘层ILD与钝化层PSV之间。第一晶体管电极ET1和第二晶体管电极ET2可以电连接到半导体层SCL。例如,第一晶体管电极ET1和第二晶体管电极ET2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的对应的接触孔分别连接到半导体层SCL的第一区域和第二区域。
在实施方式中,设置在像素电路PXC上的至少一个晶体管(例如,图5a和图5b的第一晶体管T1)的第一晶体管电极ET1和第二晶体管电极ET2中的任何一个可以通过穿过钝化层PSV的第一接触孔CH1电连接到设置在钝化层PSV上的光源单元LSU的第一电极ELT1。
在实施方式中,连接到每个子像素SPX的至少一条信号线和/或电力线可以设置在与形成像素电路PXC的电路元件中的每个的一个电极的层相同的层上。例如,用于供应第二电源VSS的电力线PL可以设置在与第一晶体管T1和第二晶体管T2的栅电极GE的层相同的层上,并且通过设置在与第一晶体管电极ET1和第二晶体管电极ET2的层相同的层上的桥接图案BRP及通过穿过钝化层PSV的至少一个第二接触孔CH2二者来电连接到设置在钝化层PSV上的光源单元LSU的第二电极ELT2。然而,电力线PL的结构和/或位置等可以以各种方式改变。
在实施方式中,显示元件层LDL可以包括在每个发射区域EMA中设置在像素电路层PCL之上的多个发光元件LD。此外,显示元件层LDL还可以包括设置在发光元件LD周围的至少一个绝缘层和/或绝缘图案。
例如,显示元件层LDL可以包括设置在每个发射区域EMA中的第一电极ELT1和第二电极ELT2、设置在彼此对应的第一电极ELT1与第二电极ELT2之间的发光元件LD以及分别设置在发光元件LD的第一端EP1和第二端EP2上的第一接触电极CNE1和第二接触电极CNE2。另外,显示元件层LDL还可以包括例如至少一个导电层和/或至少一个绝缘层(或绝缘图案)。例如,显示元件层LDL还可以包括第一分隔壁PW1和第二分隔壁PW2、堤部BNK以及第一绝缘层INS1、第二绝缘层INS2、第三绝缘层INS3和第四绝缘层INS4中的至少一个。
在实施方式中,第一分隔壁PW1和第二分隔壁PW2可以设置在像素电路层PCL上。例如,第一分隔壁PW1和第二分隔壁PW2可以在相应的发射区域EMA中设置成以预定距离彼此间隔开。
在实施方式中,第一分隔壁PW1和第二分隔壁PW2中的每个可以包括具有无机材料或有机材料的绝缘材料。此外,第一分隔壁PW1和第二分隔壁PW2中的每个可以具有单层结构或多层结构。换言之,第一分隔壁PW1和第二分隔壁PW2中的每个的材料和/或堆叠结构可以以各种方式改变而不受特别限制。
在实施方式中,第一分隔壁PW1和第二分隔壁PW2中的每个可以具有各种形状。例如,如图12中所示,第一分隔壁PW1和第二分隔壁PW2中的每个可以具有半圆形或半椭圆形截面,其宽度向上逐渐地减小。在这种情况下,第一分隔壁PW1和第二分隔壁PW2中的每个可以在至少一侧上具有弯曲表面。可替代地,如图13中所示,第一分隔壁PW1和第二分隔壁PW2中的每个可以具有梯形截面,其宽度向上逐渐地减小。在这种情况下,第一分隔壁PW1和第二分隔壁PW2中的每个可以在至少一侧上具有倾斜表面。换言之,在本公开中,第一分隔壁PW1和第二分隔壁PW2中的每个的形状可以以各种方式改变而不受特别限制。
在实施方式中,第一电极ELT1和第二电极ELT2以及第一连接电极CNL1和第二连接电极CNL2可以设置在设置有第一分隔壁PW1和第二分隔壁PW2的每个发射区域EMA中。
在实施方式中,第一电极ELT1和第二电极ELT2可以在以预定距离彼此间隔开的位置处设置在其上已经形成有像素电路层PCL和/或第一分隔壁PW1和第二分隔壁PW2的基板SUB上。第一连接电极CNL1和第二连接电极CNL2可以分别与第一电极ELT1和第二电极ELT2整体地连接。
在实施方式中,第一电极ELT1可以设置在相应的第一分隔壁PW1上,并且第二电极ELT2可以设置在相应的第二分隔壁PW2上。在实施方式中,第一电极ELT1和第二电极ELT2中的任何一个可以是阳极电极,并且另一个可以是阴极电极。
第一电极ELT1和第二电极ELT2可以分别具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的形状。例如,每个第一电极ELT1可以通过对应的第一分隔壁PW1在基板SUB的高度方向上突出,并且具有与第一分隔壁PW1的截面对应的弯曲表面或倾斜表面。此外,每个第一电极ELT1可以由单层结构或多层结构形成。例如,每个第一电极ELT1可以包括第一反射电极REF1和第一导电覆盖层CPL1,第一反射电极REF1通过设置在其下方的第一分隔壁PW1在基板SUB的高度方向上突出,并且面对相邻的发光元件LD的第一端EP1,第一导电覆盖层CPL1选择性地设置在第一反射电极REF1上方。在实施方式中,第一反射电极REF1可以包括至少一个反射导电层。另外,第一反射电极REF1还可以选择性地包括另外的导电层,例如至少一个透明电极层。
同样地,每个第二电极ELT2可以通过对应的第二分隔壁PW2在基板SUB的高度方向上突出,并且具有与第二分隔壁PW2的截面对应的弯曲表面或倾斜表面。例如,每个第二电极ELT2可以包括第二反射电极REF2和第二导电覆盖层CPL2,第二反射电极REF2通过设置在其下方的第二分隔壁PW2在基板SUB的高度方向上突出,并且面对相邻的发光元件LD的第二端EP2,第二导电覆盖层CPL2选择性地设置在第二反射电极REF2上方。在实施方式中,第二反射电极REF2可以包括至少一个反射导电层。另外,第二反射电极REF2还可以选择性地包括另外的导电层,例如至少一个透明电极层。
在实施方式中,第一分隔壁PW1和第二分隔壁PW2可以具有相同的高度H1,使得第一电极ELT1和第二电极ELT2可以具有相同的高度。因此,如果第一电极ELT1和第二电极ELT2具有相同的高度,则发光元件LD可以更可靠地连接在第一电极ELT1与第二电极ELT2之间。然而,本公开不限于此。例如,第一电极ELT1和第二电极ELT2的形状、结构和/或相互设置关系可以以各种方式改变。
在实施方式中,第一反射电极REF1和第二反射电极REF2中的每个可以包括具有预定反射率的导电材料。例如,第一反射电极REF1和第二反射电极REF2中的每个可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr的金属中的至少一种及其合金;然而,本公开不限于此。换言之,第一反射电极REF1和第二反射电极REF2中的每个可以包括各种反射导电材料。
第一反射电极REF1和第二反射电极REF2使得从每个发光元件LD的相对端(即,每个发光元件LD的第一端EP1和第二端EP2)发射的光可以在显示图像的方向上(例如,在显示面板PNL的正面方向上)传播。具体地,如果第一反射电极REF1和第二反射电极REF2中的每个具有与第一分隔壁PW1和第二分隔壁PW2中的对应一个的形状对应的弯曲表面或倾斜表面,则从每个发光元件LD的第一端EP1和第二端EP2发射的光可以被第一反射电极REF1和第二反射电极REF2反射,由此光可以在显示面板PNL的正面方向(例如,基板SUB的向上方向)上更有效地传播。由此,可以提高从发光元件LD发射的光的效率。
第一导电覆盖层CPL1和第二导电覆盖层CPL2可以选择性地设置在第一反射电极REF1和第二反射电极REF2上方。例如,第一导电覆盖层CPL1可以在第一反射电极REF1上设置成覆盖第一反射电极REF1,并且第二导电覆盖层CPL2可以在第二反射电极REF2上设置成覆盖第二反射电极REF2。
第一导电覆盖层CPL1和第二导电覆盖层CPL2中的每个可以由诸如ITO或IZO的透明导电材料形成,以最小化从发光元件LD发射的光的损失。然而,本公开不限于此。例如,第一导电覆盖层CPL1和第二导电覆盖层CPL2的材料可以以各种方式改变。
第一导电覆盖层CPL1和第二导电覆盖层CPL2可以防止第一反射电极REF1和第二反射电极REF2因在制造显示面板PNL的工艺期间可能发生的故障等而被损坏。此外,第一导电覆盖层CPL1和第二导电覆盖层CPL2可以增强设置有像素电路层PCL等的基板SUB与第一反射电极REF1和第二反射电极REF2之间的粘合力。在实施方式中,可以省略第一导电覆盖层CPL1和第二导电覆盖层CPL2中的至少一个。
在实施方式中,其中设置有第一电极ELT1和第二电极ELT2的每个发射区域EMA中可以设置有第一绝缘层INS1。在实施方式中,第一绝缘层INS1可以设置在像素电路层PCL与发光元件LD之间。第一绝缘层INS1可以用于稳定地支撑发光元件LD并且防止发光元件LD从其正确位置移位。在实施方式中,第一绝缘层INS1可以以独立的图案形成在发射区域EMA的一部分(例如,第一电极ELT1与第二电极ELT2之间的部分)上,但是本公开不限于此。
在实施方式中,可以在其中设置有第一绝缘层INS1的每个发射区域EMA中供应并对准至少一个发光元件LD(例如,多个发光元件LD)。在实施方式中,在将预定电压施加到第一电极ELT1和第二电极ELT2的情况下,发光元件LD可以通过在第一电极ELT1与第二电极ELT2之间形成的电场而自对准。因此,发光元件LD可以布置在对应的发射区域EMA的第一电极ELT1与第二电极ELT2之间。
发光元件LD中的每个的形状和/或结构不限于图12和图13中所示的实施方式。例如,每个发光元件LD可以具有各种公知的形状、截面结构和/或连接结构。
在实施方式中,设置有发光元件LD的每个发射区域EMA中可以设置有覆盖发光元件LD的相应上表面的部分的第二绝缘层INS2。在实施方式中,第二绝缘层INS2可以选择性地仅设置在发光元件LD的上部部分上,而不覆盖发光元件LD的至少相对端,即,第一端EP1和第二端EP2。第二绝缘层INS2可以以独立的图案形成在发射区域EMA的一部分上;然而,本公开不限于此。
在实施方式中,第一接触电极CNE1可以设置在设置有第二绝缘层INS2的每个发射区域EMA中。在实施方式中,第一接触电极CNE1可以在第一电极ELT1上设置成与设置在对应的发射区域EMA中的第一电极ELT1的一部分接触。此外,第一接触电极CNE1可以在设置于对应的发射区域EMA中的至少一个发光元件LD的第一端EP1上设置成与第一端EP1接触。由于第一接触电极CNE1,设置在每个发射区域EMA中的至少一个发光元件LD的第一端EP1可以电连接到设置在对应的发射区域EMA中的第一电极ELT1。
在实施方式中,设置有第一接触电极CNE1的每个发射区域EMA中可以设置有第三绝缘层INS3。在实施方式中,第三绝缘层INS3可以形成在设置于对应的发射区域EMA中的第二绝缘层INS2和第一接触电极CNE1上。
在实施方式中,设置有第三绝缘层INS3的每个发射区域EMA中可以设置有第二接触电极CNE2。在实施方式中,第二接触电极CNE2可以在设置于对应的发射区域EMA中的第二电极ELT2上设置成与第二电极ELT2的一部分接触。此外,第二接触电极CNE2可以在设置于对应的发射区域EMA中的至少一个发光元件LD的第二端EP2上设置成与第二端EP2接触。由于第二接触电极CNE2,设置在每个发射区域EMA中的至少一个发光元件LD的第二端EP2可以电连接到设置在对应的发射区域EMA中的第二电极ELT2。
同时,堤部BNK可以设置在其上形成有第一电极ELT1和第二电极ELT2的基板SUB上。例如,堤部BNK可以形成为围绕分别与一对子像素SPXp对应的一对发射区域EMA,从而形成基于一对子像素SPXp来划分每一对发射区域EMA的像素限定层。
在实施方式中,堤部BNK可以形成为具有比第一分隔壁PW1和第二分隔壁PW2的高度H1高的高度H2。这样的堤部BNK可以充当坝结构,该坝结构在将发光元件LD供应给相应的发射区域EMA的步骤中防止供应给与任何一对子像素SPXp对应的一对发射区域EMA的LED溶液SOL被引入到其它相邻的发射区域EMA中,或者控制将预定量的溶液供应给任何一对发射区域EMA。
在本公开的实施方式中,任何一对子像素SPXp可以由具有相同颜色的两个子像素SPX组成。因此,可以将相同类型的LED溶液SOL(例如,其中扩散有多个第一颜色发光元件LD1的第一LED溶液SOL1)供应给与任何一对子像素SPXp对应的一对发射区域EMA(例如,两个发射区域EMA)。根据实施方式,即使一对发射区域EMA被堤部BNK围绕,也可以将期望类型的发光元件LD供应给一对发射区域EMA。
堤部BNK可以根据实施方式而具有各种形状。在实施方式中,堤部BNK可以如图12中所示那样具有诸如半圆形截面或半椭圆形截面的弯曲截面,其宽度朝顶部减小。在另一实施方式中,堤部BNK可以如图13中所示那样具有倾斜的梯形截面,其宽度朝顶部减小。换言之,在实施方式中,堤部BNK可以具有其中宽度朝顶部减小的形状,并且该形状可以以各种方式改变。
同时,其上已经设置有第一电极ELT1和第二电极ELT2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及堤部BNK的基板SUB上可以设置有第四绝缘层INS4。例如,第四绝缘层INS4可以形成在整个显示区域DA中以覆盖其上已经设置有第一电极ELT1和第二电极ELT2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及堤部BNK的基板SUB的上表面。在实施方式中,第四绝缘层INS4可以不仅包括用于保护显示元件层LDL的部件的至少一个无机层和/或有机层(例如,封装层),而且可以还包括各种功能层等。
图14至图16是各自示出了根据本公开的实施方式的显示区域DA的平面图。更具体地,图14至图16示出了与子像素SPX的形状和布置结构相关的不同实施方式。例如,图14至图16示出了与图8的实施方式相关的不同修改。在图14至图16的实施方式中,相似的附图标记用于表示与图8的实施方式的部件相同或相似的部件,并且将省略其详细描述。
参考图14至图16,每个子像素SPX和/或堤部BNK的形状可以以各种方式改变。例如,如图14中所示,每个子像素SPX的发射区域EMA或发射区域EMA的至少一侧可以具有阶梯形形状。例如,每个发射区域EMA可以具有阶梯形形状,对于在第一方向DR1上的每个区域,该阶梯形形状在第二方向DR2上具有不同宽度。在第二方向DR2上连续地布置的第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3可以形成一个像素PXL。此外,在此实施方式中,堤部BNK还可以具有与每个子像素SPX(特别是子像素SPX的发射区域EMA)的形状匹配的阶梯形形状。例如,堤部BNK可以形成为具有阶梯形开口的网状图案。
此外,根据实施方式,每个子像素SPX可以具有除了三角形形状之外的多边形形状。例如,如图15中所示,每个子像素SPX可以具有多边形形状的发射区域EMA,例如,在第二方向DR2上具有对称结构的等腰梯形形状。在第二方向DR2上连续地布置的第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3可以形成具有梯形或倒梯形形状的一个像素PXL。
此外,被堤部BNK完全地围绕的一对子像素SPX可以布置为在第一方向DR1上具有对称结构。在这种情况下,堤部BNK可以具有多边形形状,例如,在第一方向DR1和第二方向DR2二者上具有对称结构的六边形形状。例如,堤部BNK可以形成为包括六边形开口的网状图案。
此外,在实施方式中,每个子像素SPX可以在第一方向DR1上与另一邻近的子像素SPX对称,并且同时可以在第二方向DR2上与另一邻近的子像素SPX对称。例如,如图16中所示,假设在第二方向DR2上连续地布置的第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3形成一个像素PXL,则第二颜色子像素SPX2可以具有发射区域EMA2_1或EMA2_2,发射区域EMA2_1或EMA2_2具有第一颜色子像素SPX1的发射区域EMA1_1或EMA1_2在第二方向DR2上颠倒的形状,并且第三颜色子像素SPX3可以具有发射区域EMA3_1或EMA3_2,发射区域EMA3_1或EMA3_2具有第二颜色子像素SPX2的发射区域EMA2_1或EMA2_2在第一方向DR1和第二方向DR2上颠倒的形状。例如,第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3各自可以具有在第一方向DR1和/或第二方向DR2上具有对称结构的直角梯形形状的发射区域EMA。在这种情况下,堤部BNK可以具有在第一方向DR1上具有对称结构的五边形形状。例如,堤部BNK可以形成为包括五边形开口的网状图案,并且在第一方向DR1上彼此相邻的两个开口可以在第一方向DR1上彼此对称。此外,在第二方向DR2上彼此相邻的一对开口可以在第二方向DR2上彼此对称。
如上所述,根据本公开的各种实施方式的显示设备可以包括多个子像素SPX,每个子像素SPX具有各种多边形形状,诸如三角形形状(或倒三角形形状)或梯形形状(或倒梯形形状)或者基于此的阶梯形形状。此外,每个子像素SPX可以设置为与在第一方向DR1上相邻的相同颜色的另一子像素SPX在第一方向DR1上对称(例如,上下对称)。堤部BNK可以具有可以完全地围绕相同颜色的一对子像素SPX(特别是其发射区域EMA)的形状,例如各种多边形形状,诸如在第一方向DR1上具有上下对称结构的菱形形状或基于此的阶梯形形状。
根据本公开的实施方式,子像素SPX可以分成更小的尺寸以紧凑地布置在显示区域DA中,同时确保子像素SPX的宽度Ws足以容纳包括发光元件LD的液滴DRL。因此,可以实现具有高分辨率的显示设备。
此外,在本公开的实施方式中,每个像素PXL可以形成每个单元发光器件,并且每个子像素SPX可以形成每个子发光单元。例如,第一颜色子像素SPX1可以形成第一颜色子发光单元,第二颜色子像素SPX2可以形成第二颜色子发光单元,并且第三颜色子像素SPX3可以形成第三颜色子发光单元。此外,包括第一颜色子像素SPX1、第二颜色子像素SPX2和第三颜色子像素SPX3的全色像素PXL可以形成全色单元发光器件。换言之,本公开的实施方式可以应用于显示设备,但本公开的适用范围不限于显示设备。例如,本公开的实施方式可以广泛地应用于需要光源的其它类型的设备。
尽管通过详细的实施方式描述了本公开的精神和范围,但是应当注意,上述实施方式仅仅是描述性的,而不应被认为是限制性的。本领域的技术人员应当理解,在不背离由所附权利要求书限定的本公开的范围的情况下,可以在本文中作出各种改变、替代和替换。
本公开的范围不受本说明书的详细描述的限制,而应由所附权利要求书限定。此外,从权利要求书的含义和范围及其等同得出的本公开的所有改变或修改应被解释为包括在本公开的范围内。
Claims (20)
1.显示设备,包括:
显示区域;
一对第一颜色子像素,在第一方向上连续地布置在所述显示区域中,并且每个第一颜色子像素包括至少一个第一颜色发光元件;以及
堤部,配置成同时围绕所述一对第一颜色子像素,
其中,所述堤部在与所述一对第一颜色子像素中的每个第一颜色子像素对应的相应区域中包括具有不同宽度的至少两个区域。
2.根据权利要求1所述的显示设备,其中,所述一对第一颜色子像素在被所述堤部围绕的每个发射区域中包括具有不同宽度的至少两个区域,并且布置为在所述发射区域的具有最大宽度的部分中彼此接触。
3.根据权利要求1所述的显示设备,
其中,所述第一方向是所述显示区域的竖直方向,以及
其中,所述堤部具有上下对称形状。
4.根据权利要求1所述的显示设备,
其中,所述一对第一颜色子像素包括分别具有三角形形状和倒三角形形状的发射区域,以及
其中,所述堤部具有同时围绕所述一对第一颜色子像素的所述发射区域的四边形形状。
5.根据权利要求4所述的显示设备,
其中,所述一对第一颜色子像素在所述第一方向上对称地布置,同时每个第一颜色子像素具有等腰三角形形状的发射区域,以及
其中,所述堤部具有菱形形状以围绕所述一对第一颜色子像素的所述发射区域。
6.根据权利要求1所述的显示设备,
其中,所述一对第一颜色子像素中的每个第一颜色子像素包括在与所述第一方向相交的第二方向上具有对称结构的多边形发射区域,以及
其中,所述堤部具有在所述第一方向和所述第二方向二者上具有对称结构的多边形形状。
7.根据权利要求1所述的显示设备,其中,所述一对第一颜色子像素中的每个第一颜色子像素包括阶梯状发射区域。
8.根据权利要求1所述的显示设备,还包括:
第二颜色子像素,设置成在与所述第一方向相交的第二方向上与所述一对第一颜色子像素中的任何一个第一颜色子像素相邻,并且包括至少一个第二颜色发光元件;以及
第三颜色子像素,设置成在所述第二方向上与所述第二颜色子像素相邻,并且包括至少一个第三颜色发光元件。
9.根据权利要求8所述的显示设备,
其中,所述第二颜色子像素包括发射区域,所述第二颜色子像素的所述发射区域具有所述任何一个第一颜色子像素的发射区域在所述第一方向上颠倒的形状,以及
其中,所述第三颜色子像素包括发射区域,所述第三颜色子像素的所述发射区域具有与所述任何一个第一颜色子像素的所述发射区域相同的形状。
10.根据权利要求8所述的显示设备,
其中,所述第二颜色子像素设置在所述任何一个第一颜色子像素与所述第三颜色子像素之间,以及
其中,所述任何一个第一颜色子像素和所述第三颜色子像素中的每个的发射区域具有三角形形状,并且所述第二颜色子像素的发射区域具有倒三角形形状。
11.根据权利要求10所述的显示设备,包括梯形像素,所述梯形像素包括所述任何一个第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素。
12.根据权利要求8所述的显示设备,
其中,所述第二颜色子像素包括发射区域,所述第二颜色子像素的所述发射区域具有所述任何一个第一颜色子像素的发射区域在所述第二方向上颠倒的形状,以及
其中,所述第三颜色子像素包括发射区域,所述第三颜色子像素的所述发射区域具有所述第二颜色子像素的所述发射区域在所述第一方向和所述第二方向上颠倒的形状。
13.根据权利要求1所述的显示设备,其中,所述一对第一颜色子像素中的每个第一颜色发光元件还包括:
第一电极,设置在每个发射区域中并且连接到所述第一颜色发光元件的第一端;以及
第二电极,在每个发射区域中设置成与所述第一电极间隔开并且连接到所述第一颜色发光元件的第二端。
14.根据权利要求13所述的显示设备,
其中,设置在所述一对第一颜色子像素中的所述第一电极具有相同的形状,以及
其中,设置在所述一对第一颜色子像素中的所述第二电极具有相同的形状。
15.根据权利要求13所述的显示设备,
其中,设置在所述一对第一颜色子像素中的所述第一电极具有彼此对称的形状,以及
其中,设置在所述一对第一颜色子像素中的所述第二电极具有彼此对称的形状。
16.根据权利要求13所述的显示设备,
其中,所述一对第一颜色子像素中的每个第一颜色子像素的所述第一电极彼此隔开,以及
其中,所述一对第一颜色子像素中的每个第一颜色子像素的所述第二电极彼此连接。
17.根据权利要求13所述的显示设备,其中,所述一对第一颜色子像素中的每个第一颜色子像素还包括:
第一分隔壁,设置在基板与所述第一电极之间;
第二分隔壁,设置在所述基板与所述第二电极之间;
第一接触电极,在所述第一颜色发光元件的所述第一端和所述第一电极的一部分上设置成将所述第一端电连接到所述第一电极;以及
第二接触电极,在所述第一颜色发光元件的所述第二端和所述第二电极的一部分上设置成将所述第二端电连接到所述第二电极。
18.显示设备,包括:
显示区域;
一对发射区域,在所述显示区域中布置成彼此接触,并且每个发射区域包括第一电极、第二电极和连接在所述第一电极与所述第二电极之间的至少一个第一颜色发光元件;以及
堤部,配置成同时围绕所述一对发射区域,
其中,所述堤部在与所述一对发射区域中的每个发射区域对应的相应区域中包括具有不同宽度的至少两个区域,并且在所述发射区域彼此接触的区域中具有最大宽度。
19.根据权利要求18所述的显示设备,
其中,所述一对发射区域布置为在所述显示区域中竖直地彼此接触,以及
其中,所述堤部具有上下对称形状。
20.根据权利要求18所述的显示设备,其中,所述一对发射区域中的每个发射区域的所述第一电极彼此隔开。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0117813 | 2018-10-02 | ||
KR1020180117813A KR102531406B1 (ko) | 2018-10-02 | 2018-10-02 | 표시 장치 |
PCT/KR2019/003801 WO2020071600A1 (ko) | 2018-10-02 | 2019-04-01 | 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112805835A true CN112805835A (zh) | 2021-05-14 |
Family
ID=70055271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980064638.2A Pending CN112805835A (zh) | 2018-10-02 | 2019-04-01 | 显示设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210343783A1 (zh) |
KR (1) | KR102531406B1 (zh) |
CN (1) | CN112805835A (zh) |
WO (1) | WO2020071600A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210065239A (ko) * | 2019-11-26 | 2021-06-04 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210104392A (ko) | 2020-02-17 | 2021-08-25 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210124564A (ko) * | 2020-04-03 | 2021-10-15 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20220012672A (ko) | 2020-07-23 | 2022-02-04 | 엘지디스플레이 주식회사 | 투명 표시 장치 |
KR20220016419A (ko) * | 2020-07-31 | 2022-02-09 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20230001048A (ko) * | 2021-06-25 | 2023-01-04 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20230128188A (ko) * | 2022-02-25 | 2023-09-04 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180175009A1 (en) * | 2016-12-21 | 2018-06-21 | Samsung Display Co., Ltd. | Light emitting device and display device including the same |
CN108258013A (zh) * | 2016-12-28 | 2018-07-06 | 乐金显示有限公司 | 电致发光显示装置 |
KR20180076820A (ko) * | 2016-12-28 | 2018-07-06 | 엘지디스플레이 주식회사 | 전계 발광 표시 장치 |
CN108346680A (zh) * | 2017-09-07 | 2018-07-31 | 广东聚华印刷显示技术有限公司 | 显示面板、显示装置及其制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101900914B1 (ko) * | 2012-09-18 | 2018-11-05 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN104299523A (zh) * | 2014-10-14 | 2015-01-21 | 京东方科技集团股份有限公司 | 像素结构、显示基板和显示装置 |
CN104332486A (zh) * | 2014-10-29 | 2015-02-04 | 上海和辉光电有限公司 | Oled像素排列结构 |
-
2018
- 2018-10-02 KR KR1020180117813A patent/KR102531406B1/ko active IP Right Grant
-
2019
- 2019-04-01 US US17/282,255 patent/US20210343783A1/en active Pending
- 2019-04-01 WO PCT/KR2019/003801 patent/WO2020071600A1/ko active Application Filing
- 2019-04-01 CN CN201980064638.2A patent/CN112805835A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180175009A1 (en) * | 2016-12-21 | 2018-06-21 | Samsung Display Co., Ltd. | Light emitting device and display device including the same |
CN108258013A (zh) * | 2016-12-28 | 2018-07-06 | 乐金显示有限公司 | 电致发光显示装置 |
KR20180076820A (ko) * | 2016-12-28 | 2018-07-06 | 엘지디스플레이 주식회사 | 전계 발광 표시 장치 |
CN108346680A (zh) * | 2017-09-07 | 2018-07-31 | 广东聚华印刷显示技术有限公司 | 显示面板、显示装置及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20210343783A1 (en) | 2021-11-04 |
WO2020071600A1 (ko) | 2020-04-09 |
KR20200038389A (ko) | 2020-04-13 |
KR102531406B1 (ko) | 2023-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102516131B1 (ko) | 표시 장치 및 그의 제조 방법 | |
EP3913677B1 (en) | Display device | |
CN112805835A (zh) | 显示设备 | |
US11935988B2 (en) | Display device | |
EP3913678A1 (en) | Light-emitting device and display device comprising same | |
EP3923336A1 (en) | Display device | |
CN113169212A (zh) | 显示装置及其制造方法 | |
KR20200010706A (ko) | 발광 장치 및 이를 구비한 표시 장치 | |
EP3866203A1 (en) | Light-emitting device, manufacturing method therefor, and display device comprising same | |
US12080830B2 (en) | Pixel, display device including same, and manufacturing method therefor | |
CN112703595B (zh) | 发光器件及具有该发光器件的显示装置 | |
CN112543999A (zh) | 显示装置及其制造方法 | |
EP3913674A1 (en) | Light emitting device, display device comprising same, and method for manufacturing display device | |
CN112889154A (zh) | 发光器件、制造其的方法和包括其的显示装置 | |
KR20200037911A (ko) | 표시 장치 및 그의 제조 방법 | |
EP3989287A1 (en) | Display device, and method for manufacturing same | |
EP3886172A1 (en) | Light-emitting device and display device having same | |
EP3961710A1 (en) | Display device and manufacturing method thereof | |
CN113316849A (zh) | 发光设备及包括其的显示设备 | |
KR20210042219A (ko) | 화소, 이를 구비한 표시 장치, 및 그의 제조 방법 | |
EP4027390A1 (en) | Display device | |
KR20240117681A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |